SE536530C2 - Startsubstrat för halvledarteknologi med substratgenomgåendekopplingar och en metod för tillverkning därav - Google Patents

Startsubstrat för halvledarteknologi med substratgenomgåendekopplingar och en metod för tillverkning därav Download PDF

Info

Publication number
SE536530C2
SE536530C2 SE1150356A SE1150356A SE536530C2 SE 536530 C2 SE536530 C2 SE 536530C2 SE 1150356 A SE1150356 A SE 1150356A SE 1150356 A SE1150356 A SE 1150356A SE 536530 C2 SE536530 C2 SE 536530C2
Authority
SE
Sweden
Prior art keywords
substrate
contacts
contact
ditch
trench
Prior art date
Application number
SE1150356A
Other languages
English (en)
Other versions
SE1150356A1 (sv
Inventor
Ulf Erlesand
Original Assignee
Silex Microsystems Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silex Microsystems Ab filed Critical Silex Microsystems Ab
Priority to SE1150356A priority Critical patent/SE536530C2/sv
Priority to US14/112,403 priority patent/US9249009B2/en
Priority to PCT/SE2012/050420 priority patent/WO2012144951A1/en
Priority to EP12773635.3A priority patent/EP2700093B1/en
Publication of SE1150356A1 publication Critical patent/SE1150356A1/sv
Publication of SE536530C2 publication Critical patent/SE536530C2/sv

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

20 25 30 536 530 Dessa båda krav och förutsättningar är motstridiga. Uppfinningen enligt WO 2007 / 089207 tillhandahåller metoder för att lösa detta problem.
I US-6,373,097 beskrivs en fälteffektstyrbar vertikal halvledarkomponent och en metod för att framställa densamma. Komponenten inkluderar en halvledarkropp med åtminstone ”drain”-region” av en första konduktivitetstyp, åtminstone en ”source”- region av den första konduktivitetstypen, åtminstone en kroppregion av en andra konduktivitetstyp mellan ”drain”-regionen” och ”source”-regionen, och åtminstone en ”gate”-elektrod som är isolerad från hela halvledarkroppen medelst en ”gate”-oxid. En ”gate”-kontakt och en ”drain”-kontakt är belägna på en framsida av skivan, och en ”source”-kontakt är belägen på skivans baksida. En monolitiskt integrerad halvbrygga med en omkopplare vid den lägre potentialen (”loW-side switch”) inkluderar den fälteffektstyrbara vertikala halvledarkomponenten och en konventionell fälteffektstyrbar vertikal halvledarkomponent.
Sammanfattning av uppfinningen För vissa tillämpningar är det emellertid ytterligare önskvärt eller till och med nödvändigt att det finns en ”på-av”-funktion i de skivgenomgående viorna av den typ som beskrivs ovan, och föreliggande uppfinning tillhandahåller en viastruktur som möjliggör en sådan ”på-av”-funktion.
I en annan aspekt tillhandahålles samma grundläggande viastruktur i ett högresistivt substrat, d.v.s. med en låg dopning, som gör det möjligt att bygga komponenter såsom motstånd, dioder, transistorer etc. i substratet, d.v.s. att integrera dem monolitiskt i ett högresistivt substrat, och ändå tillhandahålla en lågresistiv via för att koppla samman komponenter på bägge sidor av substratet, genom att sätta vian i ett ”på”-tillstånd.
Syftet med föreliggande uppfinning är således att tillhandahålla en ny metod för att tillverka elektriska genomföringar (vior) till en skiva som har ovan nämnda ”på-av”- förmåga.
Den nya metoden definieras i krav 1. 10 15 20 25 30 536 530 I en annan aspekt tillhandahälles ett startsubstrat för halvledarteknologi i allmänhet, d.v.s. vidareprocessning för att tillverka och kapsla in olika typer av elektroniska kretsar och/ eller komponenter för MEMS-tillämpningar som möjliggör sådan ”på-av”- funktion i slutprodukten. Denna aspekt definieras i krav 13.
Kort beskrivning av ritningarna (I figurerna har snittmarkering undvikits av tydlighetsskäl) Fig. 1 visar i tvärsnitt en konventionell viastruktur 10 innefattande en skivförsänkning; Fig. 2 visar i tvärsnitt en utföringsform av uppfinningen, nämligen en via struktur som har en “på-av”-funktion, när ingen spänning V pålagts; Fig. 3 visar i tvärsnitt en situation där en spänning V högre än en tröskelspänning påläggs på strukturen i Fig. 2; Fig. 4- 12 illustrerar en processföljd för tillverkning av en utföringsform av en struktur enligt uppfinningen.
Detaljerad beskrivning av föredragna urtfóringsformer För syftena med denna uppfinning skall termen ”halvledarteknologi” anses betyda all processning av halvledarskivor, d.v.s. vidarebearbetning av skivmaterial för tillverkning av olika slags kretsar, komponenter och / eller anordningar, elektroniska kretsar och/ eller komponenter och/ eller MEMS-tillämpningar.
När termerna ”skiva” eller ”substrat” används nedan skall de anses betyda både hela skivor såsom skivor med diameter 6-8 tum, såväl som uppdelade skivor, d.v.s. indivuella chip, utskurna från skivor.
För syftena med denna ansökan betyder ”dopad” inte nödvändigtvis att ett dopämne införts med avsikt. Ett ”dopat” substrat kan mycket väl vara ett skiveget 10 15 20 25 30 35 536 530 material, d.v.s. sådant det levereras, eftersom det är så gott som omöjligt att tillverka ens enkristallina produkter utan att något spår av dopmaterial föreligger.
Om dopämnen har införts i ett material i något särskilt moment beskrivet i följande beskrivning, kommer det att anges att så är fallet.
Föreliggande uppfinning avser en metod för att tillhandahålla elektriska skiv- (eller substrat-) -genomgående kopplingar, nedan betecknade vior, för CMOS-skivor, och där det åstadkommes en ”på-av”-funktion för att möjliggöra att en ström kan bringas att passera genom viorna genom att pålägga en tröskelspänning på vian.
Den avser även skivor och substrat innefattande sådana vior med en ”på-av”- funktion.
Enligt uppfinningen tillhandahålles sålunda en metod att tillverka en substratgenomgående elektrisk koppling med en ”på-av”-funktion, innefattande att ett halvledarsubstrat tillhandahålles, att diken etsas för att definiera nämnda substratgenomgående elektriska koppling, att dikets väggar dopas, att dikena fylls med ett ledande eller halvledande material, att den substratgenomgående kopplingen dopas på en respektive sida av substratet med en motsatt dopningstyp i förhållande till den i substratet, att kontakter tillhandahålles på den substratgenomgående elektriska kopplingen på vardera sidan av substratet, vilka har samma dopning som kontakterna, att tillhandahålla kontakt(er) på dikesmaterialet på en sida av substratet, varvid kontakterna på den substratgenomgående elektriska kopplingen bildar ”source”- respektive ”drain”- kontakter till en transistor, och kontakten(erna) på dikesmaterialet bildar ”gate”- kontakter till en transistor.
Den substratgenomgående elektriska kopplingen 10 för att koppla samman komponenter på motsatta sidor av substratet enligt uppfinningen innefattar en substratgenomgående via tillverkad av substratmaterial lO', där ett dike 1 l omger vian, varvid dikets väggar är belagda med ett skikt av isolerande material 12 och där diket har fyllts med ledande eller halvledande material 13, ett dopningsområde 15 i viamaterialet i ytan av den inre dikesväggen mellan isolerande material 12 och materialet 10' i vian, för justering av tröskelspänning, kontakter 17, 17' till vian på motsatta sidor av substratet, och en kontakt 18 till det ledande materialet eller 10 15 20 25 30 35 536 530 halvledande materialet 13 i diket 1 1 för att möjliggöra påläggning av en spänning på det ledande eller halvledande materialet 13.
Fig. 1 visar en konventionell viastruktur 10 innefattande ett skivgenomgående spår eller dike 1 1, vars väggar är belagda med ett oxidskikt 12 och där diket har fyllts med polykisel 13. den del av skivan som innesluts / omges av det fyllda diket utgör den skivgenomgående vian tillverkad av dopat skiveget material 10”. Skivan är också belagd med ett oxidskikt 14 genom vilket öppningar 14' har gjorts genom etsning för att på så sätt exponera en del av toppytan respektive bottenytan av vian. Genom dessa öppningar har dopningsmaterial införts i vian medelst lämpliga medel för att tillhandahålla en bättre kontakt till metallen i kontakten. Sålunda har slutligen ett kontaktmetallskikt 17 deponerats över öppningen i oxidskiktet för att på detta sätt tillhandahålla en lågomisk elektrisk kontakt.
I Fig. 2 visas en utföringsform av uppfinningen, nämligen en viastruktur med en ”på-av”-funktion, d.v.s. där vian kan göras ledande eller icke-ledande efter önskemål. Den huvudsakliga uppbyggnaden av denna utföringsform är samma som i den struktur som visas i Fig. 1, och likadana element har samma hänvisningsbeteckningar som i Fig. 1.
Emellertid finns här, förutom kontakterna 17, 17' till själva vian, även kontakter 18 formade genom toppoxidskiktet 14 (sett i figuren) ovanför diket 11, för att möjliggöra att en spänning läggs på polykislet 13 i diket 1 1. Lämpligen anordnas kontakterna längs hela diket, d.v.s. om vian är cirkulär anordnas kontakten 18 som en ringkontakt. Denna kontakt 18 kommer att fungera som en ”gate” i transistorterminologi. Lämpligen tillhandahålles kopplingen genom oxidskiktet 14 från polykislet 13 i diket till kontakten 18 genom att öppna hål 18' i oxidskiktet och fylla dem med ledande material, t.eX. metall, och sedan med lämpliga medel anordna materialet 18 till kontakten.
Vidare, finns enligt uppfinningen anordnat ett dopat topp- respektive bottenavsnitt 19t respektive 19b, i vian, vilka har motsatt dopning jämfört med viamaterialet självt. I detta motsatt dopade område finns en kontaktdopning 20 med samma dopningstyp som de dopade topp- respektive bottenavsnitten, 19t, 19b, och slutligen är en metallkontakt l7', 17” deponerad på toppen därav. 10 15 20 25 30 35 536 530 Det finns också ett dopningsområde 15 (samma eller motsatt dopning) för tröskelspänningsjustering i viamaterialet i ytan av den inre dikesväggen mellan oxiden och kislet i vian. Detta används för att ställa in tröskelspänningsvärden för anordningen i beroende av dopningsnivåerna i substratet 10' fyllmaterialet 13 i vian. Genom att ändra dopning (typ och mängd) i polykislet i viadiket erhålles olika ”påslags”-(tröskel-)spänningar. En fackman skulle kunna finna lämplig dopningstyp och -mängder för detta syfte utan att utföra uppfinnararbete.
Denna konfiguration möjliggör drift som en FET (FET = Field Effect Transitor).
Sålunda kommer kontakterna 18 genom toppskiktet 14 ner till diket 1 1 att vara en ”gate”, och toppkontakten 17' på vian kommer att vara en ”source”, och bottenkontakten 17” en ”drain”, i enlighet med transistorterminologi.
Denna anordning drivs på följande sätt, se Fig. 3.
Om en spänning V av lämpligt tecken och över tröskelspänningen (i enlighet med transistorterminologi) läggs på poly-Si-området, d.v.s. på ”gate”-arna 18 skapar spänningen ett minoritetsbärarinversionslager 21 i kiselområdet nära intill oxidgränsytan. Detta lager som bildas underlättar strömtransport mellan kontakterna 17', 17", med undantag för läckströmmar som alstras i de två p/ n- Övergångarna mellan de dopade topp- och bottenavsnitten 19t, 19b, och kiselområdet 10.
Således erhåller man en på/av-funktion i via strukturen.
För att tillhandahålla ett plant substrat med sådana genomgående elektriska kopplingar, eller vior, används en metod som är föremål för en Internationell Patentansökan under behandling, WO 2004/ 084300. Den innefattar tillhandahållande av ett lämpligt substrat, vanligen en halvledarskiva av standardtyp, som vanligtvis används vidd tillverkning av olika halvledaranordningar. Det plana substratet är företrädesvis en halvledarskiva, företrädesvis vald bland kisel, dopat kisel, GaAs, InP, SiC etc. Skivan är vanligen 0,300 - 0,825 mm tjock. 10 15 20 25 30 35 536 530 Ovan nämnda metod är särskilt tillämplig på fall där det är önskvärt att tillhandahålla kopplingar mellan en framsida och en baksida av en sådan skiva, där det föreligger stora krav på att resistiviteten i kopplingarna skall vara så låg som möjligt.
I synnerhet är det förstås nödvändigt att utforma strukturen så att den slutliga transistorn kommer att ha en lämplig tröskelspänning för ”på-av”-funktionen.
Metoden illustreras i Fig. 4-12 och kommer att beskrivas nedan. Då det är lämpligt har samma hänvisningsbeteckningar använts som i Fig. 1-3 för liknande särdrag.
Först mönstras 41 en skiva av kisel 40 (eller annat lämpligt material) för definition av diken 42. Sådan mönstring kan utföras med litografiska tekniker etc. av standardtyp, väl kända av fackmannen.
För att göra viorna kan man använda en metod som beskrivs i sökandens svenska patent som nämnts tidigare häri. Detta innefattar etsning av diken 42, lämpligen medelst DRIE, i skivan från baksidan, efter att på lämpligt sätt ha mönstrat skivans baksida, så som framgår i Fig. 4. Hänvisning görs till nämnda svenska patent för detta, och detta patents beskrivning införlivas häri genom hänvisning.
Efter att diket formats medelst DRIE dopas dikets väggar med lämpligt dopningsmaterial 15, se Fig. 5. Detta är nödvändigt för att uppnå den erforderliga tröskelspänningen för den slutliga transistorn. Dikesdopningen kan utföras med standardmässiga diffusionsmasknings- och dopnings-diffusionstekniker, väl kända för fackmannen. Dikena 42 fylls därefter åtminstone delvis med ett dielektriskt material 12 för att skapa en isolerande barriär, i Fig. 6 visas denna barriär som ett skikt på väggarna och botten av diket. Med delvis avses att hela diket inte är fyllt, men sidoväggarna inuti diket måste vara täckta. Även skivans fram- och baksida är täckta med isolerande material. Diket fylls sedan med ett ledande material 13 av lämplig typ för att uppnå den önskade tröskelspänningen för den slutliga transistorns ”på-av”-funktion. Det ledande materialet 13 kan vara dopat polykisel eller annat halvledande material eller en metall. Lämpligen deponeras materialet i diket genom att använda t.eX. någon av metoderna LPCVD, PECVD, MOCVD, PVD, ALD, elektroplätering, kemisk plätering eller smältning. 10 15 20 25 30 536 530 Därefter avlägsnas det ledande materialet från alla områden utom dikesområdet medels etsnings- och/ eller sliptekniker av standardtyp, väl kända för fackmannen.
Detta illustreras i Fig. 7 där det framgår hur det ledande materialet är anordnat endast inom det område som omsluts av diket 42 och har exponerade ytor både skivans övre sida och dess bottensida. Komponentisolering 76 för efterföljande metallisering utförs sedan på skivans bägge sidor medelst standardmässig oxidation eller deponering av dielektriskt material, väl kända för fackmannen.
Sedan, så som visas i Fig. 8-12, formas anordningens ”source” 17' och ”drain” 7” och deras respektive kontaktdopningsområden 19t, 19b (som bildar ”source”- och ”drain”-områden) medelst standardmässig litografi, etsning och diffusion, väl känt för fackmannen. Detta görs genom att öppna upp komponentisoleringen 76 över hela det område som markeras med klammern Bl ner till viamaterialet 40 och införa dopämne i viamaterialet 40, se Fig. 8. Eftersom substratmaterialet är lågdopat, kan samtidigt andra halvledarkomponenter tillverkas, både inuti vian och utanför densamma, med användning av standardtekniker inom litografi, etsning och diffusion, väl kända för fackmannen. Det bör noteras att skivan naturligtvis behandlas på en sida i taget, d.v.s. att toppsidan (sett i figuren) processas först, och därefter bottensidan. Detta är tillämpligt för samtliga följande processteg.
När ”source”- och ”drain”-områden 19t, 19b har dopats på lämpligt sätt anordnas ett komponentisoleringsskikt 80 över de dopade områden 19t, 19b. På nytt öppnas ett mindre område upp, visas med en klammer B2, genom skiktet 80 ner till viamaterialet 40 och ”source”- och ”drain”-dopning åstadkommes med lämplig dopning, så som visas i Fig. 9. Kontaktdopningsområdena täcks med ett dielektrikum 92 och på nytt öppnas ett mindre område 100 upp, antytt med en klammer B3, i skiktet ovanför ”source”-området, se Fig. 10. I samma processteg, d.v.s. samtidigt, öppnas dielektriket upp, visas med klammern B4, för att exponera skiktets 42 inre för att på så sätt tillhandahålla kontakter 18 (”gates”).
Slutligen deponeras metall i de uppöpnade områdena för att bilda externa kontaktpaddar 18, 102, 103 för ”gate”, ”source” respektive ”drain”, så som visas i 536 530 Fig. 1 1-12. Denna slutliga metallisering formas med standardtekniker inom lítografi och etsning, väl kända för fackmannen.

Claims (10)

10 15 20 25 30 35 536 530 PATENTKRAV:
1. En metod för att framställa en substratgenomgående elektrisk anslutning med en på-av-funktion, innefattande: att ett halvledarsubstrat (40) tillhandahålles; att ett dike (42) etsas för att definiera den substratgenomgående elektriska anslutningen; att dikets väggar dopas (15); att ett isolerande / dielektriskt skikt (12) anordnas i diket; att diket fylls med ett ledande eller halvledande material (13); att material avlägsnas från alla områden utom dikesområdet medelst standardtekniker innefattande etsning och / eller slipning; att substratet tunnas ner från den motsatta sidan från där diken gjordes för att exponera det ledande eller halvledande materialet (13) inneslutet av diket (42); att substratets båda sidor förses med isolering (76); att den substratgenomgående anslutningen dopas på respektive sidor av substratet med en dopningstyp motsatt den i substratet för att tillhandahålla ett ”source”-område (19t) respective ett ”drain”-område (19b); att kontakter (102, 103) anordnas på den substratgenomgående anslutningen på var sida av substratet, vilka kontakter har samma dopning som ”source”-området respective”drain”-området; att kontakter (18) anordnas på materialet i dikena på en sida av substratet, varvid kontakterna på den substratgenomgående anslutningen bildar ”source”- respektive ”drain”-kontakter i en transistor, och kontakten / kontakterna på dikesmaterialet bildar ”gate”-kontakten i en transistor.
2. Metod enligt krav l, ytterligare innefattande att ”source”-, ”drain”- respektive ”gate”-kontakterna förses med metallkontakter.
3. Metod enligt krav l, där fyllningen av dikena med ledande material innefattar att de fylls med halvledare eller metall. 10 10 15 20 25 30 35 536 530
4. Metod enligt krav 3, där dikena fylls med polykisel med någon av metoderna LPCVD, PECVD, MOCVD, PVD, ALD.
5. Metod enligt krav 3, där dikena fylls med metall med någon av metoderna LPCVD, PECVD, MOCVD, PVD, ALD, elektroplätering, kemisk plätering eller småltning.
6. Substratgenomgående koppling, kännetecknad av en substratgenomgående via tillverkad av substratmaterial (10'), där ett dike (1 1) omger vian, varvid dikets väggar är belagda med ett skikt av isolerande material (12) och där diket har fyllts med ledande eller halvledande material (13); ett dopningsområde (15) i viamaterialet i ytan av den inre dikesväggen mellan isolerande material (12) och materialet (10') i vian; ett dopat topp- respektive bottenavsnitt (19)t respektive (19b), ivian, vilka har motsatt dopning jämfört med viamaterialet självt; där det i detta motsatt dopade område finns en kontaktdopning (20) med samma dopningstyp som de dopade topp- respektive bottenavsnítten (19t, 19b), och kontakter (17', 17”) till vian på motsatta sidor av substratet, och en kontakt (18) till det ledande materialet eller halvledande materialet (13) i diket (1 1) för att möjliggöra påläggning av en spänning på det ledande eller halvledande materialet (13).
7. Anslutning enligt krav 6, ytterligare innefattande ett oxidskikt (14) på substratet varvid kontakten (18) sträcker sig genom oxidskiktet och ned till poly-kíslet.
8. Anslutning enligt krav 6, i vilken en kontakt (l7”) bildare en ”source” till en transistor, en annan kontakt (l7”) bildar en ”drain” och ytterligare en kontakt (18) bildare en ”gate”.
9. Anslutning enligt krav 6, där kontakterna (18) är anordnade längs med hela diket (1 1). 11 536 530
10. Anslutning enligt krav 9, där diket (11) är cirkelformat och kontakten (18) är anordnad som en ring. 1 1. Ett startsubstrat för halvledarindustrin innefattande en substratgenomgäende elektrisk anslutning enligt krav 6. 12
SE1150356A 2011-04-21 2011-04-21 Startsubstrat för halvledarteknologi med substratgenomgåendekopplingar och en metod för tillverkning därav SE536530C2 (sv)

Priority Applications (4)

Application Number Priority Date Filing Date Title
SE1150356A SE536530C2 (sv) 2011-04-21 2011-04-21 Startsubstrat för halvledarteknologi med substratgenomgåendekopplingar och en metod för tillverkning därav
US14/112,403 US9249009B2 (en) 2011-04-21 2012-04-19 Starting substrate for semiconductor engineering having substrate-through connections and a method for making same
PCT/SE2012/050420 WO2012144951A1 (en) 2011-04-21 2012-04-19 A starting substrate for semiconductor engineering having substrate-through connections and a method for making same
EP12773635.3A EP2700093B1 (en) 2011-04-21 2012-04-19 A starting substrate for semiconductor engineering having substrate-through connections and a method for making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE1150356A SE536530C2 (sv) 2011-04-21 2011-04-21 Startsubstrat för halvledarteknologi med substratgenomgåendekopplingar och en metod för tillverkning därav

Publications (2)

Publication Number Publication Date
SE1150356A1 SE1150356A1 (sv) 2012-10-22
SE536530C2 true SE536530C2 (sv) 2014-02-04

Family

ID=47041826

Family Applications (1)

Application Number Title Priority Date Filing Date
SE1150356A SE536530C2 (sv) 2011-04-21 2011-04-21 Startsubstrat för halvledarteknologi med substratgenomgåendekopplingar och en metod för tillverkning därav

Country Status (4)

Country Link
US (1) US9249009B2 (sv)
EP (1) EP2700093B1 (sv)
SE (1) SE536530C2 (sv)
WO (1) WO2012144951A1 (sv)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012324B2 (en) * 2012-08-24 2015-04-21 United Microelectronics Corp. Through silicon via process
US9318376B1 (en) 2014-12-15 2016-04-19 Freescale Semiconductor, Inc. Through substrate via with diffused conductive component
CN107660312B (zh) 2015-06-19 2022-08-12 英特尔公司 使用穿硅过孔栅极的竖直晶体管
WO2018000357A1 (en) * 2016-06-30 2018-01-04 Texas Instruments Incorporated Power mosfet with metal filled deep sinker contact for csp
EP3671859A1 (en) * 2018-12-20 2020-06-24 IMEC vzw A vertical isolated gate field effect transistor integrated in a semiconductor chip
US11804374B2 (en) * 2020-10-27 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strain relief trenches for epitaxial growth

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638439C2 (de) * 1996-09-19 2000-06-15 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
JP2003101012A (ja) * 2001-09-25 2003-04-04 Sony Corp 半導体装置およびその製造方法
SE526366C3 (sv) 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
US9312217B2 (en) * 2006-02-01 2016-04-12 Silex Microsystems Ab Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections
CN101548386B (zh) * 2006-12-04 2011-11-09 三垦电气株式会社 绝缘栅型场效应晶体管及其制造方法
JP4788749B2 (ja) * 2007-11-09 2011-10-05 株式会社デンソー 半導体装置
JP2009164589A (ja) * 2007-12-12 2009-07-23 Elpida Memory Inc 半導体装置及びその製造方法
US8138036B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
JP4924685B2 (ja) * 2009-09-23 2012-04-25 株式会社デンソー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP2700093A4 (en) 2015-01-21
US20140042498A1 (en) 2014-02-13
WO2012144951A1 (en) 2012-10-26
EP2700093A1 (en) 2014-02-26
SE1150356A1 (sv) 2012-10-22
EP2700093B1 (en) 2016-01-13
US9249009B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
KR101247696B1 (ko) 고전압 레지스터
CN105684134B (zh) 具有用于产生附加构件的多晶硅层的氮化镓晶体管
JP6898929B2 (ja) 可変ゲート長の垂直電界効果トランジスタ構造及びその製造方法
US7656003B2 (en) Electrical stress protection apparatus and method of manufacture
KR102011942B1 (ko) 고전압 레지스터 디바이스
SE536530C2 (sv) Startsubstrat för halvledarteknologi med substratgenomgåendekopplingar och en metod för tillverkning därav
CN103426915A (zh) 具有自对准互连件的半导体器件
KR20160108118A (ko) 병렬 저항기를 가지는 고전압 소자
US8441065B2 (en) Semiconductor device and manufacturing method of the same
US9412863B2 (en) Enhanced breakdown voltages for high voltage MOSFETS
US8993392B2 (en) Zener diode structure and process
TWI585982B (zh) 集成於垂直閘極鰭式場效二極體之靜電放電及被動結構
US10326013B2 (en) Method of forming a field-effect transistor (FET) or other semiconductor device with front-side source and drain contacts
US20180145171A1 (en) Field Effect Transistor (FET) or Other Semiconductor Device with Front-Side Source and Drain Contacts
US9070768B2 (en) DMOS transistor having an increased breakdown voltage and method for production
US20230197810A1 (en) Semiconductor device and method for manufacturing the same
US11164978B2 (en) High-voltage diode finFET platform designs
US9698139B1 (en) Integrated circuits with electrostatic discharge protection
KR101014237B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US8263470B2 (en) Method of fabricating semiconductor device
TW202324742A (zh) 半導體裝置
TW201306272A (zh) 半導體結構及其製造方法
JP2006041212A (ja) 半導体装置及びその製造方法。
KR20040077475A (ko) 서지보호회로를 구비한 반도체장치