SE504636C2 - Universell sändaranordning - Google Patents
Universell sändaranordningInfo
- Publication number
- SE504636C2 SE504636C2 SE9502715A SE9502715A SE504636C2 SE 504636 C2 SE504636 C2 SE 504636C2 SE 9502715 A SE9502715 A SE 9502715A SE 9502715 A SE9502715 A SE 9502715A SE 504636 C2 SE504636 C2 SE 504636C2
- Authority
- SE
- Sweden
- Prior art keywords
- transmitter device
- mos transistors
- mos
- mos transistor
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Surgical Instruments (AREA)
- Flexible Shafts (AREA)
- Fish Paste Products (AREA)
Description
'so4 ess 2 signalering vid spänningspotentialer nära jordnivån, såsom i GLVDS, typiskt endast med låga spänningsnivåer, t.ex. mindre än 1 V. En sådan sändaranordning är inte kompatibel med en mottagaranordning med ett annat signaleringskoncept som fordrar andra spänningsnivåer för signalering.
Ett problem är att anordna elektroniska kretslösningar för en universell sändaranordning, vilken arbetar inom ett brett intervall av spänningsnivåer för signalering.
I det amerikanska patentet 5 179 293 beskrivs en metod och en krets för omkoppling av ett bipolärt slutsteg mellan en aktiv mod och en undertryckt mod. I den undertryckta moden avaktiveras slutsteget och utgångsnoden för' steget representerar en hög impedans.
I det amerikanska patentet 5 319 259 beskrivs ett slutsteg som är lämpligt för användning tillsammans med en mängd matningsspänningar, innefattande matningsspänningar under 5 volt.
Slutsteget kommer att arbeta korrekt om en rimlig överspänning läggs på dess utgångsplatta.
I det amerikanska patentet 5 lll 080 beskrivs en signalöverföringskrets i vilken en signal omformas till två komplementära signaler, vilka »utmatas från en signalöverföringskrets via seriemotstånd. Amplituden av var och en av de komplementära signalerna minskas av seriemotstånden och av avslutningsmotstånd som finns anordnade på en signalmottagningssida. Signalmottagningssidan skiftar nivån av den mottagna insignalen. Den nivåskiftade signalen förstärks av en differentialförstärkarkrets med hög ingångsimpedans.
Ett syfte med den föreliggande uppfinningen är att lösa det tidigare nämnda problemet med att anordna elektroniska kretslösningar för en universell sändaranordning, vilken arbetar inom ett brett intervall av spänningsnivåer för signalering. 504 636 3 Detta syfte uppnås med en sändarutrustningen som innefattar transistorpar. Varje par innefattar i sin tur en N-MOS-transistor och en P-MOS-transistor. N-MOS-transistorns N-kanal i ett par är kopplad parallellt med P-kanalen av P-MOS-transistorn i samma par. N-MOS-transistorn är aktiv i en första arbetsmod och P-MOS- transistorn är aktiv i en andra arbetsmod. Styret av N-MOS- transistorn i paret och styret av P-MOS-transistorn i samma par styrs av signaler som har komplementära värden.
En sändaranordning enligt uppfinningen är kompatibel med mottagaranordningar av flera koncept, t.ex. DPECL, LVDS och GLVDS. Sändaranordningen enligt uppfinningen tros även vara kompatibel med framtida signaleringskoncept.
Signaleringsspänningar för sändaranordningen sträcker sig från något negativ, t.ex. -0.5 V, upp till i storleksordningen flera volt, t.ex. 5 V. uppfinningen, tillsammans med ytterligare syften och fördelar med densamma, kommer att förklaras av den följande beskrivningen genom hänvisningar till de medföljande ritningarna, i vilka: Figur l är ett kretsschema för en signalsändaranordning enligt uppfinningen, Figur 2 är ett kretsschema för en signalsändaranordning enligt uppfinningen, där bulkanslutningar är anslutna till ett spänningsdelarnät , Figur 3 visar i ett diagram arbetsmoderna vid olika signalspänningar, Figur 4 visar i ett diagram konduktiviteten för en N-MOS- transistor och för en P-MOS-transistor vid olika spänningar i en sändaranordning enligt uppfinningen, Figur 5 visar en sändarenhet innefattande en sändaranordning enligt uppfinningen, vilken signalsändaranordning mottar sina matningsspänningar från en mottagarenhet, Figur 6 visar en sändarenhet innefattande en signalsändaranordning enligt uppfinningen, vilken signalsändaranordning mottar sina matningsspänningar 504 636 4 frànsändarenheten,varvfldmatningsspänningarnabestäms av en mottagarenhet.
Fig. 1 visar en sändaranordning 1 enligt uppfinningen. En ingång INP till sändaranordningen 1 är ansluten till ingángarna av inverterare 2, 3. Utgàngarna av inverterarna 2, 3 är i sin tur anslutna till ingàngarna av inverterare 4, 5. Utgàngen av inverteraren 5 är ansluten till ingången av en inverterare 6. De negativa matningsuttagen av inverterarna 2 - 6 är anslutna till jord GND, medan de positiva matningsuttagen är anslutna till en matningsspänning V”. Utgángen av inverteraren 4 är ansluten till styrena av N-MOS-transistorer 7, 8 och till styrena av P-MOS- transistorer 9, 10. Utgàngen av inverteraren 6 är ansluten till styrena av N-MOS-transistorer ll, 12 och till styrena av P-MOS- transistorer 13, 14. Kollektoranslutningarna av N-MOS- transistorerna 7, 11 och emitteranslutningarna av P-MOS- transistorerna 9, 13 är anslutna till en matningsspänning Vw.
Emitteranslutningarna pà N-MOS-transistorerna 8, 12 och kollektoranslutningarna pà P-MOS-transistorerna 10, 14 är anslutna till en matningsspänning V,. Emitteranslutningarna av transistorerna 7, 10 och kollektoranslutningarna pà transistorerna 12, 13 är anslutna till en utgàngsanslutning OUTP för sändaranordningen 1. Kollektoranslutningarna av transistorerna 8, 9 och emitteranslutningarna av transistorerna 11, 14 är anslutna till en andra utgángsanslutning OUTN för sändaranordningen 1.
Bulkanslutningarna pà P-MOS-transistorerna 9, 10, 13, 14 är anslutna till matningsspänningen Vw via en resistor 15.
Bulkanslutningarna pá N-MOS-transistorerna 7, 8, 11, 12 är anslutna till matningsspänningen Vu via en resistor 16.
N-kanalerna på N-MOS-transistorerna 7, 8, 11, 12 är följaktligen anslutna parallellt med P-kanalerna på motsvarande P-MOS- transistorer 9, 10, 13, 14.
Sändaranordningen mottar en binär signal pá sin ingång INP från 504 636 5 ej visade logiska kretsar, vilken binära signal omformas i en rad inverterare 2 - 6 till en första och en andra signal, vilka har komplementära värden. Det finns följaktligen en låg spänning på utgången av en av inverterarna 4, 6, medan det på utgången av den andra inverteraren 4 eller 6 på samma gång finns en hög spänning.
Den låga spänningen ligger nära jord GND och den höga spänningen ligger nära Vcc. Inverterarna 2 - 5, vilka vid första anblicken kan verka överflödiga, tjänar syftet att få de två signalerna som är anslutna till transistorernas 7 - 14 styren i fas med varandra. Detta åstadkoms genom att sakta ner gensvaret av inverteraren 2, t.ex. genom en, icke visad, kapacitiv last ansluten till inverterarens 2 utgång. Inverteraren 4 återställer formen av signalen från utgången av inverteraren 2.
Sändaranordningen kan vid sina utgångar OUTP, OUTN åstadkomma spänningar som sträcker sig från något negativa, ungefär -0,5 V, upp till i storleksordningen SV för en Vw på 3,3 V, som ett exempel. Spänningssvinget som är spänningsdifferensen V¿,;4Qm¶ mellan utgångarna OUTP, QUTN av sändaranordningen, är typiskt 0,5 V i obelastat tillstånd, men kan skilja sig från detta värde.
Spänningarna på utgångarna OUTP, OUTN inställs genom lämpligt val av matningsspänningarna VW, Vu, vilket kommer att beskrivas vidare.
På grund av den inneboende resistansen i ledande tillstånd RM” av MOS-transistorer kan utgångsspänningarna i en belastad sändaranordning skilja sig från matningsspänningarna V", Vu. En last, typiskt en signalmottagare och ett avslutningsnät, som är ansluten till sändaranordningen drar ström genom transistorerna, vilket orsakar ett spänningsfall över transistorerna. För detta spänningsfall kompenseras när man väljer matningsspänningarna Vw, Vu 1 syfte att ernå förutbestämda utgángsspänningar.
Genom att välja till exempel Vw = 3,9 V och Vu = 3,4 V kommer utgångsspänningarna WW" och WWW att vara kompatibla med signaleringsspänningarna hos en DPECL-mottagare, förutsatt att ett, icke visat, avslutningsnät är anordnat på rätt sätt. Med Vw 504 636 6 - 1,45 V och Vu - 0,95 V är utgångarna OUTP, OUTN kompatibla med en LVDS-mottagare. Med Vw - 0,5 V och Vu - 0 V är utgångarna OUTP, OUTN kompatibla med en GLVDS-mottagare.
Sändaranordningen kommer att förklaras ytterligare genom att beskriva två arbetsmoder. I en första nedan,närmare beskriven mod ligger matningsspänningarna Vw och Vu i det undre området av arbetsintervallet. Som ett exempel är V" 0,5 V och Vu är 0 V.
I en andra nedan närmare beskriven mod är V" och Vu i storleksordningen flera volt. Som ett exempel är Vw 3,9 V och Vu är 3,4 V. I båda arbetsmoderna kan ingången INP antingen ligga på en hög nivå, nära Va, eller på en låg nivå, nära jord GND.
I den första arbetsmoden befinner sig P-MOS-transistorerna 9, 10, 13, 14 i ett icke ledande tillstånd. I denna mod är spänningsfallen UN över P-MOS-transistorerna 9, 10, 13, 14 inte tillräckligt stora för att driva P-MOS-transistorerna 9, 10, 13, 14 till ett ledande tillstånd. Uæ illustreras endast för transistor 9. När ingången INP ligger på hög nivå ligger inverterarens 4 utgång på hög nivå, ungefär 3,3 V, och inverterarens 6 utgång ligger på låg nivå, ungefär 0 V. N-MOS- transistorerna 11, 12 kommer då också att befinna sig i ett icke- ledande tillstånd, medan N-MOS-transistorerna 7, 8 befinner sig i ett ledande tillstånd, eftersom spänningsfallen Uæ över N-MOS- transistorerna 7, 8 ligger väl över ett tröskelvärde på t.ex. 0,7 V. Som ett resultat av detta ligger utgången OUTP på en hög spänning, bestämd av spänningsfallet i ledande tillstånd Umöver transistorn 7, och utgången OUTN ligger på en låg spänning, som bestäms av spänningsfallet i ledande tillstånd Uß över transistorn 8. tg, illustreras endast för transistor' 7. När ingången INP ligger på en låg nivå växlas utgàngsnivåerna mellan inverterarna 4, 6, d.v.s. inverterarens 4 utgång ligger på en låg nivå och inverterarens 6 utgång ligger på en hög nivå. Endast transistorerna ll, 12 kommer att leda, vilket ger upphov till en låg spänning på utgången OUTP och en hög spänning på utgången OUTN. Om man bortser från spänningsfallen i ledande tillstånd över transistorerna, vilka orsakas av en resistans i ledande 504 636 v tillstånd Rßm,och ström L,som dras genom transistorerna, är den tidigare nämnda höga spänningen lika med Vw, d.v.s. 0,5 V, och den låga spänningen är lika med Vu, d.v.s. 0 V.
I den andra arbetsmoden befinner sig N-MOS-transistorerna 7, 8, 11, 12 i ett icke-ledande tillstånd. När ingången INP befinner sig på en hög nivå leder inte transistorerna 9, 10 medan transistorerna 13, 14 leder. Utgångens OUTP spänning är 3,9 V och utgångens OUTN spänning är 3,4 V, förutsatt att spänningsfallet i ledande tillstånd över transistorn försummas. När ingången INP ligger på en låg nivå växlas spänningarna på sändaranordningens utgångar OUTP, OUTP.
Följaktligen är endast en första transistoruppsättning, N-MOS- transistorerna 7, 8, 11, 12, aktiv i den första arbetsmoden och i den andra arbetsmoden är endast en andra transistoruppsättning, P-MOS-transistorerna 9, 10 ,l3, 14, aktiv.
Om Vu ligger på cirka 1 V och V" på cirka + 0,5 V finns ett övergångsområde mellan de två moderna, i vilket båda transistoruppsättningarna är partiellt aktiva. Genom omsorgsfull design fungerar sändaranordningen 1 nästan sömlöst mellan de två arbetsmoderna som beskrevs tidigare. Detta åstadkoms t.ex. genom att via resistorer 15, 16 ansluta bulkanslutningarna av P-MOS- transistorerna 9, 10, 13, 14 till Vw och genom att ansluta bulkanslutningarna av N-MOS-transistorerna 7, 8, 11, 12, förutsatt att de är tillgängliga, till Vu. Genom att ansluta transistorernas bulkanslutningar till ett spänningsdelningsnät av resistorer 15, 16, 17, 18, visat i figur 2, istället för direkt till V" och Vu ändras tröskelspänningarna Uæfl, vilket därigenom utökar eller flyttar arbetsintervallet för var mod. Överlappet mellan moderna är därigenom styrbart under konstruktionsfasen. Ett annat, ej visat, tillvägagångssätt är att ansluta bulkanslutningarna till programmerbara spänningsreferenser, varigenom överlappet är dynamiskt styrbart genom att ändra spänningsreferensernas spänningar. 504 636 s Normal praxis för en fackman skulle vara att ansluta bulkanslutningarna av P-MOS-transistorerna 9, 10, 13, 14 till Vw. Detta skulle utesluta en arbetsspänning V" som överskrider Vcc + ett diodspänningsfall på ungefär 0,7 V, på grund av parasitiska dioder som finns i P-MOS-transistorerna 9, 10, 13, 14. En parasitisk diod 19 i transistorn 9 visas som ett exempel i figur 2. Enligt ett syfte med uppfinningen kan arbetsspänningen Vw väljas åtskilligt högre än Væ + 0,7 V, t.ex. V“,+ 1,7 V, tack vare bulkanslutningsarrangemanget enligt uppfinningen.
Figur 3 visar utgångsspänningen QW" på sändaranordningen som en funktion av tid. De två delvis överlappande arbetsmoderna, betecknade N-MOS respektive P-MOS, visas också.
Matningsspänningen Vu sveps från -0,5 V till 4,5 V och matningsspänningen Vw sveps från 0 V till 5 V. Under sveptiden t växlas ingången INP ofta. Som framgår ur diagrammet sträcker sig utgångsspänningen HW" obrutet från -0,5 V till 5 V. Under sveptiden övergår sändaranordningen från den första arbetsmoden till den andra arbetsmoden.
Figur 4 visar konduktivitet 1/Z som en funktion av matningsspänningar Vu, Vw. Såväl konduktiviteten för en N-MOS- transistor, t.ex. N-MOS-transistor 7, och konduktiviteten för en motsvarande P-MOS-transistor, t.ex. transistor 13, som den resulterande konduktiviteten 1/Z, med avseende på jord GND, på sändaranordningens 1 utgång OUTP visas. Den resulterande konduktiviteten är summan av konduktiviteterna för transistorer, vilka är samtidigt ledande. Transistorerna är förspända, genom att lämpligt ställa in spänningarna vid bulkanslutningarna, så att den resulterande konduktiviteten är ungefärligen konstant genom arbetsintervallet för sändaranordningen.
Ledningar, vilka används för att förmedla signaler från sändaranordningen till en mottagaranordning med höga signaleringshastigheter,ärutformadesomtransmissionsledningar.
Avslutningsimpedansen för en transmissionsledning skall idealt svara anpassad till den karakteristiska impedansen för 504 636 9 transmissionsledningen. Impedansen för sändaranordningen 1 är konstruerad för att grovt vara anpassad till den karakteristiska impedansen av de transmissionsledningar som sammanbinder signalsändaranordningen och signalmottagaranordningen utan användande av dedicerade resistiva element som avslutning, såsom t.ex. resistorer eller MOS-transistorer. Detta åstadkoms genom att välja transistorer som har lämpliga impedansvärden Rßm, I figur 5 visas en signalsändaranordning 1 enligt uppfinningen, vilken är ansluten till en mottagaranordning 20.
Sändaranordningen 1 och mottagaranordningen 20 är belägna i två olika enheter 21, 22, t.ex. två kretskort. Matningsspänningarna V" och Vu levereras av mottagarenheten 22.
Signaleringsspänningarna WWW, Vmm, bestäms följaktligen av mottagarenheten 22 och ställs in för att passa mottagaranordningens 1 signaleringsspänningar. En enkel sätt att åstadkomma lämpliga matningsspänningar V", Vu till sändaranordningen 1 är att använda ett spänningsdelningsnät 23, 24 anslutet till mottagarenhetens 22 matningsspänning V, respektive jord G. Kondensatorer 25, 26 finns anordnade för att avkoppla matningsspänningarna Vw, Vu.
I figur 6 visas ett annat sätt att åstadkomma lämpliga matningsspänningar Vw, Vu, bestämda av mottagarenheten 22, för sändaranordningen 1. Mottagarenhetens 22 avslutningsnät 27, 28 är anslutet till en fast spänningsreferens V“,, varvid spänningsreferensen V", ligger inom mottagaranordningens 20 signaleringsspänningsomràde. Ett effektaggregat, vilket matar sändaranordningen 1, är beläget i sändarenheten 21. Det innefattar två strömgeneratorer 29, 30. En sådantzeffektaggregat, som är känt i sig, tillhandahåller flytande spänningar, d.v.s. matningsspänningar Vw och Vu som inte är relaterade till någon fast spänningsreferens. Således flyter även utgángarna OUTP, OUTN (jfr. figur 3). Kondensatorer 31, 32 finns anordnade för att avkoppla matningsspänningarna Vw, Vu. Signalnivåerna är följaktligen påtvingade av termineringsnätets spänningsreferens VREF ° 504 636 10 Fördelen med att bestämma signaleringsniváerna från mottagarenheten 22 är att inga modifieringar behöver genomföras pà en existerande sändarenhet 21, när man byter ut en mottagarenhet 22 mot en annan mottagarenhet 22 med en nyare design som innehåller en annan mottagaranordning 20, vilken använder andra signaleringsniváer.
Fackmannen kan pá många sätt modifiera och variera de beskrivna utföringsformerna inom ramen för uppfinningens grundtanke. Till exempel är de spänningsvärden som anges i utföringsformerna endast ämnade som exempel vilka demonstratrerar uppfinningens principer. Andra spänningsvärden kan användas utan att ändra pà väsentligheterna i uppfinningen. Viktiga principer i uppfinningen är också tillämpliga pá enändssändaranordningar.
Enändssignalering är väl känd i teknikomràdet.
Claims (10)
1. Sändaranordning för sändning av digital information i form av elektriska binära signaler till en mottagaranordning, varvid sändaranordningen innefattar N-MOS-transistorer (7, 8, ll, 12), vilka var och en har en N-kanal, och P-MOS-transistorer (9, 10, 13, 14), vilka var och en har en P-kanal, k ä n n e t e c k n a d av att sändaranordningen innefattar transistorpar (7, 13; 8, 14; 9, 11; 10, 12), varvid vart och ett av dessa transistorpar i sin tur innefattar' en av' N-MOS-transistorerna och en av' P-MOS- transistorerna, samt att N-kanalen av en N-MOS-transistor som ingår i ett par är ansluten parallellt med P-kanalen av en P-MOS-transistor som ingàr 1 samma par.
2. L Sändaranordning enligt patentkrav 1, k ä n n e t e c k n a d av att N-MOS-transistorn är aktiv i en första arbetsmod och att P-MOS-transistorn är aktiv i en andra arbetsmod.
3. Sändaranordning enligt patentkrav 1 eller 2, k ä n n e t e c k n a d av att styret av den N-MOS-transistor som ingar i nämnda par och styret av den P-MOS-transistor som ingår i samma par styrs av signaler som har komplementära värden.
4. Sändaranordning enligt patentkrav 1, 2 eller 3, k ä n n e t e c k n a d av att bulkanslutningar av P-MOS- transistorerna (9, 10, 13, 14) är anslutna till en positiv matningsspänning (Vw).
5. Sändaranordning enligt något av patentkraven 1 - 4, k ä n n e t e c k n a d av att bulkanslutningar av N-MOS- transistorerna är anslutna till en negativ' matningsspänning (Vu)° 504 636 12
6. Sändaranordning enligt något av patentkraven 1 - 5, k ä n n e t e c k n a d av att bulkanslutningar är anslutna till matningsspänningar (Vu, Vw) via resistornät.
7. Sändaranordning enligt något av patentkraven 1 - 6, k ä n n e t e c k n a d av att en utgångsimpedans av sändaranordningen är anpassad till en karakteristisk impedans av en transmissionsledning som är ansluten till aändaranordningens utgång genom att utnyttja den inneboende impedansen av N-MOS- transistorerna (7, 8, 11, 12) i den första arbetsmoden och genom att utnyttja den inneboende impedansen av P-MOS-transistorerna (9, 10, 13, 14) i den andra arbetsmoden.
8. Sändaranordning enligt något av patentkraven l - 7, k ä n n e t e c k n a d av att matningsspänningarna tillhandahålls av en enhet (22) i vilken mottagaranordningen (20) är belägen.
9. Sändaranordning enligt något av patentkraven 1 - 7, k ä n n e t e c k n a d av att matningsspänningarna är flytande i förhållande till jord.
10. Sändaranordning enligt patentkrav 9, k ä n n e t e c k n a d av att signaleringsspänningarna styrs från en enhet (22) i vilken mottagaranordningen (20) är belägen, i vilken styrning sker genom inställning av en referensspänning (Vup), till vilken ett termineringsnät är anslutet.
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9502715A SE504636C2 (sv) | 1995-07-27 | 1995-07-27 | Universell sändaranordning |
DE19601386A DE19601386C2 (de) | 1995-07-27 | 1996-01-16 | Ausgangspufferschaltkreis |
MX9800634A MX9800634A (es) | 1995-07-27 | 1996-07-24 | Dispositivo emisor universal. |
CA002227890A CA2227890A1 (en) | 1995-07-27 | 1996-07-24 | Universal sender device |
JP9507521A JPH11510338A (ja) | 1995-07-27 | 1996-07-24 | ユニバーサル送信器デバイス |
KR10-1998-0700547A KR100386929B1 (ko) | 1995-07-27 | 1996-07-24 | 일반적인송신기장치 |
AU65389/96A AU717718B2 (en) | 1995-07-27 | 1996-07-24 | Universal sender device |
CN96196951A CN1099162C (zh) | 1995-07-27 | 1996-07-24 | 通用的发送器装置 |
BR9609956A BR9609956A (pt) | 1995-07-27 | 1996-07-24 | Dispositivo emissor |
EP96925233A EP0840954A2 (en) | 1995-07-27 | 1996-07-24 | Universal sender device |
PCT/SE1996/000965 WO1997005701A2 (en) | 1995-07-27 | 1996-07-24 | Universal sender device |
KR10-1998-0705490A KR100406246B1 (ko) | 1995-07-27 | 1996-12-23 | 출력버퍼회로 |
US09/015,549 US5994921A (en) | 1995-07-27 | 1998-01-29 | Universal sender device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9502715A SE504636C2 (sv) | 1995-07-27 | 1995-07-27 | Universell sändaranordning |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9502715D0 SE9502715D0 (sv) | 1995-07-27 |
SE9502715L SE9502715L (sv) | 1997-01-28 |
SE504636C2 true SE504636C2 (sv) | 1997-03-24 |
Family
ID=20399084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9502715A SE504636C2 (sv) | 1995-07-27 | 1995-07-27 | Universell sändaranordning |
Country Status (12)
Country | Link |
---|---|
US (1) | US5994921A (sv) |
EP (1) | EP0840954A2 (sv) |
JP (1) | JPH11510338A (sv) |
KR (2) | KR100386929B1 (sv) |
CN (1) | CN1099162C (sv) |
AU (1) | AU717718B2 (sv) |
BR (1) | BR9609956A (sv) |
CA (1) | CA2227890A1 (sv) |
DE (1) | DE19601386C2 (sv) |
MX (1) | MX9800634A (sv) |
SE (1) | SE504636C2 (sv) |
WO (1) | WO1997005701A2 (sv) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2243087A1 (en) * | 1996-01-16 | 1997-07-24 | Telefonaktiebolaget Lm Ericsson | Output buffer switching circuit |
US6175952B1 (en) * | 1997-05-27 | 2001-01-16 | Altera Corporation | Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions |
DE19803796B4 (de) | 1998-01-30 | 2006-10-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung |
US7196556B1 (en) * | 1998-07-02 | 2007-03-27 | Altera Corporation | Programmable logic integrated circuit devices with low voltage differential signaling capabilities |
US6130548A (en) * | 1999-07-09 | 2000-10-10 | Motorola Inc. | Signal converting receiver having constant hysteresis, and method therefor |
US6600338B1 (en) * | 2001-05-04 | 2003-07-29 | Rambus, Inc. | Apparatus and method for level-shifting input receiver circuit from high external voltage to low internal supply voltage |
US6566911B1 (en) * | 2001-05-18 | 2003-05-20 | Pixelworks, Inc. | Multiple-mode CMOS I/O cell |
US6529050B1 (en) * | 2001-08-20 | 2003-03-04 | National Semiconductor Corporation | High-speed clock buffer that has a substantially reduced crowbar current |
JP4721578B2 (ja) * | 2001-09-07 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | ドライバ回路 |
US7702293B2 (en) * | 2001-11-02 | 2010-04-20 | Nokia Corporation | Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces |
DE10155526C2 (de) | 2001-11-12 | 2003-09-04 | Infineon Technologies Ag | LVDS-Treiber für kleine Versorungsspannungen |
US7362146B2 (en) * | 2005-07-25 | 2008-04-22 | Steven Mark Macaluso | Large supply range differential line driver |
US20070206642A1 (en) * | 2005-11-10 | 2007-09-06 | X-Emi, Inc. | Bidirectional active signal management in cables and other interconnects |
US8653853B1 (en) * | 2006-12-31 | 2014-02-18 | Altera Corporation | Differential interfaces for power domain crossings |
JP5971113B2 (ja) | 2012-12-26 | 2016-08-17 | 富士通株式会社 | 差動信号スキュー調整方法および送信回路 |
US8791743B1 (en) * | 2013-02-18 | 2014-07-29 | Apple Inc. | Balanced level shifter with wide operation range |
TWI610314B (zh) * | 2014-03-10 | 2018-01-01 | Toshiba Memory Corp | 半導體積體電路裝置 |
KR102143197B1 (ko) | 2020-03-11 | 2020-08-11 | (주)에프엠코퍼레이션 | 리프트 기능을 갖는 자동차용 쇼링장치 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4408135A (en) * | 1979-12-26 | 1983-10-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Multi-level signal generating circuit |
JPS5942690A (ja) * | 1982-09-03 | 1984-03-09 | Toshiba Corp | 半導体記憶装置 |
US4527081A (en) * | 1983-02-11 | 1985-07-02 | The United States Of America As Represented By The Scretary Of The Army | Overshoot predriven semi-asynchronous driver |
JPS61294931A (ja) * | 1985-06-21 | 1986-12-25 | Mitsubishi Electric Corp | 半導体装置およびデ−タ伝送路 |
US5179293A (en) * | 1988-11-28 | 1993-01-12 | Analog Devices, Inc. | Bipolar output stage switching circuit |
JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
US5263049A (en) * | 1990-02-15 | 1993-11-16 | Advanced Micro Devices Inc. | Method and apparatus for CMOS differential drive having a rapid turn off |
JPH0435224A (ja) * | 1990-05-28 | 1992-02-06 | Nec Corp | 半導体装置 |
JP2943542B2 (ja) * | 1992-11-25 | 1999-08-30 | 株式会社デンソー | 差動型データ伝送装置 |
JPH06188718A (ja) * | 1992-12-15 | 1994-07-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5319259A (en) * | 1992-12-22 | 1994-06-07 | National Semiconductor Corp. | Low voltage input and output circuits with overvoltage protection |
SE515490C2 (sv) * | 1993-12-03 | 2001-08-13 | Ericsson Telefon Ab L M | Signaleringssystem |
JPH07249975A (ja) * | 1994-03-10 | 1995-09-26 | Fujitsu Ltd | 状態遷移時間制御型差動出力回路 |
SE503568C2 (sv) * | 1994-03-23 | 1996-07-08 | Ericsson Telefon Ab L M | Signalmottagande och signalbehandlande enhet |
FI945346A (sv) * | 1994-11-14 | 1996-05-15 | Finland Telecom Oy | Förfarande och system för uppbärning av samtalskostnader |
JPH08251010A (ja) * | 1995-03-10 | 1996-09-27 | Mitsubishi Electric Corp | 半導体装置 |
DE19510947C1 (de) * | 1995-03-25 | 1996-11-28 | Hella Kg Hueck & Co | Schaltungsanordnung zum Betrieb in verschiedenen Betriebsspannungsbereichen |
US5585744A (en) * | 1995-10-13 | 1996-12-17 | Cirrus Logic, Inc. | Circuits systems and methods for reducing power loss during transfer of data across a conductive line |
-
1995
- 1995-07-27 SE SE9502715A patent/SE504636C2/sv not_active IP Right Cessation
-
1996
- 1996-01-16 DE DE19601386A patent/DE19601386C2/de not_active Expired - Lifetime
- 1996-07-24 MX MX9800634A patent/MX9800634A/es unknown
- 1996-07-24 BR BR9609956A patent/BR9609956A/pt not_active Application Discontinuation
- 1996-07-24 WO PCT/SE1996/000965 patent/WO1997005701A2/en active IP Right Grant
- 1996-07-24 EP EP96925233A patent/EP0840954A2/en not_active Withdrawn
- 1996-07-24 AU AU65389/96A patent/AU717718B2/en not_active Ceased
- 1996-07-24 KR KR10-1998-0700547A patent/KR100386929B1/ko not_active IP Right Cessation
- 1996-07-24 JP JP9507521A patent/JPH11510338A/ja active Pending
- 1996-07-24 CN CN96196951A patent/CN1099162C/zh not_active Expired - Fee Related
- 1996-07-24 CA CA002227890A patent/CA2227890A1/en not_active Abandoned
- 1996-12-23 KR KR10-1998-0705490A patent/KR100406246B1/ko not_active IP Right Cessation
-
1998
- 1998-01-29 US US09/015,549 patent/US5994921A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR19990077343A (ko) | 1999-10-25 |
KR100386929B1 (ko) | 2003-08-25 |
CA2227890A1 (en) | 1997-02-13 |
DE19601386A1 (de) | 1997-01-30 |
BR9609956A (pt) | 1999-02-02 |
CN1099162C (zh) | 2003-01-15 |
AU6538996A (en) | 1997-02-26 |
US5994921A (en) | 1999-11-30 |
WO1997005701A3 (en) | 1997-04-17 |
EP0840954A2 (en) | 1998-05-13 |
MX9800634A (es) | 1998-04-30 |
AU717718B2 (en) | 2000-03-30 |
KR100406246B1 (ko) | 2004-04-03 |
WO1997005701A2 (en) | 1997-02-13 |
DE19601386C2 (de) | 1998-01-29 |
SE9502715D0 (sv) | 1995-07-27 |
JPH11510338A (ja) | 1999-09-07 |
KR19990035886A (ko) | 1999-05-25 |
SE9502715L (sv) | 1997-01-28 |
CN1196142A (zh) | 1998-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE504636C2 (sv) | Universell sändaranordning | |
USRE34808E (en) | TTL/CMOS compatible input buffer with Schmitt trigger | |
US8952725B2 (en) | Low voltage differential signal driving circuit and electronic device compatible with wired transmission | |
KR19980024058A (ko) | 저 소비전력으로 2진 논리신호를 전송하는 인터페이스 회로 및 방법 | |
US3959666A (en) | Logic level translator | |
MXPA98000634A (en) | Univer issuing device | |
US4385394A (en) | Universal interface for data communication systems | |
US5070256A (en) | Bus transmitter having controlled trapezoidal slew rate | |
US5142168A (en) | Emitter-coupled logic balanced signal transmission circuit | |
JPS63117269A (ja) | 複数信号の比較回路 | |
US3381089A (en) | Data transmission apparatus | |
US6359490B1 (en) | Clamping circuit and interface circuit therefor | |
US4682058A (en) | Three-state logic circuit for wire-ORing to a data bus | |
AU608822B2 (en) | Bus transmitter having controlled trapezoidal slew rate | |
US4031477A (en) | System for transferring four commands over a single conductor utilizing dual threshold logic gates | |
US6664815B2 (en) | Output driver circuit with current detection | |
SE503568C2 (sv) | Signalmottagande och signalbehandlande enhet | |
US3983324A (en) | Full duplex driver/receiver | |
JP2000307413A (ja) | 電圧変換回路及び通信回路網 | |
US6229380B1 (en) | Output buffer switching circuit | |
US10999107B1 (en) | Voltage mode transmitter | |
EP0438228A2 (en) | Switching of logic data signals | |
EP0699322B1 (en) | Control module for reducing ringing in digital signals on a transmission line | |
CN217935590U (zh) | 隔离上拉电路 | |
US10360174B1 (en) | Universal serial bus circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |
Ref document number: 9502715-7 Format of ref document f/p: F |