JPH11510338A - ユニバーサル送信器デバイス - Google Patents
ユニバーサル送信器デバイスInfo
- Publication number
- JPH11510338A JPH11510338A JP9507521A JP50752197A JPH11510338A JP H11510338 A JPH11510338 A JP H11510338A JP 9507521 A JP9507521 A JP 9507521A JP 50752197 A JP50752197 A JP 50752197A JP H11510338 A JPH11510338 A JP H11510338A
- Authority
- JP
- Japan
- Prior art keywords
- transmitter device
- power supply
- voltage
- mos transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Surgical Instruments (AREA)
- Flexible Shafts (AREA)
- Fish Paste Products (AREA)
Abstract
(57)【要約】
デジタル情報を電気的2進信号の形態で受信器デバイスに送ることができる送信器デバイス。N−MOSトランジスタとP−MOSトランジスタはペアで配置する。各ペアは、1つのN−MOSトランジスタと1つのP−MOSトランジスタとから成る。1つのペアに配置された1つのN−MOSトランジスタのNチャンネルと、この同じペアに配置されたP−MOSトランジスタのPチャンネルとは、並列に接続し、これにより、広いシグナリング電圧範囲を実現する。
Description
【発明の詳細な説明】
ユニバーサル送信器デバイス 発明の技術分野
本発明は、デジタル情報を電気的2進信号の形態で受信器デバイス(receiver
device)に送出する送信器デバイス(sender device)に関するものである。こ
の送信器デバイスは、N−MOSトランジスタとP−MOSトランジスタから成
っている。各N−MOSトランジスタは、Nチャンネルを有し、各P−MOSト
ランジスタは、Pチャンネルを有している。関連する技術の説明
電子回路の技術および設計における進歩、そしてとりわけ電力消費および速度
に関するより性能向上に向けての奮闘により、回路と回路ボードとの間の電気的
2進信号方式のための種々のコンセプトがもたらされている。初期のコンセプト
は、DTL(ダイオード−トランジスタ・ロジック)、TTL(トランジスタ−ト
ランジスタ・ロジック)、およびECL(エミッタ結合ロジック)である。これ
らは、いわゆるシングルエンド信号方式を用いている。より最近のコンセプトは
、しばしば、差動型信号方式(平衡型信号方式としても知られている)を用い、
これは、2つのシグナリング線を使用する。このようなコンセプトは、DPEC
L(差動型擬似エミッタ結合ロジック)、LVDS(低電圧差動型信号方式)お
よびGLVDS(接地型低電圧差動信号方式)である。GLVDSは、スウェー
デン特許出願SE9304025−1およびSE9400971−9に開示されている。
上述の各差動型信号方式コンセプトは確かに差動型であるが、2つのシグナリ
ング線の各々は、グランドに関係した固定の公称電圧で動作する。各線は、2つ
の電圧レベル(それぞれ、低電圧レベルと高電圧レベルと呼ぶ)で動作する。
DPECLは通常、3.4ボルトのシグナリング低電圧レベルと、3.9ボルト
の高レベルとをもっている。一方、LVDSは、0.95ボルトの低レベルと1
45ボルトの高レベルとを有しており、他方、GLVDSは、0ボルトの低レベ
ルと0.5ボルトの高レベルをもっている。これら電圧は、グランドに関係して
いる。
上記タイプの信号方式コンセプトの送信器デバイスと受信器デバイスとは、そ
れぞれ、極めて狭い電圧間隔内の信号を送受する。特に、GLVDSにおけるよ
うに、グランド・レベルに近い電位でシグナリングする送信器デバイスと受信器
デバイスとは、通常、低シグナリング電圧レベル、例えば1ボルト未満に対して
のみ動作する。このような送信器デバイスは、その他のシグナリング電圧レベル
を必要とする異なった信号方式コンセプトの受信器デバイスとは互換性がない。
したがって、課題は、シグナリング電圧レベルの広い範囲内で動作するユニバ
ーサル型送信器デバイスのための電子回路を構成することである。
米国特許5,179,293においては、バイポーラ出力段を活性モードと禁止モード
との間でスイッチングするための技術および回路が開示されている。禁止モード
においては、出力段は、不活性化され、したがってその段の出力ノードは高イン
ピーダンスを示す。
米国特許5,319,259においては、5ボルト未満の電源電圧を含む種々の電源電
圧での使用に適した出力段が開示されている。この出力段は、正規の電圧がその
出力パッドに印加されたときには適正な動作を可能にする。
米国特許5,111,080においては、信号伝送回路が開示されており、この回路に
おいては、信号は、2つの互いに相補的な信号に変換され、そしてこれらは、信
号伝送回路から直列抵抗器を介して出力される。それら相補的信号の各々の振幅
は、それら直列抵抗器と信号受信側に設けられた終端抵抗器により減少する。信
号受信側は、その受信した入力のレベルをシフトさせる。このレベル・シフトさ
せた信号は、高入力インピーダンスの差動型増幅回路により増幅している。発明の摘要
本発明の目的は、シグナリング電圧レベルの広い範囲内で動作するユニバーサ
ル型送信器デバイスのための電子回路を構成するという上記の課題を解決するこ
とである。
この目的は、トランジスタのペアから成る送信器デバイスにより実現する。各
ペアは、1つのN−MOSトランジスタと1つのP−MOSトランジスタで構成
する。1つのペアの1つのN−MOSトランジスタのNチャンネルは、この同じ
ペアのP−MOSトランジスタのPチャンネルと並列に接続する。そのN−MO
Sトランジスタは、第1の動作モードでは活性であり、そしてP−MOSトラン
ジスタは第2の動作モードでは活性である。そのペアのN−MOSトランジスタ
のゲート端子とこの同じペアのP−MOSトランジスタのゲート端子とは、互い
に相補的な値をもつ信号により制御する。
本発明による送信器デバイスは、いくつかの既存の信号方式コンセプト、例え
ばDPECL、LVDSおよびGLVDSの受信器デバイスと互換性をもつ。本
発明のこの送信器デバイスはまた、将来の信号方式コンセプトとも互換性をもつ
と思われる。この送信器デバイスのシグナリング電圧は、わずかな負(例えば、
−0.5ボルト)から数ボルト(例えば、5ボルト)のオーダまでの範囲をもつ
。図面の簡単な説明
本発明について、更なる目的および利点と共に、添付の図面を参照すれば、以
下の説明からより明らかとなる。
図1は、本発明による信号送信器デバイスの回路図。
図2は、バルク端子を分圧回路に接続した、本発明による信号送信器デバイス
の回路図。
図3は、互いに異なったシグナリング電圧での動作モードをダイヤグラムで示
す。
図4は、本発明による送信器デバイスにおける異なった電圧でのN−MOSト
ランジスタとP−MOSトランジスタの導電率を、ダイヤグラムで示す。
図5は、本発明による送信器デバイスを構成する送信器装置(sender entity
)を示しており、その信号送信器デバイスは、その電源電圧を受信器装置(rece
iver entity)から受けるようになっている。
図6は、本発明による信号送信器デバイスを構成する送信器装置を示しており
、その信号送信器デバイスは、電源電圧を送信器装置から受け、そしてその電源
電圧は受信器装置が決める。本発明の詳細な説明
図1は、本発明による送信器デバイス1を示している。この送信器デバイス1
の入力INPは、インバータ2,3の入力に接続している。これらインバータ2
,3の出力は、次にインバータ4,5の入力に接続している。インバータ5の出
力は、インバータ6の入力に接続している。インバータ2−6の負電源端子は、
グランドGNDに接続し、一方それらの正電源端子は電源電圧Vccに接続してい
る。インバータ4の出力は、N−MOSトランジスタ7,8のゲートに接続し、
またP−MOSトランジスタ9,10のゲートに接続している。インバータ6の
出力は、N−MOSトランジスタ11,12のゲートに接続し、またP−MOS
トランジスタ13,14のゲートに接続している。N−MOSトランジスタ7,
11のドレイン端子とP−MOSトランジスタ9,13のソース端子とは、電源
電圧VBHに接続している。N−MOSトランジスタ8,12のソース端子とP−
MOSトランジスタ10,14のドレイン端子とは、電源電圧VBLに接続してい
る。トランジスタ7,10のソース端子とトランジスタ12,13のドレイン端
子とは、送信器デバイス1の出力端子OUTPに接続している。トランジスタ8
,9のドレイン端子とトランジスタ11,14のソース端子とは、送信器デバイ
ス1の第2の出力端子OUTNに接続している。
P−MOSトランジスタ9,10,13,14のバルク端子は、電源電圧VBH
に対し抵抗器15を介して接続している。N−MOSトランジスタ7,8,11
,12のバルク端子は、電源電圧VBLに対し抵抗器16を介して接続している。
したがって、N−MOSトランジスタ7,8,11,12のNチャンネルは、
対応するP−MOSトランジスタ9,10,13,14のPチャンネルと並列接
続となる。
本送信器デバイスは、ロジック回路(図示せず)から2進信号をその入力IN
Pで受け、そしてこの2進信号は、一連のインバータ2−6において互いに相補
的な値をもつ第1と第2の信号に変換する。したがって、インバータ4,6の内
の一方の出力には低電圧があり、そして他方のインバータ4または6の出力には
それと同時に高電圧がある。低電圧は、グランドGNDに近く、そして高電圧は
、Vccに近い。インバータ2−5(これらは最初は余分なものと見えるかもしれ
ない)は、トランジスタ7−14のゲートに対し接続するそれら2つの信号を互
いに同相にするという目的に作用する。この実現は、インバータ2の応答を、こ
のインバータ2の出力に接続する例えば容量性負荷(図示せず)により遅くする
ことに行う。インバータ4は、インバータ2の出力からのこの信号の形状の復元
を行う。
本送信器デバイスは、1例を述べると、3.3ボルトのVccに対して、わずか
な負(およそ−0.5ボルト)から5ボルトのオーダの電圧までの範囲の電圧を
、その出力OUTP,OUTNに発生することができる。送信器デバイスの出力
0UTPとOUTNとの間の電圧差VOUTP−VOUTNであるその電圧スイングは、
通常、無負荷で+/−0.5ボルトであるが、しかしこの値からずれてもよい。
出力OUTP,OUTNにおける電圧は、後述するように、電源電圧VBH,VBL
を適切に選ぶことにより設定する。
MOSトランジスタの固有のオン抵抗RDSonにより、装荷された送信器デバイ
スの出力電圧は、電源電圧VBH,VBLと同じでなくなることがある。負荷は通常
、信号受信器であり、また送信器デバイスに接続した終端回路網は、それらトラ
ンジスタから電流を引出し、これがそれらトランジスタの両端間の電圧降下を生
じさせる。この電圧降下は、所定の出力電圧を実現するように電源電圧VBH,VBL
を選ぶときに、補償する。
例えば、VBH=3.9ボルト、VBL=3.4ボルトに選択すると、出力電圧VOU TP
とVOUTNは、終端回路網(図示せず)が適切に構成されることを条件に、DP
ECL受信器シグナリング電圧と互換性をもつことになる。VBH=1.45ボル
ト、VBL=0.95ボルトでは、出力OUTPとOUTNは、LVDS受信器と
互換性をもつ。VBH=0.5ボルト、VBL=0ボルトでは、出力OUTPとOU
TNは、GLVDS受信器と互換性をもつ。
本送信器デバイスについては、2つの動作モードについて述べることにより、
さらにその説明を行う。説明する第1のモードにおいては、電源電圧VBHおよび
VBLは、動作範囲の低い領域内にある。例えば、VBHは0.5ボルト、VBL
は0ボルトである。説明する第2のモードでは、VBHとVBLとは、数ボルトのオ
ーダにある。例えば、VBHが3.9ボルト、VBLが3.4ボルトである。この両方
のモードにおいて、入力INPは、Vccに近い高レベルとなるか、あるいはグラ
ンドGNDに近い低レベルのいずれかとなることができる。
第1動作モードでは、P−MOSトランジスタ9,10,13,14は、非導
通状態にある。このモードでは、P−MOSトランジスタ9,10,13,14
の両端の電圧降下UGSは、P−MOSトランジスタ9,10,13,14を導通
状態にする程には十分大きくない。UGSは、トランジスタ9にのみ示している。
入力INPが高レベルにあるとき、インバータ4の出力は、高レベル(およそ3
.3ボルト)となり、そしてインバータ6の出力は低レベル(およそ0ボルト)
となる。このとき、N−MOSトランジスタ11,12も非導通状態にあり、そ
の間N−MOSトランジスタ7,8は導通状態にあるが、それは、N−MOSト
ランジスタ7,8の電圧降下UGSが例えば0.7ボルトのしきい値よりもかなり
上にあるからである。この結果、出力OUTPは、トランジスタ7の両端のオン
状態電圧降下UDSにより決る高電圧にあり、そして出力OUTNは、トランジス
タ8の両端のオン状態電圧降下UDSにより決る低電圧にある。UDSは、トランジ
スタ7にのみ示してある。入力INPが低レベルにあるとき、インバータ4,6
の出力レベルは、互いに入れ替る、すなわち、インバータ4の出力が低レベルと
なり、そしてインバータ6の出力が高レベルとなる。トランジスタ11,12の
みが導通することになり、これが、出力OUTPに低電圧を、出力OUTNに高
電圧を生じさせる。それらトランジスタのオン状態抵抗RDSonとそれらトランジ
スタを通して引出される電流IDとにより生ずるトランジスタのオン状態電圧降
下を無視すると、上記の高電圧は、VBH(すなわち0.5ボルト)に等しくなり
、また低電圧は、VBL(すなわち0ボルト)に等しくなる。
第2動作モードでは、N−MOSトランジスタ7,8,11,12は、非導通
状態である。入力INPが高レベルにあるとき、トランジスタ9,10は非導通
であり、トランジスタ13,14は導通している。それらトランジスタの両端の
オン状態電圧降下を無視するという条件で、出力OUTPの電圧は3.9ボルト
であり、出力OUTNの電圧は3.4ボルトである。入力INPが低レベルにあ
るとき、送信器デバイスの出力OUTP,OUTNの電圧は、互いに入れ替る。
したがって、第1動作モードでは、第1の組のトランジスタのみ、すなわちN
−MOSトランジスタ7,8,11,12のみが活性となり、第2動作モードで
は、第2組のトランジスタ、すなわちP−MOSトランジスタ9,10,13,
14のみが活性となる。
1ボルト近辺のVBLおよびVBL+0.5ボルト近辺のVBHでは、両方の組のト
ランジスタが部分的に活性となる上記2つの動作モードの間の交差領域がある。
注意深く設計することにより、送信器デバイス1は、上記の2つの動作モードの
間でほとんどシームレスに動作する。このことは、例えば、抵抗器15,16を
介してP−MOSトランジスタ9,10,13,14のバルク端子をVBHに接続
し、そしてN−MOSトランジスタ7,8,11,12のバルク端子(これらが
利用可能であるという条件で)をVBLに接続することにより実現する。トランジ
スタのバルク端子を、VBHとVBLに直接ではなく、図2に示した抵抗器15,1
6,17,18の分圧回路網に接続することにより、しきい値電圧UGSthが変化
し、これにより各モードの動作範囲を広げたりあるいは動かせる。これにより、
それらモード間のオーバーラップは、設計の間に制御可能である。また、図示し
ない別のアプローチは、それらバルク端子をプログラマブル電圧基準に接続し、
これによりオーバーラップが、その電圧基準の電圧を変化させることで動的に制
御可能となる。
当業者の通常の方法は、P−MOSトランジスタ9,10,13,14のバル
ク端子をVccに接続することであろう。これは、P−MOSトランジスタ9,1
0,13,14内に存在する寄生ダイオードのため、Vccにダイオードの約0.
7ボルトの順方向電圧降下を足したものを超える動作電圧VBHを除外することに
なる。トランジスタ9の寄生ダイオード19は、図2に1例を示してある。本発
明の目的によれば、動作電圧VBHは、本発明のバルク端子構成のため、Vcc+0
.7ボルトよりかなり高く、例えばVcc+1.7ボルトに選ぶことができる。
図3は、送信器デバイスの出力電圧UOUTPを時間の関数として示している。ま
たこれには、2つの部分的にオーバーラップした動作モードを示しており、これ
らには、それぞれN−MOSとP−MOSのラベルを付してある。電源電圧VBL
は、−0.5ボルトから4.5ボルトに掃引し、電源電圧VBHは0ボルトから5
ボルトに掃引している。掃引時間tの間、入力INPは、頻繁にトグルする。ダ
イヤグラムから判るように、出力電圧UOUTPは、中断なく−0.5ボルトから5
ボルトに変動する。この掃引時間の間、送信器デバイスは、第1動作モードから
第2動作モードに遷移する。
図4は、電源電圧VBL,VBHの関数として導電率1/Zを示している。N−M
OSトランジスタ、例えばN−MOSトランジスタ7の導電率と、これに対応す
るP−MOSトランジスタ、例えばP−MOSトランジスタ13の導電率とは、
送信器デバイス1の出力OUTPにおけるグランドGNDに対するその結果の導
電率1/Zと共に示してある。結果として生じる導電率は、同時に導通している
トランジスタの導電率の和となる。これらトランジスタは、そのバルク端子にお
ける電圧を適切に設定することによりバイアスし、これにより結果として生じる
導電率が送信器デバイスの動作範囲にわたってほぼ一定となるようにする。
送信器デバイスから受信器デバイスへ信号を高いシグナリング速度で搬送する
のに使用する線は、伝送線として設計する。この伝送線の終端インピーダンスは
、理想的には、この伝送線の特性インピーダンスとマッチングしている。送信器
デバイス1のインピーダンスは、抵抗器またはMOSトランジスタのような終端
のための専用の抵抗性素子を使わずに、信号送信器デバイスを信号受信器デバイ
スへ相互接続する伝送線の特性インピーダンスとおおよそマッチングするように
設計する。これは、適切なインピーダンス値RDSonをもつトランジスタを選択す
ることにより実現する。
図5には、受信器デバイス20と接続した、本発明による信号送信器デバイス
1を示している。送信器デバイス1と受信器デバイス20とは、互いに異なった
装置(entity)21,22、例えば2つの回路ボード上に配置してある。電源電
圧VBHとVBLとは、受信器装置22から供給する。したがって、シグナリング電
圧VOUTN,VOUTHは、受信器装置22が決め、したがって受信器デバイス1のシ
グナリング電圧と適合するように設定する。送信器デバイス1のための適当な電
源電圧VBH,VBLを実現する簡単な手段は、受信器装置22の電源電圧VRとグ
ランドGにそれぞれ接続した分圧回路網23,24を使用することによる。
キャパシタ25,26は、電源電圧VBH,VBLをデカップリングするために設け
ている。
図6には、送信器デバイス1に対し受信器装置22が決める、適切な電源電圧
VBH,VBLを実現する別のアプローチを示している。受信器装置22の終端回路
網27,28は、固定の電圧基準VREFに接続し、この電圧基準VREFは、受信器
デバイス20のシグナリング電圧範囲内にある。送信器デバイス1を給電する電
源は、送信器装置21内に配置している。これは、2つの電流発生器29,30
から成っている。このようなそれ自体既知の電源は、浮動の電圧、すなわち固定
の電圧基準に関係しない電源電圧VBH,VBLを提供する。したがって、出力OU
TP,OUTNもまた、浮動する(図3参照)。電源電圧VBH,VBLをデカップリ
ングするため、キャパシタ31,32を設けている。これにより、シグナリング
・レベルは、終端回路網の電圧基準VREFが強制する。
シグナリング・レベルを受信器装置22から指図する利点は、1つの受信器装
置22を、異なったシグナリング・レベルを用いる異なった受信器デバイス20
を収容するより新たな設計の別の受信器装置22と置換えるときに、既存の送信
器装置21に対し変更を全く行わなくてもよいという点である。
本発明の上記に実施例において、当業者であれば、本発明の範囲および精神か
ら逸脱せずに、種々の変更および修正を行うことが可能である。例えば、上記実
施例において述べた電圧値は、本発明の原理を実証するための例として意図した
に過ぎない。その他の電圧値であっても、本発明の本質を変更することなく使用
することができる。また、本発明の主要な原理は、シングルエンドの送信器デバ
イスにも適用できる。このシングルエンド信号方式は、当該分野では周知である
。
【手続補正書】
【提出日】1998年4月2日
【補正内容】
1.本願明細書第7頁第11〜第12行に記載の「(これらが利用可能であると
いう条件で)」を削除する。
2.同第8頁第26行に記載の「受信器デバイス1」を『送信器デバイス1』に
訂正する。
3.同第8頁第25〜第26行に記載の「シグナリング電圧VOUTN,VOUTH」を
『シグナリング電圧VOUTP,VOUTN』に訂正する。
4.本願請求の範囲を別紙に記載のように訂正する。
請求の範囲
1.デジタル情報を電気的2進信号の形態で受信器デバイスに送るための送信
器デバイスであって、Nチャンネルを各々もつN−MOSトランジスタ(7,8
,11,12)と、Pチャンネルを各々もつP−MOSトランジスタ(9,10
,13,14)とを含む、前記の送信器デバイスにおいて、
前記送信器デバイスが、トランジスタのペア(7,13;8,14;9,11
;10,12)を含み、該トランジスタ・ペアの各1つは、前記N−MOSトラ
ンジスタの内の1つと前記P−MOSトランジスタの内の1つとから成り、
1つのペアに含まれた1つのN−MOSトランジスタの前記Nチャンネルは、
前記の同じペアに含まれたP−MOSトランジスタの前記Pチャンネルと並列に
接続していること、
を特徴とする送信器デバイス。
2.請求項1記載の送信器デバイスであって、前記N−MOSトランジスタは
、第1の動作モードでは活性であり、前記P−MOSトランジスタは、第2の動
作モードでは活性であること、を特徴とする送信器デバイス。
3.請求項1または2に記載の送信器デバイスであって、前記ペアに含まれた
前記N−MOSトランジスタのゲート端子と、前記の同じペアに含まれた前記P
−MOSトランジスタのゲート端子とは、互いに相補的な値をもつ信号により制
御すること、を特徴とする送信器デバイス。
4.請求項1、2または3に記載の送信器デバイスであって、前記P−MOS
トランジスタ(9,10,13,14)のバルク端子は、正の電源電圧(VBH)
に接続していること、を特徴とする送信器デバイス。
5.請求項1−4のいずれかに記載の送信器デバイスであって、前記N−MO
Sトランジスタのバルク端子は、負の電源電圧(VBL)に接続していること、を
特徴とする送信器デバイス。
6.請求項1−5のいずれかに記載の送信器デバイスであって、バルク端子は
、電源電圧(VBL,VBH)に抵抗器回路網を介して接続していること、を特徴と
する送信器デバイス。
7.請求項1−6のいずれかに記載の送信器デバイスであって、前記送信器デ
バイスの出力インピーダンスは、該送信器デバイスの出力に接続した伝送線の特
性インピーダンスに対しそのマッチングを、前記第1動作モードにおいては前記
N−MOSトランジスタ(7,8,11,12)の固有のインピーダンスを使用
し、また前記第2動作モードにおいては前記P−MOSトランジスタ(9,10
,13,14)の固有のインピーダンスを使用することにより行うこと、を特徴
とする送信器デバイス。
8.請求項1−7のいずれかに記載の送信器デバイスであって、前記電源電圧
は、前記受信器デバイス(20)が配置された装置(22)が生成すること、を
特徴とする送信器デバイス。
9.請求項1−7のいずれかに記載の送信器デバイスであつて、前記電源電圧
は、グランドに対し浮動していること、を特徴とする送信器デバイス。
10.請求項9記載の送信器デバイスであって、シグナリング電圧は、前記受
信器デバイスが配置された装置から、終端回路網を接続した基準電圧(VREF)
を設定することにより、制御すること、を特徴とする送信器デバイス。
11.デジタル情報を電気的2進信号の形態で伝送線を介して受信器デバイス に送るための送信器デバイスであって、
送るべきデータ信号を受けるための入力端子(INP)と、
伝送線との接続のために適合させた出力を有する出力段(7−16)であって 、該出力段のための動作電圧を受けるための電源端子(VBH,VBL)を有する、 前記の出力段と、
前記出力段の電源端子に接続しており、前記動作電圧を前記出力段に供給する ための電源手段(23,30)と、 を備えた送信器デバイスにおいて、
前記電源手段は、グランド(GND)に対し浮動した前記動作電圧を供給する よう適合させたこと、
を特徴とする送信器デバイス。
12.請求項11記載の送信器デバイスであって、
前記電源手段(23,30)は、第1の電流源(29)と第2の電流源とから 成り、
前記第1電流源(29)は、前記出力段の電源端子の内の第1のもの(VBH) に接続し、前記第2電流源(30)は、前記電源端子の第2のもの(VBL)に接 続したこと、
を特徴とする送信器デバイス。
13.デジタル情報を電気的2進信号の形態で伝送線を介して受信器装置に送 るため、前記受信器装置に対して前記伝送線を介して接続するために適合させた 送信器デバイスであって、
送るべきデータ信号を受けるための入力端子(INP)と、
伝送線との接続のために適合させた出力を有する出力段(7−16)であって 、該出力段のための動作電圧を受けるための電源端子(VBH,VBL)を有する、 前記の出力段と、 を備えた送信器テバイスにおいて、
前記出力段は、前記受信器装置(22)が供給する前記動作電圧を有するよう に適合させたこと、
を特徴とする送信器デバイス。
14.請求項11−13のいずれかに記載の送信器デバイスであって、
トランジスタのペア(7,13;8,14;9,11;10,12)であって 、該トランジスタ・ペアの各1つは、1つのN−MOSトランジスタと1つのP −MOSトランジスタとから成る、前記のトランジスタ・ペアを含み、
1つのペアに含まれた1つのN−MOSトランジスタの前記Nチャンネルは、 前記の同じペアに含まれたP−MOSトランジスタの前記Pチャンネルと並列に 接続していること、
を特徴とする送信器デバイス。
15.請求項11および14のいずれかに記載の送信器デバイスであって、前 記N−MOSトランジスタは、第1の動作モードでは活性であり、前記P−MO Sトランジスタは、第2の動作モードでは活性であること、
を特徴とする送信器
デバイス。
16.請求項11、14または15に記載の送信器デバイスであって、前記ペ アに含まれた前記N−MOSトランジスタのゲート端子と、前記の同じペアに含 まれた前記P−MOSトランジスタのゲート端子とは、互いに相補的な値をもつ 信号により制御すること、
を特徴とする送信器デバイス。
17.請求項11、14、15または16に記載の送信器デバイスであって、 前記P−MOSトランジスタ(9,10,13,14)のバルク端子は、正の電 源電圧(VBH)に接続していること、
を特徴とする送信器デバイス。
18.請求項11および14−17のいずれかに記載の送信器デバイスであっ て、前記N−MOSトランジスタのバルク端子は、負の電源電圧(VBL)に接続 していること、
を特徴とする送信器デバイス。
19.請求項11および14−18のいずれかに記載の送信器デバイスであっ て、バルク端子は、電源電圧(VBL,VBH)に抵抗器回路網を介して接続してい ること、
を特徴とする送信器デバイス。
20.請求項11および14−19のいずれかに記載の送信器デバイスであっ て、前記送信器デバイスの出力インピーダンスは、該送信器デバイスの出力に接 続した伝送線の特性インピーダンスに対しそのマッチングを、前記第1動作モー ドにおいては前記N−MOSトランジスタ(7,8,11,12)の固有のイン ピーダンスを使用し、また前記第2動作モードにおいては前記P−MOSトラン ジスタ(9,10,13,14)の固有のインピーダンスを使用することにより 行うこと、
を特徴とする送信器デバイス。
21.請求項11および14−20のいずれかに記載の送信器デバイスであっ て、前記電源電圧は、前記受信器デバイス(20)が配置された装置(22)が 生成すること、
を特徴とする送信器デバイス。
22.請求項11および14−21のいずれかに記載の送信器デバイスであっ て、前記電源電圧は、グランドに対し浮動していること、
を特徴とする送信器デ
バイス。
23.請求項21記載の送信器デバイスであって、シグナリング電圧は、前記 受信器デバイスが配置された装置から、終端回路網を接続した基準電圧(VREF )を設定することにより、制御すること、
を特徴とする送信器デバイス。
24.デジタル情報を電気的2進信号の形態で伝送線を介して送るため、受信 器デバイスに接続した送信器デバイス(1)であって、前記送信器デバイス (1)と前記受信器デバイス(20)とが互いに異なった装置(21,22)に 配置された、前記の送信器デバイスにおいて、
送るべきデータ信号を受けるための入力端子(INP)と、
伝送線との接続のために適合させた出力を有する出力段(7−16)であって 、該出力段のための動作電圧を受けるための電源端子(VBH,VBL)を有する、 前記の出力段と、
前記受信器装置(22)に配置しておりかつ前記出力段の電源端子に接続した 電源手段(23,24)であって、前記動作電圧を前記出力段に供給して前記受 信器デバイス(20)のシグナリング電圧に適合させるための前記の電源手段と 、を備えたこと、
を特徴とする送信器デバイス。
25.請求項24記載の受信器デバイスに接続した送信器デバイスにおいて、
前記電源手段は、受信器装置(22)の電源電圧(VR)とグランド(G)に それぞれ接続した分圧回路網(23,24)であること、
を特徴とする送信器デバイス。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FI,FR,GB,GR,IE,IT,L
U,MC,NL,PT,SE),OA(BF,BJ,CF
,CG,CI,CM,GA,GN,ML,MR,NE,
SN,TD,TG),AP(KE,LS,MW,SD,S
Z,UG),UA(AM,AZ,BY,KG,KZ,MD
,RU,TJ,TM),AL,AM,AT,AU,AZ
,BB,BG,BR,BY,CA,CH,CN,CU,
CZ,DE,DK,EE,ES,FI,GB,GE,H
U,IL,IS,JP,KE,KG,KP,KR,KZ
,LK,LR,LS,LT,LU,LV,MD,MG,
MK,MN,MW,MX,NO,NZ,PL,PT,R
O,RU,SD,SE,SG,SI,SK,TJ,TM
,TR,TT,UA,UG,US,UZ,VN
Claims (1)
- 【特許請求の範囲】 1. デジタル情報を電気的2進信号の形態で受信器デバイスに送るための送信 器デバイスであって、Nチャンネルを各々もつN−MOSトランジスタ(7,8 ,11,12)と、Pチャンネルを各々もつP−MOSトランジスタ(9,10 ,13,14)とを含む、前記の送信器デバイスにおいて、 前記送信器デバイスが、トランジスタのペア(7,13;8,14;9,11 ;10,12)を含み、該トランジスタ・ペアの各1つは、前記N−MOSトラ ンジスタの内の1つと前記P−MOSトランジスタの内の1つとから成り、 1つのペアに含まれた1つのN−MOSトランジスタの前記Nチャンネルは、 前記の同じペアに含まれたP−MOSトランジスタの前記Pチャンネルと並列に 接続していること、 を特徴とする送信器デバイス。 2. 請求項1記載の送信器デバイスであって、前記N−MOSトランジスタは 、第1の動作モードでは活性であり、前記P−MOSトランジスタは、第2の動 作モードでは活性であること、を特徴とする送信器デバイス。 3. 請求項1または2に記載の送信器デバイスであって、前記ペアに含まれた 前記N−MOSトランジスタのゲート端子と、前記の同じペアに含まれた前記P −MOSトランジスタのゲート端子とは、互いに相補的な値をもつ信号により制 御すること、を特徴とする送信器デバイス。 4. 請求項1、2または3に記載の送信器デバイスであって、前記P−MOS トランジスタ(9,10,13,14)のバルク端子は、正の電源電圧(VBH) に接続していること、を特徴とする送信器デバイス。 5. 請求項1−4のいずれかに記載の送信器デバイスであって、前記N−MO Sトランジスタのバルク端子は、負の電源電圧(VBL)に接続していること、を 特徴とする送信器デバイス。 6. 請求項1−5のいずれかに記載の送信器デバイスであって、バルク端子は 、電源電圧(VBL,VBH)に抵抗器回路網を介して接続していること、を特徴と する送信器デバイス。 7. 請求項1−6のいずれかに記載の送信器デバイスであって、前記送信器デ バイスの出力インピーダンスは、該送信器デバイスの出力に接続した伝送線の特 性インピーダンスに対しそのマッチングを、前記第1動作モードにおいては前記 N−MOSトランジスタ(7,8,11,12)の固有のインピーダンスを使用 し、また前記第2動作モードにおいては前記P−MOSトランジスタ(9,10 ,13,14)の固有のインピーダンスを使用することにより行うこと、を特徴 とする送信器デバイス。 8. 請求項1−7のいずれかに記載の送信器デバイスであって、前記電源電圧 は、前記受信器デバイス(20)が配置された装置(22)が生成すること、を 特徴とする送信器デバイス。 9. 請求項1−7のいずれかに記載の送信器デバイスであって、前記電源電圧 は、グランドに対し浮動していること、を特徴とする送信器デバイス。 10. 請求項9記載の送信器デバイスであって、シグナリング電圧は、前記受 信器デバイスが配置された装置から、終端回路網を接続した基準電圧(VREF) を設定することにより、制御すること、を特徴とする送信器デバイス。 11. デジタル情報を電気的2進信号の形態で受信器デバイスに送るための送 信器デバイスであって、Nチャンネルを各々もつN−MOSトランジスタ(7, 8,11,12)と、Pチャンネルを各々もつP−MOSトランジスタ(9,1 0,13,14)とを含む、前記の送信器デバイスにおいて、 前記送信器デバイスが、トランジスタのペア(7,13;8,14;9,11 ;10,12)を含み、該トランジスタ・ペアの各1つは、前記N−MOSトラ ンジスタの内の1つと前記P−MOSトランジスタの内の1つとから成り、 1つのペアに含まれた1つのN−MOSトランジスタの前記Nチャンネルは、 前記の同じペアに含まれたP−MOSトランジスタの前記Pチャンネルと並列に 接続していること、 を特徴とする送信器デバイス。 12. デジタル情報を電気的2進信号の形態で伝送線を介して受信器デバイス に送るための送信器デバイスであって、 送るべきデータ信号を受けるための入力端子(INP)と、 伝送線との接続のために適合させた出力を有する出力段(7−16)であって 、該出力段のための動作電圧を受けるための電源端子(VBH,VBL)を有する、 前記の出力段と、 前記出力段の電源端子に接続しており、前記動作電圧を前記出力段に供給する ための電源手段(23,30)と、 を備えた送信器デバイスにおいて、 前記電源手段は、グランド(GND)に対し浮動した前記動作電圧を供給する よう適合させたこと、 を特徴とする送信器デバイス。 13. 請求項2記載の送信器デバイスであって、 前記電源手段(23,30)は、第1の電流源(29)と第2の電流源とから 成り、 前記第1電流源(29)は、前記出力段の電源端子の内の第1のもの(VBH) に接続し、前記第2電流源(30)は、前記電源端子の第2のもの(VBL)に接 続したこと、 を特徴とする送信器デバイス。 14. デジタル情報を電気的2進信号の形態で伝送線を介して受信器装置に送 るため、前記受信器装置に対して前記伝送線を介して接続するために適合させた 送信器デバイスであって、 送るべきデータ信号を受けるための入力端子(INP)と、 伝送線との接続のために適合させた出力を有する出力段(7−16)であって 、該出力段のための動作電圧を受けるための電源端子(VBH,VBL)を有する、 前記の出力段と、 を備えた送信器デバイスにおいて、 前記出力段は、前記受信器装置(22)が供給する前記動作電圧を有するよう に適合させたこと、 を特徴とする送信器デバイス。 15. 請求項2−4のいずれかに記載の送信器デバイスであって、 トランジスタのペア(7,13;8,14;9,11;10,12)であって 、 該トランジスタ・ペアの各1つは、1つのN−MOSトランジスタと1つのP− MOSトランジスタとから成る、前記のトランジスタ・ペアを含み、 1つのペアに含まれた1つのN−MOSトランジスタの前記Nチャンネルは、 前記の同じペアに含まれたP−MOSトランジスタの前記Pチャンネルと並列に 接続していること、 を特徴とする送信器デバイス。 16. 請求項1および5のいずれかに記載の送信器デバイスであって、前記N −MOSトランジスタは、第1の動作モードでは活性であり、前記P−MOSト ランジスタは、第2の動作モードでは活性であること、を特徴とする送信器デバ イス。 17. 請求項1,5または6に記載の送信器デバイスであって、前記ペアに含 まれた前記N−MOSトランジスタのゲート端子と、前記の同じペアに含まれた 前記P−MOSトランジスタのゲート端子とは、互いに相補的な値をもつ信号に より制御すること、を特徴とする送信器デバイス。 18. 請求項1、5,6または7に記載の送信器デバイスであって、前記P− MOSトランジスタ(9,10,13,14)のバルク端子は、正の電源電圧( VBH)に接続していること、を特徴とする送信器デバイス。 19. 請求項1および5−8のいずれかに記載の送信器デバイスであって、前 記N−MOSトランジスタのバルク端子は、負の電源電圧(VBL)に接続してい ること、を特徴とする送信器デバイス。 20. 請求項1および5−9のいずれかに記載の送信器デバイスであって、バ ルク端子は、電源電圧(VBL,VBH)に抵抗器回路網を介して接続していること 、を特徴とする送信器デバイス。 21. 請求項1および5−10のいずれかに記載の送信器デバイスであって、 前記送信器デバイスの出力インピーダンスは、該送信器デバイスの出力に接続し た伝送線の特性インピーダンスに対しそのマッチングを、前記第1動作モードに おいては前記N−MOSトランジスタ(7,8,11,12)の固有のインピー ダンスを使用し、また前記第2動作モードにおいては前記P−MOSトランジス タ(9,10,13,14)の固有のインピーダンスを使用することにより行う こと、を特徴とする送信器デバイス。 22. 請求項1および5−11のいずれかに記載の送信器デバイスであって、 前記電源電圧は、前記受信器デバイス(20)が配置された装置(22)が生成 すること、を特徴とする送信器デバイス。 23. 請求項1および5−12のいずれかに記載の送信器デバイスであって、 前記電源電圧は、グランドに対し浮動していること、を特徴とする送信器デバイ ス。 24. 請求項13記載の送信器デバイスであって、シグナリング電圧は、前記 受信器デバイスが配置された装置から、終端回路網を接続した基準電圧(VREF )を設定することにより、制御すること、を特徴とする送信器デバイス。 25. デジタル情報を電気的2進信号の形態で伝送線を介して送るため、受信 器デバイスに接続した送信器デバイス(1)であって、前記送信器デバイス(1 )と前記受信器デバイス(20)とが互いに異なった装置(21,22)に配置 された、前記の送信器デバイスにおいて、 送るべきデータ信号を受けるための入力端子(INP)と、 伝送線との接続のために適合させた出力を有する出力段(7−16)であって 、該出力段のための動作電圧を受けるための電源端子(VBH,VBL)を有する、 前記の出力段と、 前記受信器装置(22)に配置しておりかつ前記出力段の電源端子に接続した 電源手段(23,24)であって、前記動作電圧を前記出力段に供給して前記受 信器デバイス(20)のシグナリング電圧に適合させるための前記の電源手段と 、 を備えたこと、を特徴とする送信器デバイス。 26. 請求項15記載の受信器デバイスに接続した送信器デバイスにおいて、 前記電源手段は、受信器装置(22)の電源電圧(VR)とグランド(G)に それぞれ接続した分圧回路網(23,24)であること、 を特徴とする送信器デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9502715-7 | 1995-07-27 | ||
SE9502715A SE504636C2 (sv) | 1995-07-27 | 1995-07-27 | Universell sändaranordning |
PCT/SE1996/000965 WO1997005701A2 (en) | 1995-07-27 | 1996-07-24 | Universal sender device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11510338A true JPH11510338A (ja) | 1999-09-07 |
Family
ID=20399084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9507521A Pending JPH11510338A (ja) | 1995-07-27 | 1996-07-24 | ユニバーサル送信器デバイス |
Country Status (12)
Country | Link |
---|---|
US (1) | US5994921A (ja) |
EP (1) | EP0840954A2 (ja) |
JP (1) | JPH11510338A (ja) |
KR (2) | KR100386929B1 (ja) |
CN (1) | CN1099162C (ja) |
AU (1) | AU717718B2 (ja) |
BR (1) | BR9609956A (ja) |
CA (1) | CA2227890A1 (ja) |
DE (1) | DE19601386C2 (ja) |
MX (1) | MX9800634A (ja) |
SE (1) | SE504636C2 (ja) |
WO (1) | WO1997005701A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9154291B2 (en) | 2012-12-26 | 2015-10-06 | Fujitsu Limited | Differential signal skew adjustment method and transmission circuit |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE194896T1 (de) * | 1996-01-16 | 2000-08-15 | Ericsson Telefon Ab L M | Ausgangspufferschaltkreis |
US6175952B1 (en) * | 1997-05-27 | 2001-01-16 | Altera Corporation | Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions |
DE19803796B4 (de) * | 1998-01-30 | 2006-10-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung |
US7196556B1 (en) * | 1998-07-02 | 2007-03-27 | Altera Corporation | Programmable logic integrated circuit devices with low voltage differential signaling capabilities |
US6130548A (en) * | 1999-07-09 | 2000-10-10 | Motorola Inc. | Signal converting receiver having constant hysteresis, and method therefor |
US6600338B1 (en) * | 2001-05-04 | 2003-07-29 | Rambus, Inc. | Apparatus and method for level-shifting input receiver circuit from high external voltage to low internal supply voltage |
US6566911B1 (en) * | 2001-05-18 | 2003-05-20 | Pixelworks, Inc. | Multiple-mode CMOS I/O cell |
US6529050B1 (en) * | 2001-08-20 | 2003-03-04 | National Semiconductor Corporation | High-speed clock buffer that has a substantially reduced crowbar current |
JP4721578B2 (ja) * | 2001-09-07 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | ドライバ回路 |
US7702293B2 (en) * | 2001-11-02 | 2010-04-20 | Nokia Corporation | Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces |
DE10155526C2 (de) * | 2001-11-12 | 2003-09-04 | Infineon Technologies Ag | LVDS-Treiber für kleine Versorungsspannungen |
US7362146B2 (en) * | 2005-07-25 | 2008-04-22 | Steven Mark Macaluso | Large supply range differential line driver |
US20070103204A1 (en) * | 2005-11-10 | 2007-05-10 | X-Emi, Inc. | Method and apparatus for conversion between quasi differential signaling and true differential signaling |
US8653853B1 (en) * | 2006-12-31 | 2014-02-18 | Altera Corporation | Differential interfaces for power domain crossings |
US8791743B1 (en) * | 2013-02-18 | 2014-07-29 | Apple Inc. | Balanced level shifter with wide operation range |
TWI610314B (zh) * | 2014-03-10 | 2018-01-01 | Toshiba Memory Corp | 半導體積體電路裝置 |
KR102143197B1 (ko) | 2020-03-11 | 2020-08-11 | (주)에프엠코퍼레이션 | 리프트 기능을 갖는 자동차용 쇼링장치 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4408135A (en) * | 1979-12-26 | 1983-10-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Multi-level signal generating circuit |
JPS5942690A (ja) * | 1982-09-03 | 1984-03-09 | Toshiba Corp | 半導体記憶装置 |
US4527081A (en) * | 1983-02-11 | 1985-07-02 | The United States Of America As Represented By The Scretary Of The Army | Overshoot predriven semi-asynchronous driver |
JPS61294931A (ja) * | 1985-06-21 | 1986-12-25 | Mitsubishi Electric Corp | 半導体装置およびデ−タ伝送路 |
US5179293A (en) * | 1988-11-28 | 1993-01-12 | Analog Devices, Inc. | Bipolar output stage switching circuit |
JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
US5263049A (en) * | 1990-02-15 | 1993-11-16 | Advanced Micro Devices Inc. | Method and apparatus for CMOS differential drive having a rapid turn off |
JPH0435224A (ja) * | 1990-05-28 | 1992-02-06 | Nec Corp | 半導体装置 |
JP2943542B2 (ja) * | 1992-11-25 | 1999-08-30 | 株式会社デンソー | 差動型データ伝送装置 |
JPH06188718A (ja) * | 1992-12-15 | 1994-07-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5319259A (en) * | 1992-12-22 | 1994-06-07 | National Semiconductor Corp. | Low voltage input and output circuits with overvoltage protection |
SE515490C2 (sv) * | 1993-12-03 | 2001-08-13 | Ericsson Telefon Ab L M | Signaleringssystem |
JPH07249975A (ja) * | 1994-03-10 | 1995-09-26 | Fujitsu Ltd | 状態遷移時間制御型差動出力回路 |
SE503568C2 (sv) * | 1994-03-23 | 1996-07-08 | Ericsson Telefon Ab L M | Signalmottagande och signalbehandlande enhet |
FI945346A (fi) * | 1994-11-14 | 1996-05-15 | Finland Telecom Oy | Menetelmä ja järjestelmä puhelukustannusten perimiseksi |
JPH08251010A (ja) * | 1995-03-10 | 1996-09-27 | Mitsubishi Electric Corp | 半導体装置 |
DE19510947C1 (de) * | 1995-03-25 | 1996-11-28 | Hella Kg Hueck & Co | Schaltungsanordnung zum Betrieb in verschiedenen Betriebsspannungsbereichen |
US5585744A (en) * | 1995-10-13 | 1996-12-17 | Cirrus Logic, Inc. | Circuits systems and methods for reducing power loss during transfer of data across a conductive line |
-
1995
- 1995-07-27 SE SE9502715A patent/SE504636C2/sv not_active IP Right Cessation
-
1996
- 1996-01-16 DE DE19601386A patent/DE19601386C2/de not_active Expired - Lifetime
- 1996-07-24 CA CA002227890A patent/CA2227890A1/en not_active Abandoned
- 1996-07-24 KR KR10-1998-0700547A patent/KR100386929B1/ko not_active IP Right Cessation
- 1996-07-24 MX MX9800634A patent/MX9800634A/es unknown
- 1996-07-24 JP JP9507521A patent/JPH11510338A/ja active Pending
- 1996-07-24 AU AU65389/96A patent/AU717718B2/en not_active Ceased
- 1996-07-24 EP EP96925233A patent/EP0840954A2/en not_active Withdrawn
- 1996-07-24 WO PCT/SE1996/000965 patent/WO1997005701A2/en active IP Right Grant
- 1996-07-24 CN CN96196951A patent/CN1099162C/zh not_active Expired - Fee Related
- 1996-07-24 BR BR9609956A patent/BR9609956A/pt not_active Application Discontinuation
- 1996-12-23 KR KR10-1998-0705490A patent/KR100406246B1/ko not_active IP Right Cessation
-
1998
- 1998-01-29 US US09/015,549 patent/US5994921A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9154291B2 (en) | 2012-12-26 | 2015-10-06 | Fujitsu Limited | Differential signal skew adjustment method and transmission circuit |
Also Published As
Publication number | Publication date |
---|---|
KR100386929B1 (ko) | 2003-08-25 |
US5994921A (en) | 1999-11-30 |
KR19990077343A (ko) | 1999-10-25 |
DE19601386A1 (de) | 1997-01-30 |
CA2227890A1 (en) | 1997-02-13 |
AU6538996A (en) | 1997-02-26 |
EP0840954A2 (en) | 1998-05-13 |
WO1997005701A3 (en) | 1997-04-17 |
BR9609956A (pt) | 1999-02-02 |
MX9800634A (es) | 1998-04-30 |
SE9502715L (sv) | 1997-01-28 |
SE9502715D0 (sv) | 1995-07-27 |
WO1997005701A2 (en) | 1997-02-13 |
SE504636C2 (sv) | 1997-03-24 |
CN1196142A (zh) | 1998-10-14 |
AU717718B2 (en) | 2000-03-30 |
DE19601386C2 (de) | 1998-01-29 |
KR19990035886A (ko) | 1999-05-25 |
KR100406246B1 (ko) | 2004-04-03 |
CN1099162C (zh) | 2003-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11510338A (ja) | ユニバーサル送信器デバイス | |
JP2001507183A (ja) | 伝送路上の共通モード電圧レベルを制御する回線端末回路 | |
US7482837B2 (en) | System and method for combining signals on a differential I/O link | |
KR101357331B1 (ko) | 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법 | |
KR0167471B1 (ko) | Cmos 동시 전송 양방향 구동기/수신기 | |
US5872471A (en) | Simultaneous bidirectional transmission circuit | |
US6337884B1 (en) | Circuitry for allowing two drivers to communicate with two receivers using one transmission line | |
US20060233278A1 (en) | Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation | |
US7564270B1 (en) | Differential output driver | |
US20100231266A1 (en) | Low voltage and low power differential driver with matching output impedances | |
JP4404778B2 (ja) | 容量性障壁を備えた分離インターフェース及び該分離インターフェースによる信号の伝送方法 | |
JPH10190747A (ja) | 信号伝送方式及び伝送線路駆動回路 | |
JP3189546B2 (ja) | 送受信回路 | |
JPH1065515A (ja) | 差動出力ドライバおよび信号伝送システム | |
MXPA98000634A (en) | Univer issuing device | |
KR100390386B1 (ko) | 범용수신장치 | |
JPH07235952A (ja) | 信号伝送回路およびその回路を用いた信号伝送装置 | |
CA2124745C (en) | High-speed cmos pseudo-ecl output driver | |
EP1014584B1 (en) | Data transmitter | |
JPH0752870B2 (ja) | 通信装置 | |
JP2000013450A (ja) | 対称伝送線路を駆動する出力バッファ回路 | |
KR100780942B1 (ko) | 신호 전송 장치 및 신호 전송 방법 | |
US8212758B2 (en) | Source driver and display utilizing the source driver | |
US6774700B1 (en) | Current-mode logic differential signal generation circuit employing squelch | |
US6366125B1 (en) | Digital output circuit |