RU2773912C1 - Gallium arseniide output stage of a fast operational amplifier - Google Patents

Gallium arseniide output stage of a fast operational amplifier Download PDF

Info

Publication number
RU2773912C1
RU2773912C1 RU2022102908A RU2022102908A RU2773912C1 RU 2773912 C1 RU2773912 C1 RU 2773912C1 RU 2022102908 A RU2022102908 A RU 2022102908A RU 2022102908 A RU2022102908 A RU 2022102908A RU 2773912 C1 RU2773912 C1 RU 2773912C1
Authority
RU
Russia
Prior art keywords
additional
transistor
output
junction
input
Prior art date
Application number
RU2022102908A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко
Владислав Евгеньевич Чумаков
Алексей Вадимович Кунц
Алексей Андреевич Жук
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ)
Application granted granted Critical
Publication of RU2773912C1 publication Critical patent/RU2773912C1/en

Links

Images

Abstract

FIELD: analog microelectronics.
SUBSTANCE: invention relates to the field of analog microelectronics and can be used as a gallium arsenide output stage of various GaAs analog devices, including high-speed operational amplifiers (OA) that can operate under conditions of penetrating radiation, low or high temperatures. The gallium arsenide output stage of a high-speed operational amplifier contains an input (1) and an output (2) of the device, an input (3) and an output (4) p-n-p transistors, a current-stabilizing bipolar (5), the first (6) and second (7) source buses nutrition. An additional p-n-p-transistor (8), the first (9) and second (10) additional field-effect transistors with a control p-n junction, as well as the first (11) and second (12) additional current-stabilizing two-poles are introduced into the circuit.
EFFECT: creation of an output stage of an operational amplifier implemented on JFET gallium arsenide field-effect transistors with a control p-n junction and bipolar GaAs p-n-p transistors, which provides output currents of positive in (+) and negative in (-) directions in the load Rn (Fig.1), and also accelerates the process of recharging the load capacitance Cl, which is important for high-speed OA.
3 cl, 9 dwg

Description

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве арсенид-галлиевого выходного каскада различных GaAs аналоговых устройств, в том числе быстродействующих операционных усилителей (ОУ), допускающих работу в условиях воздействия проникающей радиации, низких или высоких температур.The invention relates to the field of analog microelectronics and can be used as a gallium arsenide output stage of various GaAs analog devices, including high-speed operational amplifiers (op-amps) that can operate under conditions of penetrating radiation, low or high temperatures.

Известно значительное количество схем выходных каскадов (ВК) и буферных усилителей (БУ) аналоговых микроэлектронных изделий, которые реализуются на биполярных (BJT) и полевых (JFet, КМОП, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-26]. Сегодня популярны схемы ВК с составными BJT и CMOS (JFET) выходными транзисторами с разными типами каналов [31-33], однотактные ВК с входным CMOS и выходными n-p-n транзисторами [34], двухтактные ВК с выходными однотипными JFET транзисторами и входными биполярными BJT p-n-p (n-p-n) [35], двухтактные ВК на комплементарных JFET транзисторах [36-39], однотактные ВК только на JFET [40]. Известны также нетрадиционные ВК, у которых нагрузка подключается к истоковой [41] или эмиттерной [42, 43] цепям входного дифференциального каскада.A significant number of circuits of output stages (VC) and buffer amplifiers (BU) of analog microelectronic products are known, which are implemented on bipolar (BJT) and field-effect (JFet, CMOS, SOI, SOS, etc.) transistors, as well as when they are connected together [1 -26]. Today, VC circuits with composite BJT and CMOS (JFET) output transistors with different types of channels [31-33], single-cycle VC with input CMOS and output n-p-n transistors [34], push-pull VC with output single-type JFET transistors and input bipolar BJT p-n-p ( n-p-n) [35], push-pull VC on complementary JFET transistors [36-39], single-cycle VC only on JFET [40]. Unconventional VCs are also known, in which the load is connected to the source [41] or emitter [42, 43] circuits of the input differential stage.

Во многих применениях схема ВК адаптируется под конкретные технологические процессы и внешние воздействующие факторы, например, влияние низких температур и радиации, т.к. только в этом случае обеспечивается реализация предельных параметров выходного каскада.In many applications, the VC scheme is adapted to specific technological processes and external influencing factors, for example, the influence of low temperatures and radiation, since only in this case is the implementation of the limiting parameters of the output stage ensured.

В настоящее время в российской и зарубежной микроэлектронике уделяется повышенное внимание арсенид-галлиевым микросхемам [44]. Данное направление создания электронной компонентной базы относится к числу наиболее перспективных в задачах космического приборостроения. Однако, особенности арсенид-галлиевых технологических процессов накладывают существенные ограничения на типы реализуемых транзисторов и их характеристики. Так, например, арсенид-галлиевый технологический процесс, освоенный Минским научно-исследовательским институтом радиоматериалов (https://mniirm.by/), ориентирован на изготовление аналоговых схем, содержащих только полевые GaAs транзисторы с управляющим p-n переходом (n- или p-канал) и биполярные GaAs p-n-p транзисторы. Применение других полупроводниковых приборов не допускается. Это накладывает существенные ограничения на схемотехнику аналоговых устройств, ориентированных на данный технологический процесс.Currently, in Russian and foreign microelectronics, increased attention is paid to gallium arsenide microcircuits [44]. This direction of creating an electronic component base is one of the most promising in the tasks of space instrumentation. However, the features of gallium arsenide technological processes impose significant restrictions on the types of implemented transistors and their characteristics. So, for example, the gallium arsenide technological process, mastered by the Minsk Research Institute of Radio Materials (https://mniirm.by/), is focused on the manufacture of analog circuits containing only GaAs field-effect transistors with a control p-n junction (n- or p-channel ) and bipolar GaAs p-n-p transistors. The use of other semiconductor devices is not allowed. This imposes significant restrictions on the circuitry of analog devices oriented to a given technological process.

Ближайшим прототипом (фиг. 1) заявляемого устройства является выходной каскад, представленный в А.св. СССР 1092701, 1984 г. Он содержит (фиг. 1) вход 1 и выход 2 устройства, входной 3 и выходной 4 p-n-p транзисторы, токостабилизирующий двухполюсник 5, первую 6 и вторую 7 шины источников питания, причем вход 1 устройства соединен с базой входного p-n-p транзистора 3, выход устройства 2 связан с эмиттером входного p-n-p транзистора 3 и коллектором выходного p-n-p транзистора 4, а эмиттер выходного p-n-p транзистора 4 согласован со второй 7 шиной источника питания.The closest prototype (Fig. 1) of the proposed device is the output stage presented in A.St. USSR 1092701, 1984. It contains (Fig. 1) input 1 and output 2 of the device, input 3 and output 4 p-n-p transistors, current-stabilizing two-pole 5, first 6 and second 7 power supply buses, and input 1 of the device is connected to the base of the input p-n-p transistor 3, the output of device 2 is connected to the emitter of the input p-n-p transistor 3 and the collector of the output p-n-p transistor 4, and the emitter of the output p-n-p transistor 4 is matched to the second 7 power supply bus.

Существенный недостаток выходного каскада – прототипа (фиг. 1) состоит в том, что при его реализации на JFET GaAs полевых транзисторах с управляющим p-n переходом и p-n-p GaAs биполярных транзисторов, он не может обеспечить двуполярные напряжения в нагрузке Rн.A significant drawback of the prototype output stage (Fig. 1) is that when it is implemented on JFET GaAs field-effect transistors with a control pn junction and pnp GaAs bipolar transistors, it cannot provide bipolar voltages in the load R n .

Основная задача предполагаемого изобретения состоит в создании выходного каскада операционного усилителя, реализуемого на JFET арсенид-галлиевых полевых транзисторах с управляющим p-n переходом и биполярных GaAs p-n-p транзисторах, который обеспечивает в нагрузке Rн (фиг. 1) выходные токи положительного iн (+) и отрицательного iн (-) направлений, а также ускоряет процесс перезарядки емкости нагрузки Cн, что важно для быстродействующих ОУ.The main objective of the proposed invention is to create an output stage of an operational amplifier implemented on JFET gallium arsenide field-effect transistors with a control pn junction and bipolar GaAs pnp transistors, which provides in the load R n (Fig. 1) output currents of positive i n (+) and negative i n (-) directions, and also accelerates the process of recharging the load capacitance C n , which is important for high-speed OS.

Поставленная задача достигается тем, что в выходном каскаде фиг. 1, содержащем вход 1 и выход 2 устройства, входной 3 и выходной 4 p-n-p транзисторы, токостабилизирующий двухполюсник 5, первую 6 и вторую 7 шины источников питания, причем вход 1 устройства соединен с базой входного p-n-p транзистора 3, выход устройства 2 связан с эмиттером входного p-n-p транзистора 3 и коллектором выходного p-n-p транзистора 4, а эмиттер выходного p-n-p транзистора 4 согласован со второй 7 шиной источника питания, предусмотрены новые элементы и связи – в схему введены дополнительный p-n-p транзистор 8, первый 9 и второй 10 дополнительные полевые транзисторы с управляющим p-n переходом, а также первый 11 и второй 12 дополнительные токостабилизирующие двухполюсники, причем коллектор входного p-n-p транзистора 3 соединен с базой дополнительного p-n-p транзистора 8 и через токостабилизирующий двухполюсник 5 связан с первой 6 шиной источника питания, эмиттер дополнительного p-n-p транзистора 8 соединен с истоком первого 9 дополнительного полевого транзистора с управляющим p-n переходом, а коллектор дополнительного p-n-p транзистора 8 согласован с первой 6 шиной источника питания, сток первого 9 дополнительного полевого транзистора с управляющим p-n переходом связан со второй 7 шиной источника питания через первый 11 дополнительный токостабилизирующий двухполюсник, затвор первого 9 дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком второго 10 дополнительного полевого транзистора с управляющим p-n переходом и через второй 12 дополнительный токостабилизирующий двухполюсник связан с первой 6 шиной источника питания, сток второго 10 дополнительного полевого транзистора с управляющим p-n переходом согласован со второй 7 шиной источника питания, а затвор второго 10 дополнительного полевого транзистора с управляющим p-n переходом подключен к первой 6 шине источника питания.The task is achieved by the fact that in the output stage of Fig. 1, containing input 1 and output 2 of the device, input 3 and output 4 p-n-p transistors, current-stabilizing bipolar 5, first 6 and second 7 power supply buses, moreover, input 1 of the device is connected to the base of the input p-n-p transistor 3, the output of device 2 is connected to the emitter of the input p-n-p transistor 3 and the collector of the output p-n-p transistor 4, and the emitter of the output p-n-p transistor 4 is matched with the second 7 bus of the power source, new elements and connections are provided - an additional p-n-p transistor 8 is introduced into the circuit, the first 9 and second 10 additional field-effect transistors with a control p-n junction, as well as the first 11 and second 12 additional current-stabilizing two-terminal networks, and the collector of the input p-n-p transistor 3 is connected to the base of the additional p-n-p transistor 8 and through the current-stabilizing two-terminal network 5 connected to the first 6 power supply bus, the emitter of the additional p-n-p transistor 8 is connected to the source of the first 9 additional field-effect transistor with a control p-n junction, and the collector of the additional p-n-p transistor 8 is matched with the first 6 bus of the power source, the drain of the first 9 additional field-effect transistor with a control p-n junction connected to the second 7 power supply bus through the first 11 additional current-stabilizing two-pole, the gate of the first 9 additional field-effect transistor with a control p-n junction is connected to the source of the second 10 additional field-effect transistor with a control p-n junction and through the second 12 additional current-stabilizing bipolar connected to the first 6 power supply bus, the drain of the second 10 additional field effect transistor with a control p-n junction is matched with the second 7 power supply bus, and the gate of the second 10 additional field effect transistor with a control p-n junction is connected to the first 6 source bus nutrition.

На чертеже фиг. 1 показана схема выходного каскада-прототипа по А.св. СССР 1092701.In the drawing of FIG. 1 shows a diagram of the prototype output stage according to A. St. USSR 1092701.

На чертеже фиг. 2 представлена схема арсенид-галиевого выходного каскада в соответствии с п.1, п.2 формулы изобретения.In the drawing of FIG. 2 shows a diagram of the gallium arsenide output stage in accordance with paragraph 1, paragraph 2 of the claims.

На чертеже фиг. 3 приведена модификация арсенид-галиевого выходного каскада в соответствии с п.3 формулы изобретения.In the drawing of FIG. 3 shows a modification of the gallium arsenide output stage in accordance with claim 3 of the claims.

На чертеже фиг. 4 показана схема для моделирования GaAs выходного каскада фиг.2 в среде LTspice при комнатной температуре (t=27 oC), +Vcc=-Vee=10 В, Rload=1 МОм, I1= I2=100 мкА, R1=10 кОм, R2=1 Гом, V1=4 В.In the drawing of FIG. 4 shows a circuit for modeling the GaAs output stage of figure 2 in the LTspice environment at room temperature (t=27 o C), +Vcc=-Vee=10 V, R load =1 MΩ, I 1 = I 2 =100 μA, R1 =10 kΩ, R2=1 GΩ, V1=4 V.

На чертеже фиг.5 представлена амплитудная характеристика GaAs выходного каскада фиг.4 в среде LTspice при t=27 oC, +Vcc=-Vee=10 В, Rload= 2 кОм/10 кОм/1 МОм, I1= I2=100 мкА, R1=10 кОм, R2=1 ГОм, V1=4 В.The drawing of Fig.5 shows the amplitude characteristic of the GaAs output stage of Fig.4 in the LTspice environment at t=27 o C, +Vcc=-Vee=10 V, R load = 2 kΩ/10 kΩ/1 MΩ, I 1 = I 2 =100 μA, R1=10 kΩ, R2=1 GΩ, V1=4 V.

На чертеже фиг.6 приведена АЧХ GaAs выходного каскада фиг.4 в среде LTspice при t=27 oC, +Vcc=-Vee=10 В, Rload= 5 кОм/1 МОм, I1= I2=100 мкА, R1=10 кОм, R2=1 ГОм, V1=4 В.The drawing of Fig.6 shows the GaAs frequency response of the output stage of Fig.4 in the LTspice environment at t=27 o C, +Vcc=-Vee=10 V, R load = 5 kΩ/1 MΩ, I 1 = I 2 =100 μA, R1=10 kΩ, R2=1 GΩ, V1=4 V.

На чертеже фиг. 7 показана схема для моделирования GaAs выходного каскада фиг.3 в среде LTspice при t=27 oC, +Vcc=-Vee=10 В, Rload= 1 МОм, I1= 100 мкА, R1=14 кОм, R2= 10 кОм.In the drawing of FIG. 7 shows a circuit for modeling the GaAs output stage of Fig.3 in the LTspice environment at t=27 o C, +Vcc=-Vee=10 V, R load = 1 MΩ, I 1 = 100 μA, R1=14 kΩ, R2= 10 kOhm

На чертеже фиг.8 представлена амплитудная характеристика (АЧХ) GaAs выходного каскада фиг.6 в среде LTspice при t=27 oC, +Vcc=-Vee=10 В, Rload= 2 кОм/10 кОм/1 МОм, I1= 100 мкА, R1=14 кОм, R2= 10 мкОм.The drawing Fig.8 shows the amplitude characteristic (AFC) of the GaAs output stage of Fig.6 in the LTspice environment at t=27 o C, +Vcc=-Vee=10 V, R load = 2 kΩ/10 kΩ/1 MΩ, I 1 = 100 μA, R1=14 kΩ, R2= 10 μΩ.

На чертеже фиг.9 приведена АЧХ GaAs выходного каскада фиг.7 в среде LTspice при t=27 oC, +Vcc=-Vee=10 В, Rload= 5 кОм/1 МОм, I1= 100 мкА, R1=14 кОм, R2= 10 кОм.The drawing of Fig.9 shows the GaAs frequency response of the output stage of Fig.7 in the LTspice environment at t=27 o C, +Vcc=-Vee=10 V, R load = 5 kΩ/1 MΩ, I 1 = 100 μA, R1=14 kOhm, R2= 10 kOhm.

Арсенид-галлиевый выходной каскад быстродействующего операционного усилителя фиг. 2 содержит вход 1 и выход 2 устройства, входной 3 и выходной 4 p-n-p транзисторы, токостабилизирующий двухполюсник 5, первую 6 и вторую 7 шины источников питания, причем вход 1 устройства соединен с базой входного p-n-p транзистора 3, выход устройства 2 связан с эмиттером входного p-n-p транзистора 3 и коллектором выходного p-n-p транзистора 4, а эмиттер выходного p-n-p транзистора 4 согласован со второй 7 шиной источника питания. В схему введены дополнительный p-n-p транзистор 8, первый 9 и второй 10 дополнительные полевые транзисторы с управляющим p-n переходом, а также первый 11 и второй 12 дополнительные токостабилизирующие двухполюсники, причем коллектор входного p-n-p транзистора 3 соединен с базой дополнительного p-n-p транзистора 8 и через токостабилизирующий двухполюсник 5 связан с первой 6 шиной источника питания, эмиттер дополнительного p-n-p транзистора 8 соединен с истоком первого 9 дополнительного полевого транзистора с управляющим p-n переходом, а коллектор дополнительного p-n-p транзистора 8 согласован с первой 6 шиной источника питания, сток первого 9 дополнительного полевого транзистора с управляющим p-n переходом связан со второй 7 шиной источника питания через первый 11 дополнительный токостабилизирующий двухполюсник, затвор первого 9 дополнительного полевого транзистора с управляющим p-n переходом соединен с истоком второго 10 дополнительного полевого транзистора с управляющим p-n переходом и через второй 12 дополнительный токостабилизирующий двухполюсник связан с первой 6 шиной источника питания, сток второго 10 дополнительного полевого транзистора с управляющим p-n переходом согласован со второй 7 шиной источника питания, а затвор второго 10 дополнительного полевого транзистора с управляющим p-n переходом подключен к первой 6 шине источника питания. Двухполюсник Rн, который, как правило, зашунтирован емкостью Cн, моделирует свойство нагрузки.The gallium arsenide output stage of the fast operational amplifier of FIG. 2 contains input 1 and output 2 of the device, input 3 and output 4 pnp transistors, current-stabilizing bipolar 5, first 6 and second 7 power supply buses, moreover, input 1 of the device is connected to the base of the input pnp transistor 3, the output of device 2 is connected to the emitter of the input pnp transistor 3 and the collector of the output pnp transistor 4, and the emitter of the output pnp transistor 4 is matched to the second 7 bus of the power supply. An additional pnp transistor 8 is introduced into the circuit, the first 9 and second 10 are additional field-effect transistors with a control pn junction, as well as the first 11 and second 12 additional current-stabilizing two-poles, and the collector of the input pnp transistor 3 is connected to the base of the additional pnp transistor 8 and through a current-stabilizing two-pole 5 connected to the first 6 power supply bus, the emitter of the additional pnp transistor 8 is connected to the source of the first 9 additional field effect transistor with a control pn junction, and the collector of the additional pnp transistor 8 is matched with the first 6 power supply bus, the drain of the first 9 additional field effect transistor with a control pn junction connected to the second 7 power supply bus through the first 11 additional current-stabilizing two-pole, the gate of the first 9 additional field effect transistor with a control pn junction is connected to the source of the second 10 additional field effect transistor with a control pn junction and through the second 12, an additional current-stabilizing two-terminal connection is connected to the first 6 power supply bus, the drain of the second 10 additional field-effect transistor with a control pn junction is matched with the second 7 power supply bus, and the gate of the second 10 additional field-effect transistor with a control pn junction is connected to the first 6 power supply bus. The two-terminal network R n , which, as a rule, is shunted by the capacitance C n , models the load property.

На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, база дополнительного p-n-p транзистора 8 связана с дополнительным источником напряжения 13 через дополнительный p-n переход 14.In the drawing of FIG. 2, in accordance with paragraph 2 of the claims, the base of the additional p-n-p transistor 8 is connected to an additional voltage source 13 through an additional p-n junction 14.

На чертеже фиг. 3, в соответствии с п. 3 формулы изобретения, база дополнительного p-n-p транзистора 8 соединена с эмиттером второго 15 дополнительного p-n-p транзистора, база которого подключена к истоку второго 10 дополнительного полевого транзистора с управляющим p-n переходом, а коллектор согласован с первой 6 шиной источника питания. В частном случае входной 3 и выходной 4 p-n-p транзисторы могут выполнятся как составные транзисторы по схеме Дарлингтона и содержать исходные транзисторы 3.1 и 3.2, а также 4.1, 4.2. Это способствует улучшению работы ВК при низкоомных нагрузках. Конденсатор Cн моделирует свойства емкостной нагрузки ОУ.In the drawing of FIG. 3, in accordance with paragraph 3 of the claims, the base of the additional pnp transistor 8 is connected to the emitter of the second 15 additional pnp transistor, the base of which is connected to the source of the second 10 additional field effect transistor with a control pn junction, and the collector is matched with the first 6 power supply bus. In a particular case, the input 3 and output 4 pnp transistors can be implemented as composite transistors according to the Darlington circuit and contain the original transistors 3.1 and 3.2, as well as 4.1, 4.2. This improves the performance of the VC at low-resistance loads. Capacitor Cn models the properties of the capacitive load of the op - amp.

Рассмотрим работу предлагаемого выходного каскада фиг. 2 при большом сопротивлении нагрузки.Consider the operation of the proposed output stage of Fig. 2 at high load resistance.

За счет отрицательной обратной связи через дополнительный p-n-p транзистор 8, первый 9 дополнительный полевой транзистор и выходной p-n-p транзистор 4 cтатический ток эмиттера входного p-n-p транзистора 3 определяется током токостабилизирующего двухполюсника 5 и устанавливается на уровне I0=I5.Due to the negative feedback through the additional pnp transistor 8, the first 9 additional field-effect transistor and the output pnp transistor 4, the static emitter current of the input pnp transistor 3 is determined by the current of the current-stabilizing two-pole 5 and is set at the level I 0 =I 5 .

Если на вход 1 подается положительное напряжение относительно общей шины, то это вызывает увеличение тока эмиттера выходного p-n-p транзистора 4 и формирование положительного тока iн (+) в нагрузке Rн. Максимальное значение тока Iн.max (+) зависит от параметров выходного p-n-p транзистора 4, который может выполнятся как составной транзистор Дарлингтона (фиг.3).If a positive voltage is applied to input 1 relative to the common bus, then this causes an increase in the emitter current of the output pnp transistor 4 and the formation of a positive current i n (+) in the load R n . The maximum value of the current I н.max (+) depends on the parameters of the output pnp transistor 4, which can be performed as a composite Darlington transistor (figure 3).

Когда на вход 1 подается отрицательное напряжение uвх (-), то это напряжение передается на базу входного p-n-p транзистора 3, который по цепи эмиттера формирует отрицательное приращение iн (-) в нагрузке Rн. В этом режиме выходной p-n-p транзистор 4 запирается и не влияет на работу схемы. Увеличение тока коллектора входного p-n-p транзистора 3 на величину iн (-) приводит к отпиранию дополнительного p-n прехода 14 и, как следствие, большие значения тока iн (-)≥I0 =I5 будут «закорачиваться» на дополнительный источник напряжения 13. Это предотвращает насыщение входного p-n-p транзистора 3.When a negative voltage is applied to input 1 uin (-), then this voltage is transmitted to the base of the input p-n-p transistor 3, which forms a negative increment in (-) in load Rn. In this mode, the output p-n-p transistor 4 is turned off and does not affect the operation of the circuit. Increasing the collector current of the input p-n-p transistor 3 by in (-) leads to unlocking of the additional p-n junction 14 and, as a result, large values of current in (-)≥I0 =I5will "short" to an additional voltage source 13. This prevents saturation of the input p-n-p transistor 3.

Для получения повышенных значений Iн.max (-) в качестве входного p-n-p транзистора 3 может применяться составной транзистор по так называемой схеме Дарлингтона (фиг.3).To obtain higher values of I n.max (-) as the input pnp transistor 3 can be used composite transistor according to the so-called Darlington circuit (figure 3).

Амплитудная характеристика предлагаемого ВК фиг. 7, представленная на графиках фиг. 8, показывает, что рассматриваемая схема при двуполярном питании ±10 В и разных Rн обеспечивает выходные напряжения с максимальной амплитудой от -8,69 В до +9,66 В.The amplitude characteristic of the proposed VC of Fig. 7 shown in the graphs of FIG. 8 shows that the circuit under consideration, with a bipolar supply of ±10 V and different R n , provides output voltages with a maximum amplitude from -8.69 V to +9.66 V.

Компьютерное моделирование (фиг. 8) показывает, что предлагаемый выходной каскад, схемотехника которого адаптирована на применение в диапазоне низких температур и воздействия проникающей радиации [26], имеет существенные достоинства в сравнении с известным вариантом построения ВК при его реализации в рамках рассматриваемого арсенид-галлиевого технологического процесса, обеспечивающего создание только полевых транзисторов с управляющим p-n переходом и биполярных p-n-p транзисторов.Computer simulation (Fig. 8) shows that the proposed output stage, the circuitry of which is adapted for use in the range of low temperatures and exposure to penetrating radiation [26], has significant advantages in comparison with the known variant of building a VC when it is implemented within the considered gallium arsenide technological process that ensures the creation of only field-effect transistors with a control p-n junction and bipolar p-n-p transistors.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКREFERENCES

1. Патент RU № 2523947 fig. 4, 2014 г.1. Patent RU No. 2523947 fig. 4, 2014

2. Патент WO 2007135139, 2007 г.2. Patent WO 2007135139, 2007

3. Патент US 4743862, 1988 г.3. Patent US 4743862, 1988

4. Патент US 6433638, fig. 1a-2, 2002 г.4. Patent US 6433638, fig. 1a-2, 2002

5. Патентная заявка US 20050253653, 2005 г.5. Patent application US 20050253653, 2005

6. Патент US 4825174, fig. 3, fig. 6, 1989 г.6. Patent US 4825174, fig. 3, fig. 6, 1989

7. Патент RU 2099856, fig. 3, 1997 г.7. Patent RU 2099856, fig. 3, 1997

8. Патент US 4904953, fig. 2, 1990 г.8. Patent US 4904953, fig. 2, 1990

9. Патент US 7896339, fig. 4, 2011 г.9. Patent US 7896339, fig. 4, 2011

10. Патент US 6342814, 2002 г.10. Patent US 6342814, 2002

11. Патентная заявка US 2010/0182086, 2010 г.11. Patent application US 2010/0182086, 2010

12. Патент US 5387880, fig. 1, 1995 г.12. Patent US 5387880, fig. 1, 1995

13. Патент US 4598253, 1986 г.13. Patent US 4598253, 1986

14. Патент US 4667165, fig. 2, 1987 г.14. Patent US 4667165, fig. 2, 1987

15. Патент US 4596958, 1986 г.15. Patent US 4596958, 1986

16. Патент US 7116172, fig. 4, fig. 5, 2006 г.16. Patent US 7116172, fig. 4, fig. 5, 2006

17. Патент US 5648743, 1997 г.17. Patent US 5648743, 1997

18. Патент US 5367271, fig. 2, 1994 г.18. Patent US 5367271, fig. 2, 1994

19. Патентная заявка US 2000/0112075, fig. 3, 2000 г.19. Patent application US 2000/0112075, fig. 3, 2000

20. Патент US 5065043, fig. 1f, 1991 г.20. Patent US 5065043, fig. 1f, 1991

21. Патентная заявка US 2007/0115056, fig. 2, 2007 г.21. Patent application US 2007/0115056, fig. 2, 2007

22. Патент US 7548117, fig. 5, 2009 г.22. Patent US 7548117, fig. 5, 2009

23. Патент EP 0 293486 B1, fig. 5, 1991 г.23. Patent EP 0 293486 B1, fig. 5, 1991

24. Патент US 4420726, fig. 1 – fig. 3, 1983 г.24. Patent US 4420726, fig. 1-fig. 3, 1983

25. Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ.— Изд. 2-е. — М.: Издательство БИНОМ. 2014. - 704 с. Рис. 3.26, рис. 3.28, рис. 3.29.25. Horowitz P., Hill W. The art of circuitry: Per. from English - Ed. 2nd. - M .: Publishing house BINOM. 2014. - 704 p. Rice. 3.26, fig. 3.28, fig. 3.29.

26. Проектирование низкотемпературных и радиационно-стойких аналоговых микросхем для обработки сигналов датчиков: монография / Н.Н. Прокопенко, О.В. Дворников, А.В. Бугакова. – М.: СОЛОН-Пресс, 2021. – 200 с.26. Design of low-temperature and radiation-resistant analog microcircuits for sensor signal processing: monograph / N.N. Prokopenko, O.V. Dvornikov, A.V. Bugakov. – M.: SOLON-Press, 2021. – 200 p.

27. M. Fresina, "Trends in GaAs HBTs for wireless and RF," 2011 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Atlanta, GA, USA, 2011, pp. 150-153. doi: 10.1109/BCTM.2011.6082769.27. M. Fresina, "Trends in GaAs HBTs for wireless and RF," 2011 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Atlanta, GA, USA, 2011, pp. 150-153. doi: 10.1109/BCTM.2011.6082769.

28. P. J. Zampardi, M. Sun, C. Cismaru and J. Li, "Prospects for a BiCFET III-V HBT Process," 2012 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS), La Jolla, CA, USA, 2012, pp. 1-3. doi: 10.1109/CSICS.2012.6340116.28. P. J. Zampardi, M. Sun, C. Cismaru and J. Li, "Prospects for a BiCFET III-V HBT Process," 2012 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS), La Jolla, CA, USA, 2012, pp . 1-3. doi: 10.1109/CSICS.2012.6340116.

29. W. Liu, D. Hill, D. Costa and J. S. Harris, "High-performance microwave AlGaAs-InGaAs Pnp HBT with high-DC current gain," in IEEE Microwave and Guided Wave Letters, vol. 2, no. 8, pp. 331-333, Aug. 1992. doi: 10.1109/75.153604.29. W. Liu, D. Hill, D. Costa and J. S. Harris, "High-performance microwave AlGaAs-InGaAs Pnp HBT with high-DC current gain," in IEEE Microwave and Guided Wave Letters, vol. 2, no. 8, pp. 331-333, Aug. 1992. doi: 10.1109/75.153604.

30. Peatman W. et al. InGaP-Plus™: advanced GaAs BiFET technology and applications // CS MANTECH Conference, May 14-17, 2007, Austin, Texas, USA. pp. 243-246.30. Peatman W. et al. InGaP-Plus™: advanced GaAs BiFET technology and applications // CS MANTECH Conference, May 14-17, 2007, Austin, Texas, USA. pp. 243-246.

31. Патентная заявка US 2007/0115056, fig.2, 2007 г.31. Patent application US 2007/0115056, fig.2, 2007

32. Патент DE 2548906, fig. 1, 1975 г.32. DE 2548906, fig. 1, 1975

33. Патент WO 2014/168518 (PCT RU 2014/000255), fig. 8, 2014 г.33. Patent WO 2014/168518 (PCT RU 2014/000255), fig. 8, 2014

34. Патент US 4.420.726, fig. 1, fig. 3, 1983 г.34. Patent US 4.420.726, fig. 1, fig. 3, 1983

35. Патент DE 2354552, fig. 2, 1973 г.35. DE 2354552, fig. 2, 1973

36. Патент RU 2723673, 2020 г.36. Patent RU 2723673, 2020

37. Патент RU 2721940, 2020 г.37. Patent RU 2721940, 2020

38. D. Danyuk. Linear Integrated Systems Headphone Amplifier Evaluation Board. URL: https://www.linearsystems.com/lsdata/others/Headphone_Amplifier_Evaluation_Board.pdf38. D. Danyuk. Linear Integrated Systems Headphone Amplifier Evaluation Board. URL: https://www.linearsystems.com/lsdata/others/Headphone_Amplifier_Evaluation_Board.pdf

39. Патент US 5.083.046, fig. 3, 1992 г.39. Patent US 5.083.046, fig. 3, 1992

40. Патент US 5.367.271, fig. 2, 1994 г.40. Patent US 5.367.271, fig. 2, 1994

41. Патент RU 2732583, fig. 1, 2020 г.41. Patent RU 2732583, fig. 1, 2020

42. Патент RU 2676014, fig. 1, fig. 2, 2018 г.42. Patent RU 2676014, fig. 1, fig. 2, 2018

43. Патент RU 2669075, fig.2, fig. 3, 2018 г.43. Patent RU 2669075, fig.2, fig. 3, 2018

44. Дворников О.В., Павлючик А.А., Прокопенко Н.Н., Чеховский В.А., Кунц А.В., Чумаков В.Е. Арсенид-галлиевый аналоговый базовый кристалл // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2021. Выпуск 2. С. 47-54. doi:10.31114/2078-7707-2021-2-47-54.44. Dvornikov O.V., Pavlyuchik A.A., Prokopenko N.N., Chekhovsky V.A., Kunts A.V., Chumakov V.E. Gallium arsenide analog base crystal // Problems of development of advanced micro- and nanoelectronic systems (MES). 2021. Issue 2. P. 47-54. doi:10.31114/2078-7707-2021-2-47-54.

Claims (3)

1. Арсенид-галлиевый выходной каскад быстродействующего операционного усилителя, содержащий вход (1) и выход (2) устройства, входной (3) и выходной (4) p-n-p-транзисторы, токостабилизирующий двухполюсник (5), первую (6) и вторую (7) шины источников питания, причем вход (1) устройства соединен с базой входного p-n-p-транзистора (3), выход устройства (2) связан с эмиттером входного p-n-p-транзистора (3) и коллектором выходного p-n-p-транзистора (4), а эмиттер выходного p-n-p-транзистора (4) согласован со второй (7) шиной источника питания, отличающийся тем, что в схему введены дополнительный p-n-p-транзистор (8), первый (9) и второй (10) дополнительные полевые транзисторы с управляющим p-n-переходом, а также первый (11) и второй (12) дополнительные токостабилизирующие двухполюсники, причем коллектор входного p-n-p-транзистора (3) соединен с базой дополнительного p-n-p-транзистора (8) и через токостабилизирующий двухполюсник (5) связан с первой (6) шиной источника питания, эмиттер дополнительного p-n-p-транзистора (8) соединен с истоком первого (9) дополнительного полевого транзистора с управляющим p-n-переходом, а коллектор дополнительного p-n-p-транзистора (8) согласован с первой (6) шиной источника питания, сток первого (9) дополнительного полевого транзистора с управляющим p-n-переходом связан со второй (7) шиной источника питания через первый (11) дополнительный токостабилизирующий двухполюсник, затвор первого (9) дополнительного полевого транзистора с управляющим p-n-переходом соединен с истоком второго (10) дополнительного полевого транзистора с управляющим p-n-переходом и через второй (12) дополнительный токостабилизирующий двухполюсник связан с первой (6) шиной источника питания, сток второго (10) дополнительного полевого транзистора с управляющим p-n-переходом согласован со второй (7) шиной источника питания, а затвор второго (10) дополнительного полевого транзистора с управляющим p-n-переходом подключен к первой (6) шине источника питания.1. Gallium arsenide output stage of a high-speed operational amplifier containing input (1) and output (2) of the device, input (3) and output (4) p-n-p transistors, current-stabilizing two-terminal device (5), first (6) and second (7 ) power supply bus, wherein the input (1) of the device is connected to the base of the input p-n-p-transistor (3), the output of the device (2) is connected to the emitter of the input p-n-p-transistor (3) and the collector of the output p-n-p-transistor (4), and the emitter of the output p-n-p-transistor (4) is matched with the second (7) power supply bus, characterized in that an additional p-n-p-transistor (8), the first (9) and second (10) additional field-effect transistors with a control p-n-junction, as well as the first (11) and second (12) additional current-stabilizing two-poles are introduced into the circuit, and the collector of the input p-n-p-transistor (3) is connected to the base of the additional p-n-p-transistor (8) and through a current-stabilizing two-pole (5) is connected to the first (6) power supply bus, the emitter of the additional p-n-p-transistor (8) is connected to the source of the first (9) additional field-effect transistor with a control p-n-junction, and the collector of the additional p-n-p-transistor (8) is matched with the first (6) power supply bus, the drain of the first (9) additional field-effect transistor with a control p-n junction is connected to the second (7) power supply bus through the first (11) additional current-stabilizing two-pole, the gate of the first (9) additional field-effect transistor with a control p-n-junction is connected to the source of the second (10) additional field-effect transistor a thermistor with a control p-n-junction and through the second (12) additional current-stabilizing two-terminal connected to the first (6) power supply bus, the drain of the second (10) additional field-effect transistor with a control p-n-junction is matched with the second (7) power supply bus, and the gate the second (10) additional field effect transistor with a control p-n junction is connected to the first (6) power supply bus. 2. Арсенид-галлиевый выходной каскад быстродействующего операционного усилителя по п.1, отличающийся тем, что база дополнительного p-n-p-транзистора (8) связана с дополнительным источником напряжения (13) через дополнительный p-n-переход (14).2. Gallium arsenide output stage of the high-speed operational amplifier according to claim 1, characterized in that the base of the additional p-n-p transistor (8) is connected to an additional voltage source (13) through an additional p-n junction (14). 3. Арсенид-галлиевый выходной каскад быстродействующего операционного усилителя по п.1, отличающийся тем, что база дополнительного p-n-p-транзистора (8) соединена с эмиттером второго (15) дополнительного p-n-p-транзистора, база которого подключена к истоку второго (10) дополнительного полевого транзистора с управляющим p-n-переходом, а коллектор согласован с первой (6) шиной источника питания.3. Gallium arsenide output stage of the high-speed operational amplifier according to claim 1, characterized in that the base of the additional p-n-p transistor (8) is connected to the emitter of the second (15) additional p-n-p-transistor, the base of which is connected to the source of the second (10) additional field transistor with a control p-n-junction, and the collector is matched with the first (6) power supply bus.
RU2022102908A 2022-02-07 Gallium arseniide output stage of a fast operational amplifier RU2773912C1 (en)

Publications (1)

Publication Number Publication Date
RU2773912C1 true RU2773912C1 (en) 2022-06-14

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2813370C1 (en) * 2023-11-21 2024-02-12 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Precision gallium arsenide operational amplifier with low level of systematic component of zero offset voltage and high gain

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1092701A1 (en) * 1983-01-26 1984-05-15 Шахтинский Технологический Институт Push-pull amplifier
US4743862A (en) * 1986-05-02 1988-05-10 Anadigics, Inc. JFET current mirror and voltage level shifting apparatus
RU2099856C1 (en) * 1994-12-09 1997-12-20 Московский государственный институт электронной техники (технический университет) Amplifier stage
US6433638B1 (en) * 2000-09-06 2002-08-13 International Business Machines Corporation Fully balanced transimpedance amplifier for high speed and low voltage applications
US7896339B2 (en) * 2003-03-24 2011-03-01 Fuji Xerox Co., Ltd. Sheet transporting apparatus and sheet processing apparatus using the same
RU2523947C1 (en) * 2013-01-11 2014-07-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Output stage of power amplifier based on complementary transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1092701A1 (en) * 1983-01-26 1984-05-15 Шахтинский Технологический Институт Push-pull amplifier
US4743862A (en) * 1986-05-02 1988-05-10 Anadigics, Inc. JFET current mirror and voltage level shifting apparatus
RU2099856C1 (en) * 1994-12-09 1997-12-20 Московский государственный институт электронной техники (технический университет) Amplifier stage
US6433638B1 (en) * 2000-09-06 2002-08-13 International Business Machines Corporation Fully balanced transimpedance amplifier for high speed and low voltage applications
US7896339B2 (en) * 2003-03-24 2011-03-01 Fuji Xerox Co., Ltd. Sheet transporting apparatus and sheet processing apparatus using the same
RU2523947C1 (en) * 2013-01-11 2014-07-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Output stage of power amplifier based on complementary transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2813370C1 (en) * 2023-11-21 2024-02-12 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Precision gallium arsenide operational amplifier with low level of systematic component of zero offset voltage and high gain

Similar Documents

Publication Publication Date Title
US10845839B1 (en) Current mirror arrangements with double-base current circulators
Shukla et al. NPN Sziklai pair small-signal amplifier for high gain low noise submicron voltage recorder
RU2773912C1 (en) Gallium arseniide output stage of a fast operational amplifier
Camenzind et al. An outline of design techniques for linear integrated circuits
RU2796638C1 (en) Bipolar field arsenide gallium buffer amplifier
RU2321159C1 (en) Cascode differential amplifier
RU2789482C1 (en) Push-pull gallium arsenide buffer amplifier with a small dead zone of the amplitude characteristic
RU2766868C1 (en) Gallium arsenide buffer amplifier
RU2771316C1 (en) Gallium buffer amplifier
RU2595927C1 (en) Bipolar-field operational amplifier
RU2788498C1 (en) Gallium arsenide buffer amplifier on field-effect and bipolar p-n-p transistors
RU2784046C1 (en) Gallium buffer amplifier
RU2767976C1 (en) Gallium arsenide power amplifier output stage
RU2615068C1 (en) Bipolar-field differential operational amplifier
RU2786943C1 (en) Gallium arsenide input differential cascade of class ab of a fast operational amplifier
Chumakov et al. Gallium arsenide buffer amplifier
RU2687161C1 (en) Buffer amplifier for operation at low temperatures
RU2784373C1 (en) Source signal follower with a low systematic component of the zero offset voltage
RU2770912C1 (en) Differential amplifier on arsenide-gallium field-effect transistors
RU2783042C1 (en) Class "ab" non-inverting current amplifier
RU2784049C1 (en) Non-inverting output stage of a gallium operational amplifier
RU2822991C1 (en) Class ab differential cascade with current outputs matched with different power supply buses
RU2621289C1 (en) Two-stage differential operational amplifier with higher gain
RU2788499C1 (en) Gallium arsenide differential voltage-current converter
RU2813281C1 (en) Gallium arsenide operational amplifier based on pnp bipolar and field-effect transistors with control pn junction