RU2784373C1

RU2784373C1 - Source signal follower with a low systematic component of the zero offset voltage

Info

Publication number: RU2784373C1
Application number: RU2022122036A
Authority: RU
Inventors: Алексей Евгеньевич Титов; Николай Николаевич Прокопенко; Алексей Андреевич Жук
Filing date: 2022-08-15
Publication date: 2022-11-24

Abstract

FIELD: analog microelectronics.

SUBSTANCE: invention relates to the field of analog microelectronics. To achieve the effect, a source signal follower is proposed, which contains an input (1) and an output (2) of the device, an input field-effect transistor with a p-channel (3), an output n-p-n bipolar transistor (4), the first (5) power supply bus, a reference current source (6), the second (7) power supply bus. The drain of the input field-effect transistor with a p-channel (3) is connected to the first (5) power supply bus, the source is connected to the base of the output n-p-n bipolar transistor (4) and through a forward-biased p-n junction on the bipolar n-p-n-transistor (8) is connected to the output of the device (2), while the reference current source (6) contains the first (9) and second (10) auxiliary field-effect transistors with a p-channel, the gates of which are connected to the second (7) bus, the drains are connected to the output (2), and the sources combined and connected to the second (7) bus through two parallel-connected forward-biased p-n-junctions on the first (11) and second (12) auxiliary transistors.

EFFECT: creation of a signal repeater providing small values of the systematic component of the zero bias voltage.

2 cl, 7 dwg

Description

Изобретение относится к области аналоговой микроэлектроники и может быть использовано для усиления сигнала по мощности с коэффициентом передачи по напряжению, близким к единице, например, в активных RC-фильтрах класса Sallen-Key.The invention relates to the field of analog microelectronics and can be used to amplify a signal in terms of power with a voltage transfer coefficient close to unity, for example, in active RC filters of the Sallen-Key class.

Известно значительное количество схем микроэлектронных повторителей сигнала (ПС), которые реализуются на комплементарных биполярных (BJT) или полевых (JFet, КМОП, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-28]. Следует отметить, что ПС с малым напряжением смещения нуля является базовым функциональным узлом антиалайзинговых фильтров низких частот со структурами Sallen-Key [29,30], включаемых на входе АЦП в устройствах радиотехники, связи и автоматики. В аналоговой схемотехнике находят также применение повторители сигнала, которые содержат в своей структуре токовые зеркала [31-38].A significant number of circuits of microelectronic signal repeaters (PS) are known, which are implemented on complementary bipolar (BJT) or field-effect (JFet, CMOS, SOI, SOS, etc.) transistors, as well as when they are connected together [1-28]. It should be noted that a PS with a low zero-bias voltage is the basic functional unit of low-frequency anti-aliasing filters with Sallen-Key structures [29, 30] switched on at the ADC input in radio engineering, communications, and automation devices. Signal repeaters, which contain current mirrors in their structure, are also used in analog circuitry [31–38].

В настоящее время одним из векторов развития электронной компонентной базы нового поколения является применение аналоговых устройств, реализуемых на арсенид-галлиевых, нитрид-галлиевых и карбид-кремниевых транзисторах. Существуют совмещенные технологические процессы [39-42], позволяющие создавать на одном кристалле полевые и биполярные транзисторы на широкозонных полупроводниках. Однако, данные технологии требуют специальной схемотехники, которая должна учитывать набор разрешенных активных и пассивных компонентов. Заявляемое устройство ориентировано на применение таких техпроцессов.Currently, one of the vectors for the development of a new generation of electronic component base is the use of analog devices implemented on gallium arsenide, gallium nitride and silicon carbide transistors. There are combined technological processes [39–42] that make it possible to create field-effect and bipolar transistors based on wide-gap semiconductors on the same chip. However, these technologies require special circuitry, which must take into account the set of allowed active and passive components. The claimed device is focused on the use of such technical processes.

Ближайшим прототипом заявляемого устройства является усилитель сигнала (фиг. 1), представленный в статье Itakura K. et al. A GaAs Bi-FET technology for large scale integration //International Technical Digest on Electron Devices Meeting. – IEEE, 1989. – С. 389-392. (фиг. 7). Схема прототипа фиг. 1 содержит вход 1 и выход 2 устройства, входной полевой транзистор с p-каналом 3, затвор которого соединен со входом 1 устройства, выходной n-p-n биполярный транзистор 4, коллектор которого связан с первой 5 шиной источника питания, а эмиттер подключен к выходу 2 устройства, источник опорного тока 6, включенный между выходом устройства 2 и второй 7 шиной источника питания.The closest prototype of the proposed device is a signal amplifier (Fig. 1), presented in the article by Itakura K. et al. A GaAs Bi-FET technology for large scale integration //International Technical Digest on Electron Devices Meeting. - IEEE, 1989. - S. 389-392. (Fig. 7). Prototype diagram of Fig. 1 contains input 1 and output 2 of the device, an input p-channel field effect transistor 3, the gate of which is connected to input 1 of the device, an output n-p-n bipolar transistor 4, the collector of which is connected to the first 5 power supply bus, and the emitter is connected to output 2 of the device, a reference current source 6 connected between the output of the device 2 and the second bus 7 of the power supply.

Основная задача предполагаемого изобретения состоит в создании повторителя сигнала, обеспечивающего малые значения систематической составляющей напряжения смещения нуля (U_см), что актуально для построения антиалайзинговых фильтров низких частот, включаемых на входе аналого-цифровых преобразователей [43].The main objective of the proposed invention is to create a signal repeater that provides low values of the systematic component of the zero bias voltage (U _cm ), which is relevant for the construction of anti-aliasing low-pass filters included at the input of analog-to-digital converters [43].

Поставленная задача достигается тем, что в повторителе сигнала фиг. 1, содержащем вход 1 и выход 2 устройства, входной полевой транзистор с p-каналом 3, затвор которого соединен со входом 1 устройства, выходной n-p-n биполярный транзистор 4, коллектор которого связан с первой 5 шиной источника питания, а эмиттер подключен к выходу 2 устройства, источник опорного тока 6, включенный между выходом устройства 2 и второй 7 шиной источника питания, предусмотрены новые элементы и связи - сток входного полевого транзистора с p-каналом 3 соединен с первой 5 шиной источника питания, исток соединен с базой выходного n-p-n биполярного транзистора 4 и через прямосмещенный p-n переход на биполярном n-p-n транзисторе 8 связан с выходом устройства 2, при этом источник опорного тока 6 содержит первый 9 и второй 10 вспомогательные полевые транзисторы с p-каналом, затворы которых соединены со второй 7 шиной источника питания, стоки соединены с выходом устройства 2, а истоки объединены и подключены ко второй 7 шине источника питания через два параллельно включенных прямосмещенных p-n перехода на первом 11 и втором 12 вспомогательных n-p-n биполярных транзисторах, коллекторы которых соединены с базами.The task is achieved by the fact that in the signal repeater of FIG. 1 containing input 1 and output 2 of the device, an input p-channel field effect transistor 3, the gate of which is connected to the input 1 of the device, an output npn bipolar transistor 4, the collector of which is connected to the first 5 bus of the power supply, and the emitter is connected to the output 2 of the device , a reference current source 6 connected between the output of the device 2 and the second 7 bus of the power supply, new elements and connections are provided - the drain of the input field-effect transistor with a p-channel 3 is connected to the first 5 bus of the power supply, the source is connected to the base of the output npn bipolar transistor 4 and through a forward-biased pn junction on a bipolar npn transistor 8 is connected to the output of device 2, while the reference current source 6 contains the first 9 and second 10 auxiliary field-effect transistors with a p-channel, the gates of which are connected to the second 7 power supply bus, the drains are connected to the output device 2, and the sources are combined and connected to the second 7 bus of the power source through two parallel-connected forward-biased x pn transitions on the first 11 and second 12 auxiliary npn bipolar transistors, the collectors of which are connected to the bases.

На чертеже фиг. 1 показан усилитель сигнала – прототип, представленный в статье Itakura K. et al. A GaAs Bi-FET technology for large scale integration //International Technical Digest on Electron Devices Meeting. – IEEE, 1989. – С. 389-392. (фиг. 7).In the drawing of FIG. 1 shows the prototype signal amplifier presented in the article by Itakura K. et al. A GaAs Bi-FET technology for large scale integration //International Technical Digest on Electron Devices Meeting. - IEEE, 1989. - S. 389-392. (Fig. 7).

На чертеже фиг. 2 приведена схема заявляемого повторителя сигнала в соответствии с п. 1 формулы изобретения. In the drawing of FIG. 2 shows a diagram of the claimed signal repeater in accordance with paragraph 1 of the claims.

На чертеже фиг. 3 представлен CJFET и CBiJT повторитель сигнала в соответствии с п. 2 формулы изобретения.In the drawing of FIG. 3 shows the CJFET and CBiJT signal repeater according to claim 2.

На чертеже фиг. 4 показана схема для моделирования повторителя сигнала фиг. 2 в среде LTspice при t=27^oC, +Vcc=-Vee=5 В, Rload=1 МОм на моделях кремниевых транзисторов аналоговых базовых матричных кристаллов АО «Интеграл» (г. Минск) [44,45,46].In the drawing of FIG. 4 shows a circuit for simulating the signal repeater of FIG. 2 in the LTspice environment at t=27 ^o C, +Vcc=-Vee=5 V, Rload=1 MΩ on models of silicon transistors of analog basic matrix crystals of Integral JSC (Minsk) [44,45,46].

На чертеже фиг. 5 приведена схема для моделирования повторителя сигнала фиг. 2 в среде LTspice при t=-197^oC, +Vcc=-Vee=5 В, Rload=1 МОм. In the drawing of FIG. 5 is a diagram for simulating the signal repeater of FIG. 2 in LTspice environment at t=-197 ^o C, +Vcc=-Vee=5 V, Rload=1 MΩ.

На чертеже фиг. 6 представлена зависимость систематической составляющей напряжения смещения нуля повторителя сигнала фиг. 2 от температуры при +Vcc=-Vee=5 В, Rload=1 Мом.In the drawing of FIG. 6 shows the dependence of the systematic component of the zero bias voltage of the signal follower of FIG. 2 from temperature at +Vcc=-Vee=5 V, Rload=1 Mohm.

На чертеже фиг. 7 показана амплитудная характеристика повторителя сигнала фиг. 4 в среде LTspice при t=27^oC, +Vcc=-Vee=5 В, Rload= 5кОм/ 10кОм/1 МОм.In the drawing of FIG. 7 shows the amplitude response of the signal repeater of FIG. 4 in LTspice environment at t=27 ^o C, +Vcc=-Vee=5V, Rload= 5kΩ/ 10kΩ/1MΩ.

Истоковый повторитель сигнала с малым уровнем систематической составляющей напряжения смещения нуля фиг. 2 содержит вход 1 и выход 2 устройства, входной полевой транзистор с p-каналом 3, затвор которого соединен со входом 1 устройства, выходной n-p-n биполярный транзистор 4, коллектор которого связан с первой 5 шиной источника питания, а эмиттер подключен к выходу 2 устройства, источник опорного тока 6, включенный между выходом устройства 2 и второй 7 шиной источника питания. Сток входного полевого транзистора с p-каналом 3 соединен с первой 5 шиной источника питания, исток соединен с базой выходного n-p-n биполярного транзистора 4 и через прямосмещенный p-n переход на биполярном n-p-n транзисторе 8 связан с выходом устройства 2, при этом источник опорного тока 6 содержит первый 9 и второй 10 вспомогательные полевые транзисторы с p-каналом, затворы которых соединены со второй 7 шиной источника питания, стоки соединены с выходом устройства 2, а истоки объединены и подключены ко второй 7 шине источника питания через два параллельно включенных прямосмещенных p-n перехода на первом 11 и втором 12 вспомогательных n-p-n биполярных транзисторах, коллекторы которых соединены с базами. Source follower with a low systematic component of the zero offset voltage FIG. 2 contains input 1 and output 2 of the device, an input p-channel field effect transistor 3, the gate of which is connected to input 1 of the device, an output n-p-n bipolar transistor 4, the collector of which is connected to the first 5 power supply bus, and the emitter is connected to output 2 of the device, a reference current source 6 connected between the output of the device 2 and the second bus 7 of the power supply. The drain of the input field-effect transistor with a p-channel 3 is connected to the first 5 bus of the power supply, the source is connected to the base of the output n-p-n bipolar transistor 4 and through a forward-biased p-n junction on the bipolar n-p-n transistor 8 is connected to the output of device 2, while the reference current source 6 contains the first 9 and second 10 are auxiliary field-effect transistors with a p-channel, the gates of which are connected to the second 7 power supply bus, the drains are connected to the output of device 2, and the sources are combined and connected to the second 7 power supply bus through two parallel-connected forward-biased p-n junctions on the first 11 and the second 12 auxiliary n-p-n bipolar transistors, the collectors of which are connected to the bases.

На чертеже фиг. 2 в качестве элемента нагрузки R_н используется двухполюсник 13.In the drawing of FIG. 2, a two-terminal network 13 is used as a load element R _n .

На чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, в схему введен первый 14 дополнительный полевой транзистор с n-каналом, затвор которого подключен ко входу 1 устройства, сток соединен со второй 7 шиной источника питания, а исток соединен с базой первого 15 дополнительного p-n-p биполярного транзистора и через первый 16 дополнительный прямосмещенный p-n переход соединен с выходом устройства 2 и эмиттером первого 15 дополнительного p-n-p биполярного транзистора, коллектор которого связан со второй 7 шиной источника питания, причем эмиттер первого 15 дополнительного p-n-p биполярного транзистора соединен со стоками второго 17 и третьего 18 дополнительных полевых транзисторов с n-каналом, затворы которых подключены к первой 5 шине источника питания, а истоки объединены и связаны с первой 5 шиной источника питания через два параллельно включенных p-n перехода 19 и 20, выполненных на p-n-p биполярных транзисторах, коллекторы которых соединены с базами.In the drawing of FIG. 3, in accordance with paragraph 2 of the claims, the first 14 additional field-effect transistor with an n-channel is introduced into the circuit, the gate of which is connected to the input 1 of the device, the drain is connected to the second 7 power supply bus, and the source is connected to the base of the first 15 additional p-n-p bipolar transistor and through the first 16 additional forward-biased p-n junction is connected to the output of the device 2 and the emitter of the first 15 additional p-n-p bipolar transistor, the collector of which is connected to the second 7 power supply bus, and the emitter of the first 15 additional p-n-p bipolar transistor is connected to the drains of the second 17 and third 18 additional field-effect transistors with n-channel, the gates of which are connected to the first 5 bus of the power source, and the sources are combined and connected to the first 5 bus of the power source through two parallel-connected p-n junctions 19 and 20, made on p-n-p bipolar transistors, the collectors of which are connected to the bases .

Рассмотрим работу предлагаемого повторителя сигнала фиг. 2.Consider the operation of the proposed signal repeater of Fig. 2.

Особенность повторителя сигнала на чертеже фиг. 2 состоит в том, что здесь статический режим транзисторов схемы по току определяется первым 9 и вторым 10 вспомогательными полевыми транзисторами с p-каналом и p-n переходами на первом 11 и втором 12 вспомогательных n-p-n биполярных транзисторах. Это позволяет за счет изменения ширины канала JFET выбирать заданные значения токов входного полевого транзистора с p-каналом 3 и выходного n-p-n биполярного транзистора 4:A feature of the signal repeater in FIG. 2 is that here the static current mode of the transistors of the circuit is determined by the first 9 and second 10 auxiliary field-effect transistors with a p-channel and p-n junctions on the first 11 and second 12 auxiliary n-p-n bipolar transistors. This allows, by changing the width of the JFET channel, to select the specified values of the currents of the input field-effect transistor with p-channel 3 and the output n-p-n bipolar transistor 4:

где U _зи.i – напряжение затвор-исток i-го полевого транзистора при токе истока, равном I _R. where U _z.i is the gate-source voltage of the i-th field-effect transistor at a source current equal to I _R .

Введение новых элементов и связей между ними в соответствии с формулой изобретения позволяет получить малые значения напряжения смещения нуля ПС (фиг. 4, фиг. 5) в широком диапазоне температур (фиг. 6).The introduction of new elements and connections between them in accordance with the claims makes it possible to obtain small values of the bias voltage of zero PS (Fig. 4, Fig. 5) in a wide temperature range (Fig. 6).

Заявляемый повторитель сигнала допускает параметрическую оптимизацию параметров, например, по критерию минимизации систематической составляющей напряжения смещения нуля за счет рационального выбора ширины и длины канала входного полевого транзистора с p-каналом 3.The inventive signal repeater allows parametric optimization of parameters, for example, according to the criterion of minimizing the systematic component of the zero bias voltage due to the rational choice of the width and length of the channel of the input field-effect transistor with a p-channel 3.

Учитывая, что выходное статическое напряжение предлагаемого ПС измеряется десятками-сотнями микровольт, в соответствии с п. 2 формулы изобретения возможно параллельное (по входу и выходу) включение двух идентичных по схемотехнике, но отличающихся типами каналов входных полевых транзисторов в соответствии с фиг. 3. Это позволяет получить двухтактные повторители напряжения, обеспечивающие токи положительного и отрицательного направлений в более низкоомных нагрузках.Considering that the output static voltage of the proposed PS is measured in tens to hundreds of microvolts, in accordance with paragraph 2 of the claims, it is possible to connect in parallel (by input and output) two input field-effect transistors identical in circuitry, but differing in channel types, in accordance with Fig. 3. This allows push-pull voltage followers to provide both positive and negative currents in lower ohmic loads.

Таким образом, компьютерное моделирование в среде LTspice и оптимизация заявляемой схемы повторителя сигнала показывает, что предлагаемый ПС, схемотехника которого адаптирована на применение в диапазоне низких температур и воздействия проникающей радиации [44,45], имеет существенные достоинства в сравнении с прототипом. Thus, computer simulation in the LTspice environment and optimization of the proposed signal repeater circuit shows that the proposed PS, the circuitry of which is adapted for use in the range of low temperatures and exposure to penetrating radiation [44,45], has significant advantages in comparison with the prototype.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКREFERENCES

1. Патент US 6.215.357, fig. 3, 2001 г.1. Patent US 6.215.357, fig. 3, 2001

2. Патент US 5.351.012, 1994 г. 2. Patent US 5.351.012, 1994

3. Патент US 5.973.534, 1999 г.3. Patent US 5.973.534, 1999

4. Патент US 5.197.124, fig. 25, 1993 г.4. Patent US 5.197.124, fig. 25, 1993

5. Патент US 7.764.123, fig. 3, 2010 г.5. Patent US 7.764.123, fig. 3, 2010

6. Патент US № 6.268.769 fig.3, 2001 г. 6. US patent No. 6.268.769 fig.3, 2001

7. Патент US № 6.420.933, 2002 г.7. US patent No. 6.420.933, 2002

8. Патент US № 5.223.122, 1993 г.8. US Patent No. 5.223.122, 1993

9. Патентная заявка US № 2004/0196101, 2004 г.9. Patent Application US No. 2004/0196101, 2004

10. Патентная заявка US № 2005/0264358 fig.1, 2005 г.10. Patent application US No. 2005/0264358 fig.1, 2005

11. Патентная заявка US № 2002/0175759, 2002 г.11. Patent Application US No. 2002/0175759, 2002

12. Патент US № 5.049.653 fig.8, 1991 г.12. US patent No. 5.049.653 fig.8, 1991

13. Патент US № 4.837.523, 1989 г.13. US patent No. 4.837.523, 1989

14. Патент US № 5.179.355, 1993 г.14. US patent No. 5.179.355, 1993

15. Патент Японии JP 10.163.763, 1991 г.15. Japanese patent JP 10.163.763, 1991

16. Патент Японии JP 10.270.954, 1992 г.16. Japanese patent JP 10.270.954, 1992

17. Патент US № 5.170.134 fig.6, 1992 г.17. US patent No. 5.170.134 fig.6, 1992

18. Патент US № 4.540.950, 1985 г.18. US patent No. 4.540.950, 1985

19. Патент US № 4.424.493, 1984 г.19. US patent No. 4.424.493, 1984

20. Патент Японии JP 6310950, 2018 г. 20. Japanese patent JP 6310950, 2018

21. Патент US № 5.378.938, 1995 г.21. US patent No. 5.378.938, 1995

22. Патент US № 4.827.223, 1989 г.22. US patent No. 4.827.223, 1989

23. Патент US № 6.160.451, 2000 г.23. US patent No. 6.160.451, 2000

24. Патент US № 4.639.685, 1987 г.24. US patent No. 4.639.685, 1987

25. А.св. СССР 1506512, 1986 г.25. A. St. USSR 1506512, 1986

26. Патент US № 5.399.991, 1995 г.26. US patent No. 5.399.991, 1995

27. Патент US № 6.542.032, 2003 г.27. US patent No. 6.542.032, 2003

28. M. Djebbi, A. Assi and M. Sawan. An offset-compensated wide-bandwidth CMOS current-feedback operational amplifier // CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No.03CH37436), 2003, pp. 73-76 vol.1. DOI: 10.1109/CCECE.2003.122634728. M. Djebbi, A. Assi and M. Sawan. An offset-compensated wide-bandwidth CMOS current-feedback operational amplifier // CCECE 2003 - Canadian Conference on Electrical and Computer Engineering. Toward a Caring and Humane Technology (Cat. No.03CH37436), 2003, pp. 73-76 vol.1. DOI: 10.1109/CCECE.2003.1226347

29. Butyrlagin, Nikolay; Denisenko, Darya; Prokopenko, Nikolay; Inanov, Yuri (2022): Bank of new schemes of active RC-filters of the Sallen-Key subclass with independent tuning of the main parameters. TechRxiv. Preprint. https://doi.org/10.36227/techrxiv.19614813.v129. Butyrlagin, Nikolay; Denisenko, Darya; Prokopenko, Nikolay; Inanov, Yuri (2022): Bank of new schemes of active RC-filters of the Sallen-Key subclass with independent tuning of the main parameters. TechRxiv. Preprint. https://doi.org/10.36227/techrxiv.19614813.v1

30. Prokopenko, N.; Budyakov, P.; Bugakova, A. Research and Comparative Modeling of the Si, GaAs and GaN JFET/CMOS Buffer Amplifiers for Sallen-Key LPF Design Problems with A Low Offset Voltage's Systematic Component . Preprints 2022, 2022050026 (doi: 10.20944/preprints202205.0026.v1).https://www.preprints.org/manuscript/202205.0026/v130. Prokopenko, N.; Budyakov, P.; Bugakova, A. Research and Comparative Modeling of the Si, GaAs and GaN JFET/CMOS Buffer Amplifiers for Sallen-Key LPF Design Problems with A Low Offset Voltage's Systematic Component . Preprints 2022, 2022050026 (doi: 10.20944/preprints202205.0026.v1). https://www.preprints.org/manuscript/202205.0026/v1

31. Itakura K. et al. A GaAs Bi-FET technology for large scale integration //International Technical Digest on Electron Devices Meeting. – IEEE, 1989. – С. 389-392. (фиг. 7)31. Itakura K. et al. A GaAs Bi-FET technology for large scale integration //International Technical Digest on Electron Devices Meeting. - IEEE, 1989. - S. 389-392. (Fig. 7)

32. Патент RU 2479109, 2013 г. (токовое зеркало на транзисторе 15 в эмиттерной цепи транзистора 2)32. Patent RU 2479109, 2013 (current mirror on transistor 15 in the emitter circuit of transistor 2)

33. Патент RU 2536672, фиг.3 (токовое зеркало 8 в эмиттерной цепи транзистора 2), 2014 г.33. Patent RU 2536672, Fig.3 (current mirror 8 in the emitter circuit of transistor 2), 2014

34. Патент GB 2029662, fig. 1, 1979 г. (токовое зеркало (элементы 14, 12) в эмиттерной цепи транзистора 10)34. GB 2029662, fig. 1, 1979 (current mirror (elements 14, 12) in the emitter circuit of transistor 10)

35. Патент US 4236119 (токовое зеркало на элементах 14 и 12 в эмиттерной цепи транзистора 10) 35. Patent US 4236119 (current mirror on elements 14 and 12 in the emitter circuit of transistor 10)

36. Патентная заявка US 2001/0017571, fig.2, fig. 3 (токовое зеркало на транзисторах 214, 208)36. Patent application US 2001/0017571, fig.2, fig. 3 (current mirror on transistors 214, 208)

37. Патент US 3673508, 1972 г., fig. 1 (токовое зеркало на транзисторе 22 в эмиттерной цепи транзистора 12)37. Patent US 3673508, 1972, fig. 1 (current mirror on transistor 22 in the emitter circuit of transistor 12)

38. Патент ФРГ 2055939, 1971 г., fig. 5 (токовое зеркало на транзисторе Q3 в эмиттерной цепи транзистора Q1)38. German patent 2055939, 1971, fig. 5 (current mirror on transistor Q3 in the emitter circuit of transistor Q1)

39. M. Fresina, "Trends in GaAs HBTs for wireless and RF," 2011 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Atlanta, GA, USA, 2011, pp. 150-153. doi: 10.1109/BCTM.2011.608276939. M. Fresina, "Trends in GaAs HBTs for wireless and RF," 2011 IEEE Bipolar/BiCMOS Circuits and Technology Meeting, Atlanta, GA, USA, 2011, pp. 150-153. doi:10.1109/BCTM.2011.6082769

40. P. J. Zampardi, M. Sun, C. Cismaru and J. Li, "Prospects for a BiCFET III-V HBT Process," 2012 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS), La Jolla, CA, USA, 2012, pp. 1-3. doi: 10.1109/CSICS.2012.634011640. P. J. Zampardi, M. Sun, C. Cismaru and J. Li, "Prospects for a BiCFET III-V HBT Process," 2012 IEEE Compound Semiconductor Integrated Circuit Symposium (CSICS), La Jolla, CA, USA, 2012, pp . 1-3. doi:10.1109/CSICS.2012.6340116

41. W. Liu, D. Hill, D. Costa and J. S. Harris, "High-performance microwave AlGaAs-InGaAs Pnp HBT with high-DC current gain," in IEEE Microwave and Guided Wave Letters, vol. 2, no. 8, pp. 331-333, Aug. 1992. doi: 10.1109/75.15360441. W. Liu, D. Hill, D. Costa and J. S. Harris, "High-performance microwave AlGaAs-InGaAs Pnp HBT with high-DC current gain," in IEEE Microwave and Guided Wave Letters, vol. 2, no. 8, pp. 331-333, Aug. 1992. doi: 10.1109/75.153604

42. Peatman W. et al. InGaP-Plus™: advanced GaAs BiFET technology and applications // CS MANTECH Conference, May 14-17, 2007, Austin, Texas, USA. pp. 243-246.42 Peatman W. et al. InGaP-Plus™: advanced GaAs BiFET technology and applications // CS MANTECH Conference, May 14-17, 2007, Austin, Texas, USA. pp. 243-246.

43. Динамические погрешности процесса ввода аналоговых сигналов датчиков в системах управления и контроля: моногр. / Л. К. Самойлов, Д. Ю. Денисенко, Н. Н. Прокопенко. – М.: СОЛОН-Пресс, 2021. – 240 с.43. Dynamic errors in the process of inputting analog signals of sensors in control and monitoring systems: monograph. / L. K. Samoilov, D. Yu. Denisenko, N. N. Prokopenko. – M.: SOLON-Press, 2021. – 240 p.

44. Элементная база радиационно-стойких информационно-измерительных систем: монография / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. гос. ун-т экономики и сервиса». - Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. - 208 с.44. Element base of radiation-resistant information-measuring systems: monograph / N.N. Prokopenko, O.V. Dvornikov, S.G. Krutchinsky; under total ed. d.t.s. prof. N.N. Prokopenko; FGBOU VPO "South-Ros. state University of Economics and Service”. - Mines: FGBOU VPO "YURGUES", 2011. - 208 p.

45. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.799850745. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski. The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors // 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507

46. Проектирование низкотемпературных и радиационно-стойких аналоговых микросхем для обработки сигналов датчиков: монография / Н.Н. Прокопенко, О.В. Дворников, А.В. Бугакова. – М.: СОЛОН-Пресс, 2021. – 200 с.46. Design of low-temperature and radiation-resistant analog microcircuits for sensor signal processing: monograph / N.N. Prokopenko, O.V. Dvornikov, A.V. Bugakov. – M.: SOLON-Press, 2021. – 200 p.

Claims

1. Истоковый повторитель сигнала с малым уровнем систематической составляющей напряжения смещения нуля, содержащий вход (1) и выход (2) устройства, входной полевой транзистор с p-каналом (3), затвор которого соединен со входом (1) устройства, выходной n-p-n биполярный транзистор (4), коллектор которого связан с первой (5) шиной источника питания, а эмиттер подключен к выходу (2) устройства, источник опорного тока (6), включенный между выходом устройства (2) и второй (7) шиной источника питания, отличающийся тем, что сток входного полевого транзистора с p-каналом (3) соединен с первой (5) шиной источника питания, исток соединен с базой выходного n-p-n биполярного транзистора (4) и через прямосмещенный p-n-переход на биполярном n-p-n-транзисторе (8) связан с выходом устройства (2), при этом источник опорного тока (6) содержит первый (9) и второй (10) вспомогательные полевые транзисторы с p-каналом, затворы которых соединены со второй (7) шиной источника питания, стоки соединены с выходом устройства (2), а истоки объединены и подключены ко второй (7) шине источника питания через два параллельно включенных прямосмещенных p-n-перехода на первом (11) и втором (12) вспомогательных n-p-n биполярных транзисторах, коллекторы которых соединены с базами.1. Source signal follower with a low level of the systematic component of the zero bias voltage, containing the input (1) and output (2) of the device, the input field-effect transistor with a p-channel (3), the gate of which is connected to the input (1) of the device, the output n-p-n bipolar transistor (4), the collector of which is connected to the first (5) bus of the power supply, and the emitter is connected to the output (2) of the device, the reference current source (6) connected between the output of the device (2) and the second (7) power supply bus, characterized in that the drain of the input field-effect transistor with a p-channel (3) is connected to the first (5) power supply bus, the source is connected to the base of the output n-p-n bipolar transistor (4) and through a forward-biased p-n-junction on a bipolar n-p-n-transistor (8) is connected to the output of the device (2), while the reference current source (6) contains the first (9) and second (10) auxiliary field-effect transistors with a p-channel, the gates of which are connected to the second (7) power supply bus, the drains are connected to the output m device (2), and the sources are combined and connected to the second (7) power supply bus through two parallel-connected forward-biased p-n junctions on the first (11) and second (12) auxiliary n-p-n bipolar transistors, the collectors of which are connected to the bases.

2. Истоковый повторитель сигнала с малым уровнем систематической составляющей напряжения смещения нуля по п. 1, отличающийся тем, что в схему введен первый (14) дополнительный полевой транзистор с n-каналом, затвор которого подключен ко входу (1) устройства, сток соединен со второй (7) шиной источника питания, а исток соединен с базой первого (15) дополнительного p-n-p биполярного транзистора и через первый (16) дополнительный прямосмещенный p-n-переход соединен с выходом устройства (2) и эмиттером первого (15) дополнительного p-n-p биполярного транзистора, коллектор которого связан со второй (7) шиной источника питания, причем эмиттер первого (15) дополнительного p-n-p биполярного транзистора соединен со стоками второго (17) и третьего (18) дополнительных полевых транзисторов с n-каналом, затворы которых подключены к первой (5) шине источника питания, а истоки объединены и связаны с первой (5) шиной источника питания через два параллельно включенных p-n-перехода (19) и (20), выполненных на p-n-p биполярных транзисторах, коллекторы которых соединены с базами.2. The source follower of the signal with a low level of the systematic component of the zero bias voltage according to claim 1, characterized in that the first (14) additional field-effect transistor with an n-channel is introduced into the circuit, the gate of which is connected to the input (1) of the device, the drain is connected to the second (7) power supply bus, and the source is connected to the base of the first (15) additional p-n-p bipolar transistor and through the first (16) additional forward-biased p-n-junction is connected to the output of the device (2) and the emitter of the first (15) additional p-n-p bipolar transistor, the collector of which is connected to the second (7) power supply bus, and the emitter of the first (15) additional p-n-p bipolar transistor is connected to the drains of the second (17) and third (18) additional n-channel field-effect transistors, the gates of which are connected to the first (5) power supply bus, and the sources are combined and connected to the first (5) power supply bus through two parallel-connected p-n-junctions (19) and (20), made th on p-n-p bipolar transistors, the collectors of which are connected to the bases.