RU2009518C1 - Method of checking quality of contact of outputs of kmos-lsi and device for realization - Google Patents
Method of checking quality of contact of outputs of kmos-lsi and device for realization Download PDFInfo
- Publication number
- RU2009518C1 RU2009518C1 SU5030828A RU2009518C1 RU 2009518 C1 RU2009518 C1 RU 2009518C1 SU 5030828 A SU5030828 A SU 5030828A RU 2009518 C1 RU2009518 C1 RU 2009518C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- inputs
- outputs
- control unit
- Prior art date
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
Description
Изобретение относится к контрольно-испытательной технике и может быть использовано для проверки контактирования при проведении контроля КМОП-БИС. The invention relates to a control and testing technique and can be used to verify contact during monitoring CMOS-BIS.
В настоящее время большие интегральные схемы (БИС) имеют тенденцию к увеличению числа внешних выводов (48, 56, 64 и более) и уменьшению шага между выводами с 2,5 и 1,25 до 0,625 миллиметра, что предъявляет повышенные требования к узлу контактирования объекта контроля в части его надежности, а проверка контактирования становится актуальной задачей. Currently, large integrated circuits (LSIs) tend to increase the number of external terminals (48, 56, 64 or more) and reduce the step between the terminals from 2.5 and 1.25 to 0.625 mm, which makes increased demands on the contact node of the object control in terms of its reliability, and contact verification becomes an urgent task.
Известно устройство для контроля контактирования интегральных схем, содержащее блок управления, коммутатор, источник питания, аналого-цифровой преобразователь, преобразователь кодов. Принцип контроля основан на анализе величины падения напряжения при протекании тока через измерительный резистор, для чего в каждом канале контроля кроме измерительного резистора имеется дополнительный коммутатор для подключения аналого-цифрового преобразователя. Недостатком устройства является его сложность, обусловленная необходимостью аналого-цифрового преобразования, использования измерительных резисторов и коммутаторов для сравнения результата контроля с эталоном. A device for controlling the contacting of integrated circuits containing a control unit, a switch, a power source, an analog-to-digital converter, a code converter. The monitoring principle is based on the analysis of the voltage drop during current flowing through the measuring resistor, for which each control channel has an additional switch for connecting an analog-to-digital converter in addition to the measuring resistor. The disadvantage of this device is its complexity, due to the need for analog-to-digital conversion, the use of measuring resistors and switches to compare the control result with the standard.
Известно устройство для контроля контактирования выводов электронных блоков, содержащее ряд контактных головок с парой контактов на каждую контактную площадку объекта контроля, недостатком устройства является высокая сложность узла контактирования, так как необходимо обеспечить протекание тока за счет двойного контактирования, а это для объектов контроля с большим числом выводов и малым шагом между ними сильно затруднено. A device is known for monitoring the contacting of the outputs of electronic blocks, containing a series of contact heads with a pair of contacts on each contact pad of the test object, the disadvantage of this device is the high complexity of the contact node, since it is necessary to ensure the flow of current due to double contacting, and this is for control objects with a large number conclusions and a small step between them is very difficult.
Наиболее близким техническим решением является устройство контроля БИС, содержащее блок управления, клеммы для подключения выводов объекта контроля и N-канальный (по числу сигнальных выводов) блок контроля. Известное устройство позволяет контролировать БИС в двух режимах: контроль контактирования и собственно контроль БИС. В режиме контроля контактирования проверяется наличие полупроводникового перехода между каждым из выводов БИС и общей шиной, наличие этого перехода классифицируется устройством как наличие контактирования. Недостатком устройства является сложность многоканального блока контроля, так как в каждом канале контроля требуется, кроме генераторов тока, введение дополнительных ключей и логических элементов, а это затрудняет реализацию режима контроля контактирования в существующей на производстве аппаратуре контроля. The closest technical solution is an LSI monitoring device containing a control unit, terminals for connecting the terminals of the monitoring object and an N-channel (by the number of signal outputs) control unit. The known device allows you to control LSI in two modes: contact control and the actual LSI control. In the contact monitoring mode, the presence of a semiconductor junction between each of the LSI outputs and the common bus is checked; the presence of this junction is classified by the device as the presence of contact. The disadvantage of this device is the complexity of the multi-channel control unit, since in each control channel it is required, in addition to current generators, the introduction of additional keys and logic elements, and this complicates the implementation of the contact control mode in the existing control equipment.
Цель изобретения - упрощение реализации проверки контактирования, достигается тем, что вывод питания КМОП-БИС подключают к преобразователю ток-напряжение, осуществляют подачу испытательного тока в виде импульса, подаваемого на каждый сигнальный вывод с относительным смещением положения импульса во времени в зависимости от порядка номеров сигнальных выводов, а в качестве информативного сигнала выбирают последовательность импульсов, снимаемых с выхода преобразователя ток-напряжение, которую сравнивают с эталонной последовательностью, в которой число импульсов равно количеству сигнальных выводов КМОП-БИС, при несравнении порядковый номер отсутствующего в контролируемой последовательности импульса используют для идентификации номера неконтактирующего вывода. The purpose of the invention is to simplify the implementation of contact verification, it is achieved by the fact that the power output of the CMOS-BIS is connected to the current-voltage converter, the test current is supplied in the form of a pulse supplied to each signal output with a relative shift of the position of the pulse in time depending on the order of the signal numbers conclusions, and as an informative signal choose a sequence of pulses taken from the output of the current-voltage converter, which is compared with the reference sequence In which the number of pulses equal to the number of signal pins CMOS LSI with incomparably missing sequence number in the controlled pulse sequence used to identify the noncontacting output numbers.
Предлагаемое техническое решение использует свойства структуры КМОП-БИС, в которой имеются защитные диоды на сигнальных (входы и выходы) выводах. The proposed technical solution uses the properties of the CMOS-BIS structure, in which there are protective diodes on the signal (inputs and outputs) outputs.
Практическая реализация предлагаемого технического решения проще по отношению к известному, так как не требует доработки многоканального блока контроля. В известных технических решениях признаки, отличные от прототипа, не обнаружены, что позволяет сделать вывод, что предлагаемое устройство обладает существенными отличиями. The practical implementation of the proposed technical solution is easier in relation to the known, since it does not require refinement of the multi-channel control unit. In the known technical solutions, features other than the prototype are not found, which allows us to conclude that the proposed device has significant differences.
Совокупность существенных признаков предлагаемого решения при их выполнении обеспечит достижение положительного эффекта - возможность реализации этапа проверки контактирования при контроле КМОП-БИС с меньшими затратами. The set of essential features of the proposed solution, when implemented, will achieve a positive effect - the ability to implement the contact verification phase during CMOS-LSI monitoring at a lower cost.
На фиг. 1 приведена функциональная схема устройства, реализующего предлагаемый способ контроля; на фиг. 2 - предпочтительный вариант реализации основных функциональных блоков и самого устройства; на фиг. 3 - временная диаграмма, поясняющая работу устройства; на фиг. 4 - алгоритм работы устройства на этапе проверки контактирования. In FIG. 1 shows a functional diagram of a device that implements the proposed control method; in FIG. 2 - a preferred embodiment of the main functional blocks and the device itself; in FIG. 3 is a timing chart explaining the operation of the device; in FIG. 4 - the algorithm of the device at the stage of contact verification.
Устройство, реализующее предлагаемый способ контроля контактирования КМОП-БИС, содержит блок 1 управления, многоканальный блок 2 контроля, узел 3 подключения, источник 4 опорных уровней, источник 5 питания, элемент 6 коммутации, блок 7 регистрации, преобразователь 8 ток-напряжение. Блок 1 управления своей первой группой информационных выходов, первым входом и первым выходом подключен соответственно к первой группе информационных входов, выходу и входу многоканального блока 2 контроля, вторая группа информационных выходов подключена ко второй группе информационных входов многоканального блока 2 контроля и группе сигнальных входов узла 3 подключения. Источник 4 опорных уровней своей группой опорных сигналов подключен к третьей группе входов многоканального блока 2 контроля, выход опорного сигнала подключен к третьему входу блока 1 управления, а вход соединен с первым выходом источника 5 питания, первым входом узла 3 подключения, первым входом преобразователя 8 ток-напряжение и третьим входом блока 7 регистрации. Элемент 6 коммутации общим контактом соединен с вторым входом узла 3 подключения, замкнутый контакт подключен к второму выходу источника 5 питания, разомкнутый контакт соединен с вторым входом преобразователя 8 ток-напряжение, а управляющий вход подключен к третьему выходу блока 1 управления, второй вход, первый и второй выход которого соединены соответственно с выходом, первым и вторым входом блока 7 регистрации, четвертый вход которого соединен с выходом преобразователя 8 ток-напряжение. Блок 1 управления содержит программирующий блок 13, включающий пятнадцать элементов 14 коммутации, каждый из которых содержит ключ 15 и нагрузочный резистор 16, выходы которых соединены с выходом элемента 14 коммутации, а входы - раздельно соединены с первой 17 и второй 18 шинами программирующего блока 13, генератор 19, первый 20 и второй 21 блоки коммутации, первый 22 и второй 23 ждущий мультивибратор, первый 24, второй 25, третий 26 и четвертый 27 инвертор, первый 28 и второй 29 индикатор, первый 30 и второй 31 элемент И, элемент 32 И-НЕ, счетчик 33, элемент 34 задержки, первый 35, второй 36 и третий 37 блок запоминающего устройства, триггер 38, первый 39 и второй 40 регистр, мультиплексор 41, блок 42 формирователей, включающий N формирователей 43 сигналов, выходы которых являются второй группой информационных выходов блока 1 управления, а каждый формирователь 43 сигналов содержит первый 44 и второй 45 элемент И-НЕ, первые входы которых соединены с первым входом формирователя 43 сигналов, второй вход первого 44 элемента И-НЕ является вторым входом формирователя 43 сигналов и через инвертор 46 соединен с вторым входом второго 45 элемента И-НЕ, выход которого является выходом формирователя 43 сигналов и подключен к коллектору транзистора 47, эмиттер которого через первый 48 резистор соединен с третьим входом формирователя 43 сигналов, третьим входом блока 1 управления и первым выводом второго 49 резистора, а база - с вторым выводом второго 49 резистора и через третий 50 резистор - с выходом первого 44 элемента И-НЕ. A device that implements the proposed CMOS-BIS contact control method comprises a
Установочный вход триггера 38 соединен с первым выходом первого 22 ждущего мультивибратора, первый обнуляющий вход - с выходом второго 23 ждущего мультивибратора, первым входом первого 30 элемента И и обнуляющими входами первого 39 и второго 40 регистра, второй обнуляющий вход - с выходом элемента 32 И-НЕ, третий обнуляющий вход - с первым входом блока 1 управления, четвертый обнуляющий вход - с вторым входом первого 30 элемента И и первым выходом счетчика 33, а выход - с входом первого 28 индикатора и первым входом второго 31 элемента И, второй вход которого соединен с выходом первого 20 блока коммутации, а выход - с входом элемента 34 задержки и счетным входом счетчика 33, установочный вход которого соединен с выходом первого 30 элемента И, группа входов данных соединена с выходом первой 14-7 группы элементов коммутации, а второй выход соединен с входом второго 29 индикатора и первым входом второго 21 блока коммутации, второй вход которого соединен с выходом второй 14-8 группы элементов коммутации, третий вход подключен к выходу первого 14-6 элемента коммутации и через третий 26 инвертор соединен с четвертым входом второго 21 блока коммутации, выход которого подключен к адресным входам первого 35, второго 36 и третьего 37 блоков запоминающего устройства, входы ЗАПИСЬ-ЧТЕНИЕ которых подключены к выходу второго 25 инвертора, вход которого подключен к выходу второго 14-5 элемента коммутации, выходы третьего 14-9, четвертого 14-11 и пятого 14-14 элементов коммутации подключены соответственно к входам выборки первого 35, второго 36 и третьего 37 блока запоминающего устройства, информационные выходы первого 35 и третьего 37 блока запоминающего устройства подключены соответственно к входам данных первого 39 и второго 40 регистра, выход выборки третьего 37 запоминающего устройства через четвертый 27 инвертор соединен с первым входом элемента 32 И-НЕ. The installation input of trigger 38 is connected to the first output of the first 22 waiting multivibrator, the first zeroing input - to the output of the second 23 waiting multivibrator, the first input of the first 30 And elements and the zeroing inputs of the first 39 and second 40 registers, the second zeroing input - with the output of the 32 And - element NOT, the third nulling input - with the first input of the
Информационные выходы второго 36 блока запоминающего устройства подключены к первой группе входов данных мультиплексора 41, вторая группа входов данных которого подключена к шине 60 высокого логического уровня, стробирующий вход - к выходу шестого 14-12 элемента коммутации, а выходы - к первым входам формирователей 43 сигналов, вторые входы которых подключены к выходам первого 39 регистра и к первой группе информационных выходов блока 1 управления, третий выход которого является выходом седьмого 14-15 элемента коммутации, выходы восьмого 14-13, девятого 14-3, десятого 14-2 и одиннадцатого 14-1 элемента коммутации подключены соответственно к входу данных третьего 37 блока запоминающего устройства, входу второго 23 ждущего мультивибратора входу первого 22 ждущего мультивибратора и входу первого 24 инвертора, выход которого соединен с первым входом первого 20 блока коммутации, второй вход которого подключен к выходу генератора 19, третий вход соединен с вторым выходом первого 22 ждущего мультивибратора, а четвертый вход подключен к выходу одиннадцатого 14-1 элемента коммутации. The information outputs of the second 36 block of the storage device are connected to the first group of data inputs of the multiplexer 41, the second group of data inputs of which is connected to the high logic level bus 60, the gating input to the output of the sixth 14-12 switching element, and the outputs to the first inputs of
Выходы третьей 14-10 и четвертой 14-4 группы элементов коммутации подключены соответственно к входам данных второго 36 и первого 35 блока запоминающего устройства. The outputs of the third 14-10 and fourth 14-4 groups of switching elements are connected respectively to the data inputs of the second 36 and first 35 block of the storage device.
Второй вход и второй выход блока 1 управления соединены соответственно с вторым входом элемента 32 И-НЕ и выходом второго 40 регистра. The second input and second output of the
В блоке 1 управления программирующий блок 13 может быть выполнен, например, в виде наборного поля тумблеров, предпочтительнее выполнение его как оконечного узла связи с управляющей ЭВМ, в этом случае в качестве ключей 15 могут быть использованы микросхемы с открытым коллектором, а величина нагрузочного резистора 16 выбирается порядка 1 кОм. Первая 17 и вторая 18 шины являются соответственно шинами низкого и высокого логических уровней. In
В качестве генератора 19 может быть использована, например, микросхема 119 ГГ1, с подборочными резисторами и емкостями для формирования частоты порядка сотен килогерц. В качестве первого 22 и второго 23 ждущего мультивибратора и элемента 34 задержки могут быть использованы, например, микросхемы 133 АГ3. В качестве первого 28 и второго 29 индикатора могут быть использованы, например, светодиоды типа АЛ 307Б с ключевым транзистором типа КТ201А на входе. В первом 35, втором 36 и третьем 37 блоке запоминающего устройства могут быть использованы микросхемы 541 РУ1. В качестве мультиплексора 41 могут быть использованы микросхемы типа 533 КП13. As a
В формирователе 43 сигналов в качестве транзистора 47 предпочтительнее использование высокочастотного транзистора, например, КТ 361Г. Остальные блоки и элементы блока 1 управления могут быть выполнены на типовых микросхемах серий 133 и 533. 1Многоканальный блок 2 контроля содержит N блоков 51 контроля, элемент 58 задержки и элемент 59 ИЛИ, выполняющий роль проводного ИЛИ и снабженного управляющим входом, соединенным с первым выходом элемента 58 задержки для стробирования выдачи информации с выхода элемента 59 ИЛИ, соединенного с выходом многоканального блока 2 контроля. In the
Каждый блок 51 контроля включает первый 52 и второй 53 компараторы, инвертор 54, блок 55 коммутации, D-триггер 56 и индикатор 57, вход которого соединен с выходом D-триггера 56 и выходом блока 51 контроля, которые составляют группу информационных входов элемента 59 ИЛИ. Each
Стробирующий вход D-триггера 56 является входом блока 51 контроля и соединен с вторым выходом элемента 58 задержки, вход которого соединен с входом многоканального блока 2 контроля. The gate input of the D-flip-flop 56 is the input of the
D-вход D-триггера 56 соединен с выходом блока 55 коммутации, первый и второй входы которого соединены соответственно с выходами первого 52 и второго 53 компараторов, а третий и четвертый входы подключены соответственно к выходу и входу инвертора 54. The D-input of the D-flip-flop 56 is connected to the output of the
Вход инвертора 54 является управляющим и составляет первую группу, первые входы первого 52 и второго 53 компараторов объединены и составляют вторую группу, а вторые входы первого 52 и второго 53 компараторов - третью группу входов многоканального блока 2 контроля. The input of the
Выполнение многоканального блока 2 контроля эквивалентно техническому решению. Узел 3 подключения к КМОП-БИС имеет фиксированный механизм, в одном положении которого выводы КМОП-БИС в таре-спутнике устанавливаются на контакты, а в другом - прижимаются к ним. КМОП-БИС могут быть разных комбинаций, входящих в некоторый набор (серию) конструктивных единиц с одинаковыми присоединительными размерами, номерами выводов питания и максимальным суммарным числом сигнальных выводов (произвольно распределенных входов и выходов), равных N. The implementation of the
В качестве источника 4 опорных уровней и источника 5 питания могут быть использованы стандартные программируемые источники питания , например, Б5-47. В качестве элемента 6 коммутации может быть использовано например, типовое электромагнитное реле. As a source of 4 reference levels and a
Блок 7 регистрации служит для сравнения информативного сигнала P(I) с эталонным Рэт(I) и регистрации результата в виде ГОДЕН-БРАК и содержит индикатор 9, элемент 10 задержки, элемент 11 И-НЕ и мультиплексор 12 с памятью, выход которого соединен с входом индикатора 9, а первый, второй, третий и четвертый входы соединены соответственно с выходом элемента 10 задержки, первым входом элемента 11 И-НЕ, выходом элемента 11 И-НЕ и третьим входом блока 7 регистрации, первый, второй и четвертый входы которого подключены соответственно к входу элемента 10 задержки, второму входу мультиплексора 12 с памятью и второму входу элемента 11 И-НЕ, а выход соединен с выходом мультиплексора 12 с памятью. В качестве элементов 10, 11 и мультиплексора 12 блока 7 регистрации могут быть использованы типовые микросхемы серий 133 и 533, а индикатор 11 может быть выполнен на основе светодиода АЛ 307Б с ключевым транзистором типа КТ 201А на входе. The
Преобразователь 8 ток-напряжение выполняет роль преобразователя ТОК-НАПРЯЖЕНИЕ и может быть выполнен в виде типового переменного резистора, включенного как потенциометр, предпочтительная величина сопротивления которого составляет порядка 1-3 кОм, движок потенциометра регулируется таким образом, чтобы с выхода преобразователя 8 верхний уровень информативного сигнала на 10-15 % был выше порога срабатывания типовых ТТЛ-микросхем, данное условие необходимо для сопряжения информативного сигнала, снимаемого с выхода преобразователя 8, с входом блока 7 регистрации. The current-voltage converter 8 acts as a current-voltage converter and can be made in the form of a typical variable resistor, included as a potentiometer, the preferred resistance value of which is about 1-3 kOhm, the potentiometer engine is regulated so that the output level of the converter 8 is an informative the signal was 10-15% higher than the response threshold of typical TTL-microcircuits, this condition is necessary for pairing the informative signal taken from the output of converter 8 with the
Устройство контроля КМОП-БИС работает следующим образом. The control device CMOS-BIS operates as follows.
Перед контролем КМОП-БИС проверяется его контактирование к узлу 3 подключения КМОП-БИС, для чего в блоке 1 управления по команде СТОП устанавливается исходное состояние и начальный адрес загрузки ресурсов памяти I = 2N, где: N - число выводов КМОП-БИС, Фиг. 2, Фиг. 5. Before monitoring the CMOS-LSI, its contact with the CMOS-
На управляющий вход элемента 6 коммутации из блока 1 управления поступает сигнал, по которому вывод питания КМОП-БИС, подключенный к второму входу узла 3 подключения КМОП-БИС, отключается от источника 5 питания и подключается к второму входу преобразователя 8 ток-напряжение. The control input of the
Затем осуществляется запись контролирующей Рк(I) и эталонной Рэт(I) информации в 2N адресов ресурсов памяти блока 1 управления, для чего выполняется операция I - 1, а при значении I = 0 загрузка прекращается. Форма кодового рисунка записанной информации Рк(I) и Рэт(I) показана на Фиг. 4, при этом по четным адресам записывается информация логического "0", а по нечетным - информация логической "1" для тех N номеров выводов, которые подлежат контролю, для номеров выводов, не подлежащих контролю (выводы питания, незадействованные) записывается информация логического "0", такой порядок записи обеспечивает при контроле получение на выходе преобразователя 8 информативного сигнала Р(I) в виде последовательности N импульсов и исключает забракование выводов, не подлежащих контролю. Then, the control Pk (I) and the reference Rat (I) information are recorded in 2N memory resource addresses of the
После загрузки ресурсов памяти в блоке 1 управления формируется сигнал выборки сигнальных выводов КМОП-БИС в качестве входов, т. е. группа сигнальных входов узла 3 подключения становится приемниками сигнальной информации Рк(I). After loading the memory resources in the
По команде ПУСК, вырабатываемой в блоке 1 управления, счетчик адресов ресурсов памяти начинает выполнять операцию I - 1 с начального адреса I = 2N, при этом на сигнальные выводы КМОП-БИС начинают поступать импульсные сигналы с второй группы выходов блока 1 управления с относительным смещением положения импульса во времени в зависимости от порядка расположения номеров сигнальных выводов. От источника 4 опорных уровней на третий вход блока 1 управления поступает уровень опорного напряжения, который формирует верхний уровень импульсных сигналов, поступающих на сигнальные выводы КМОП-БИС, а опорные уровни, подаваемые на третью группу входов многоканального блока 2 контроля служат для формирования опорных уровней компарирования, что обеспечивает контроль низкого и высокого уровней, подаваемых импульсных сигналов на КМОП-БИС на каждом шаге выполнения операции I - 1. According to the START command generated in the
Так как входы преобразователя 8 ток-напряжение с помощью элемента 6 коммутации подключены к выводу питания КМОП-БИС, то на выходе преобразователя 8 ток-напряжение в течение всего времени выполнения операции I - 1 до значения I = 0 будет наблюдаться последовательность импульсов Р(I), которая в блоке 7 регистрации будет сравниваться с эталонной последовательностью Рэт(I), поступающей с второго выхода блока 1 управления, в которой число импульсов равно количеству сигнальных выводов КМОП-БИС, в случае нарушения контактирования сигнальных выводов КМОП-БИС количество импульсов в последовательности P(I) уменьшится на число неконтактирующих выводов, при этом в блоке 7 регистрации формируется команда БРАК, которая поступает с его выхода на второй вход блока 1 управления, для формирования в нем останова и отображения текущего адреса счетчика адресов ресурсов памяти. Since the inputs of the current-voltage converter 8 using the
Номер неконтактирующего вывода определяют, пользуясь выражением N = , где: I - номер адреса останова счетчика.The number of non-contact output is determined using the expression N = where: I is the number of the stop address of the counter.
Если причина неконтактирования может быть устранена, например, загрязнение контактов узла 3 подключения, недостаточный прижим выводов КМОП-БИС и т. п. , то проверка этапа контроля контактирования может быть повторена, для чего после устранения неконтактирования, в блоке 1 управления устанавливают начальный адрес I = 2N, а затем формируют команду ПУСК, при успешной проверке номер адреса останова счетчика должен иметь значение I = 0, что свидетельствует о наличии контактирования КМОП-БИС и возможности перехода к режиму собственно контроля КМОП-БИС. При этом элемент 6 коммутации с помощью блока 1 управления устанавливают в исходное состояние, при котором выход источника 5 питания через замкнутые контакты элемента 6 коммутации подключается к второму входу узла 3 подключения. If the cause of non-contact can be eliminated, for example, contamination of the contacts of the
Использование предлагаемого технического решения по отношению к известному не требует введения в каждый канал многоканального блока 2 контроля генератора тока, ключа и логических элементов. За счет введения элемента 6 коммутации, блока 7 регистрации и преобразователя 8 ток-напряжение, а также организации подачи импульсных сигналов на сигнальные выводы КМОП-БИС и анализа информативного сигнала на его шине питания с помощью преобразователя 8 ток-напряжение обеспечивается определение неконтактирующих выводов. Using the proposed technical solution in relation to the known does not require the introduction into each channel of a
Экономический эффект достигается уменьшением затрат на изготовление аппаратуры контроля при реализации контроля контактирования выводов КМОП-БИС. (56) Авторское свидетельство СССР N 1550444, кл. G 01 G 31/28, 1990. The economic effect is achieved by reducing the cost of manufacturing control equipment during the implementation of the monitoring of contacting the conclusions of CMOS-BIS. (56) Copyright certificate of the USSR N 1550444, cl. G 01
Авторское свидетельство СССР N 1193608, кл. G 01 R 31/28, 1985. USSR author's certificate N 1193608, cl. G 01
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5030828 RU2009518C1 (en) | 1991-07-02 | 1991-07-02 | Method of checking quality of contact of outputs of kmos-lsi and device for realization |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5030828 RU2009518C1 (en) | 1991-07-02 | 1991-07-02 | Method of checking quality of contact of outputs of kmos-lsi and device for realization |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2009518C1 true RU2009518C1 (en) | 1994-03-15 |
Family
ID=21598618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU5030828 RU2009518C1 (en) | 1991-07-02 | 1991-07-02 | Method of checking quality of contact of outputs of kmos-lsi and device for realization |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2009518C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2560967C1 (en) * | 2014-05-26 | 2015-08-20 | Акционерное Общество "НПО "Орион" (АО "НПЦ "Орион") | Method of correction of large-scale integrated circuit topology |
-
1991
- 1991-07-02 RU SU5030828 patent/RU2009518C1/en active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2560967C1 (en) * | 2014-05-26 | 2015-08-20 | Акционерное Общество "НПО "Орион" (АО "НПЦ "Орион") | Method of correction of large-scale integrated circuit topology |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1163721A (en) | Apparatus for the dynamic in-circuit testing of electronic digital circuit elements | |
US3870953A (en) | In circuit electronic component tester | |
US4298980A (en) | LSI Circuitry conforming to level sensitive scan design (LSSD) rules and method of testing same | |
CA1065062A (en) | Non-logic printed wiring board test system | |
US6087841A (en) | Contact test circuit | |
US6347387B1 (en) | Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links | |
US6691269B2 (en) | Method for scan controlled sequential sampling of analog signals and circuit for use therewith | |
JP2006145527A (en) | Method and apparatus for testing embedded-type time domain reflectivity | |
US3826909A (en) | Dynamic comparison tester for go-no-go testing of digital circuit packages in normal environment | |
GB2186094A (en) | Self diagnostic cyclic analysis testing for lsi/vlsi | |
Gillis et al. | Delay test of chip I/Os using LSSD boundary scan | |
US4743842A (en) | Tri-state circuit tester | |
RU2009518C1 (en) | Method of checking quality of contact of outputs of kmos-lsi and device for realization | |
Wang et al. | A self-test and self-diagnosis architecture for boards using boundary scans | |
CA2057363C (en) | Arrangement for testing digital circuit devices having bidirectional outputs | |
CN112585486A (en) | Extended JTAG controller and method for resetting function by using extended JTAG controller | |
KR100305678B1 (en) | Tester of Semiconductor Device | |
CA2057339C (en) | Test interface for a digital circuit | |
JPH01501968A (en) | Computer-aided probe with three-state circuit testing capability | |
Wey et al. | Built-in self-test (BIST) design of large-scale analog circuit networks | |
Barr et al. | End-to-end testing for boards and systems using boundary scan | |
JP4429415B2 (en) | Semiconductor test equipment | |
GB2195027A (en) | Testing electrical circuits | |
Jayousi | Star Test Topology for Testing Printed Circuits Boards | |
US5130648A (en) | Instrument for checking the operational state of an ic-circuit |