RU2559708C1 - Logic converter - Google Patents
Logic converter Download PDFInfo
- Publication number
- RU2559708C1 RU2559708C1 RU2014134238/08A RU2014134238A RU2559708C1 RU 2559708 C1 RU2559708 C1 RU 2559708C1 RU 2014134238/08 A RU2014134238/08 A RU 2014134238/08A RU 2014134238 A RU2014134238 A RU 2014134238A RU 2559708 C1 RU2559708 C1 RU 2559708C1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- elements
- combined
- majority
- connected respectively
- Prior art date
Links
Landscapes
- Train Traffic Observation, Control, And Security (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.
Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые с помощью константной настройки реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.Logic converters are known (see, for example, RF patent 2281545, class G06F 7/57, 2006), which, using a constant setting, implement any of four simple symmetric Boolean functions that depend on four arguments - input binary signals.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.The reason that impedes the achievement of the technical result indicated below when using known logic converters is limited functionality, due to the fact that the implementation of any of the five simple symmetric Boolean functions does not work, depending on five arguments - input binary signals.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2440601, кл. G06F 7/57, 2012 г.), который содержит мажоритарные элементы и с помощью трех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов. При этом максимальное время задержки распространения сигнала в прототипе равно 5×ΔtM, где ΔtM - время задержки мажоритарного элемента.The closest device of the same purpose to the claimed invention in terms of features is the logic converter adopted for the prototype (RF patent 2440601, class G06F 7/57, 2012), which contains major elements and implements any of five using three constant tuning signals simple symmetric Boolean functions depending on five arguments - input binary signals. Moreover, the maximum propagation delay time of the signal in the prototype is 5 × Δt M , where Δt M is the delay time of the majority element.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит семнадцать мажоритарных элементов.The reason that impedes the achievement of the technical result indicated below when using the prototype includes high hardware costs due to the fact that the prototype contains seventeen major elements.
Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия прототипа.The technical result of the invention is to reduce hardware costs while maintaining the functionality and speed of the prototype.
Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем одиннадцать мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что выходы i-го
На чертеже представлена схема предлагаемого логического преобразователя.The drawing shows a diagram of the proposed logical Converter.
Логический преобразователь содержит мажоритарные элементы 11, …, 111, которые имеют по три входа, причем выходы элементов 1i
15.1 5 .
Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы константной настройки f1, f2, f3 ∈ {0, 1}. На его первый, …, пятый информационные входы подаются соответственно двоичные сигналы x1, …, x5 ∈ {0, 1}. На выходе мажоритарного элемента 1h
в котором. Таким образом, на выходе предлагаемого логического преобразователя получимwherein . Thus, at the output of the proposed logical Converter we get
где τ1, …, τ5 есть простые симметричные булевы функции пяти аргументов x1, …, x5 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.). При этом указанный преобразователь содержит одиннадцать мажоритарных элементов, а максимальное время задержки распространения сигнала в нем равно 5×ΔtМ, где ΔtМ - время задержки мажоритарного элемента.where τ 1 , ..., τ 5 are simple symmetric Boolean functions of the five arguments x 1 , ..., x 5 (see page 126 in the book Pospelov D.A. Logical methods of analysis and synthesis of circuits. M: Energy, 1974 ) Moreover, the specified converter contains eleven majority elements, and the maximum signal propagation delay time in it is 5 × Δt M , where Δt M is the delay time of the majority element.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью трех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, имеет быстродействие прототипа и обладает меньшими по сравнению с ним аппаратурными затратами.The above information allows us to conclude that the proposed logical converter with the help of three constant tuning signals implements any of five simple symmetric Boolean functions depending on five arguments - input binary signals, has a prototype speed and has lower hardware costs compared to it.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2014134238/08A RU2559708C1 (en) | 2014-08-20 | 2014-08-20 | Logic converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2014134238/08A RU2559708C1 (en) | 2014-08-20 | 2014-08-20 | Logic converter |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2559708C1 true RU2559708C1 (en) | 2015-08-10 |
Family
ID=53796486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2014134238/08A RU2559708C1 (en) | 2014-08-20 | 2014-08-20 | Logic converter |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2559708C1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2602331C1 (en) * | 2015-09-25 | 2016-11-20 | Олег Александрович Козелков | Logic transducer |
RU2710871C1 (en) * | 2019-03-11 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Logic converter |
RU2757829C1 (en) * | 2020-10-28 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Binary number comparing apparatus |
RU2758185C1 (en) * | 2020-10-28 | 2021-10-26 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Logic converter |
RU2768627C1 (en) * | 2021-04-02 | 2022-03-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Logic converter |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4336468A (en) * | 1979-11-15 | 1982-06-22 | The Regents Of The University Of California | Simplified combinational logic circuits and method of designing same |
DE202004006184U1 (en) * | 2004-04-20 | 2004-06-17 | Gude, Michael, Dr. | Gate array or field programmable gate array using logic elements which can be set for different Boolean operations |
RU2281545C1 (en) * | 2005-05-11 | 2006-08-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logical transformer |
RU2294007C1 (en) * | 2005-11-03 | 2007-02-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logical transformer |
RU2440601C1 (en) * | 2011-01-31 | 2012-01-20 | Закрытое акционерное общество "ИВЛА-ОПТ" | Logic converter |
RU2517720C1 (en) * | 2013-01-09 | 2014-05-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logic converter |
-
2014
- 2014-08-20 RU RU2014134238/08A patent/RU2559708C1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4336468A (en) * | 1979-11-15 | 1982-06-22 | The Regents Of The University Of California | Simplified combinational logic circuits and method of designing same |
DE202004006184U1 (en) * | 2004-04-20 | 2004-06-17 | Gude, Michael, Dr. | Gate array or field programmable gate array using logic elements which can be set for different Boolean operations |
RU2281545C1 (en) * | 2005-05-11 | 2006-08-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logical transformer |
RU2294007C1 (en) * | 2005-11-03 | 2007-02-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logical transformer |
RU2440601C1 (en) * | 2011-01-31 | 2012-01-20 | Закрытое акционерное общество "ИВЛА-ОПТ" | Logic converter |
RU2517720C1 (en) * | 2013-01-09 | 2014-05-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Logic converter |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2602331C1 (en) * | 2015-09-25 | 2016-11-20 | Олег Александрович Козелков | Logic transducer |
RU2710871C1 (en) * | 2019-03-11 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Logic converter |
RU2757829C1 (en) * | 2020-10-28 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Binary number comparing apparatus |
RU2758185C1 (en) * | 2020-10-28 | 2021-10-26 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Logic converter |
RU2768627C1 (en) * | 2021-04-02 | 2022-03-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Logic converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2393527C2 (en) | Logical converter | |
RU2559708C1 (en) | Logic converter | |
RU2281545C1 (en) | Logical transformer | |
RU2517720C1 (en) | Logic converter | |
RU2647639C1 (en) | Logic converter | |
RU2580801C1 (en) | Majority module | |
RU2542920C2 (en) | Logic module | |
RU2542895C1 (en) | Logical converter | |
RU2621281C1 (en) | Logic converter | |
RU2443009C1 (en) | Logic converter | |
RU2580799C1 (en) | Logic transducer | |
RU2518669C1 (en) | Logic converter | |
RU2417404C1 (en) | Logic converter | |
RU2641454C2 (en) | Logic converter | |
RU2549151C1 (en) | Logic converter | |
RU2472209C1 (en) | Logic module | |
RU2629451C1 (en) | Logic converter | |
RU2580798C1 (en) | Logic unit | |
RU2701464C1 (en) | Logic converter | |
RU2703675C1 (en) | Logic converter | |
RU2634229C1 (en) | Logical converter | |
RU2549158C1 (en) | Logic converter | |
RU2629452C1 (en) | Logic converter | |
RU2700557C1 (en) | Logic converter | |
RU2621376C1 (en) | Logic module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20160821 |