RU2543313C2 - Токовое зеркало с пониженным выходным напряжением - Google Patents
Токовое зеркало с пониженным выходным напряжением Download PDFInfo
- Publication number
- RU2543313C2 RU2543313C2 RU2013125676/08A RU2013125676A RU2543313C2 RU 2543313 C2 RU2543313 C2 RU 2543313C2 RU 2013125676/08 A RU2013125676/08 A RU 2013125676/08A RU 2013125676 A RU2013125676 A RU 2013125676A RU 2543313 C2 RU2543313 C2 RU 2543313C2
- Authority
- RU
- Russia
- Prior art keywords
- output
- current mirror
- input
- mos transistors
- transistors
- Prior art date
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Изобретение относится к области радиотехники и электроники и может быть использовано в качестве источника тока или высокоомной нагрузки усилителя в структуре аналоговых микросхем и блоков различного функционального назначения. Достигаемый технический результат - повышение точности передачи тока при сохранении высокого выходного сопротивления и низкого выходного напряжения. Токовое зеркало с пониженным выходным напряжением содержит первый и второй входные МОП-транзисторы, включенные последовательно между шиной питания и входом токового зеркала, а также первый и второй выходные МОП-транзисторы, включенные последовательно между шиной питания и выходом токового зеркала, истоки и изолирующие карманы первого входного и первого выходного МОП-транзисторов соединены с шиной питания, а затворы всех МОП-транзисторов и изолирующие карманы второго входного и второго выходного МОП-транзисторов подключены к входу токового зеркала. 2 з.п. ф-лы, 2 ил.
Description
Область техники
Изобретение относится к области радиотехники и электроники и может быть использовано в качестве источника тока или высокоомной нагрузки усилителя в структуре аналоговых микросхем и блоков различного функционального назначения.
Уровень техники
Развитие современной микроэлектроники сопровождается уменьшением размеров элементов микросхем и снижением напряжения питания. При этом в КМОП-микросхемах снижается выходное сопротивление транзисторов и коэффициент усиления аналоговых блоков.
Традиционным способом повышения коэффициента усиления является последовательное (каскодное) включение МОП-транзисторов с подачей на их затворы разного напряжения смещения [1,2]. Однако при каскодном включении транзисторов повышается минимальное выходное напряжение на последовательно включенных транзисторах, что ограничивает динамический диапазон выходного сигнала.
Известно техническое решение [3], где во входной цепи токового зеркала используются два каскада для независимого смещения затворов транзисторов в выходной цепи. При этом разность напряжений на затворах МОП-транзисторов в выходной цепи определяются разностью ширины транзисторов (w) в двух каскадах входной цепи (фиг.1).
К недостаткам данного технического решения можно отнести высокое входное напряжение; увеличение числа элементов в схеме, а также снижение точности передачи тока из входной цепи токового зеркала в выходную за счет разных режимов работы транзисторов.
Раскрытие изобретения
Задачей предлагаемого изобретения является понижение минимального выходного напряжения токового зеркала при сохранении высокого выходного сопротивления. Техническим результатом, позволяющим выполнить поставленную задачу, является снижение напряжения питания или увеличение динамического диапазона выходного сигнала аналогового блока токового зеркала за счет использования в каскодной цепи МОП-транзисторов с разным пороговым напряжением.
Согласно изобретению этот технический результат достигается за счет того, что в токовом зеркале с пониженным выходным напряжением (фиг.2), включающем первый (1) и второй (2) входные МОП-транзисторы, включенные последовательно между шиной питания (3) и входом токового зеркала (4), а также первый (5) и второй (6) выходные МОП-транзисторы, включенные последовательно между шиной питания (3) и выходом токового зеркала (7); истоки и изолирующие «карманы» первого входного (1) и первого выходного (5) МОП-транзисторов соединены с шиной питания (3); затворы всех МОП-транзисторов и изолирующие карманы второго входного (2) и второго выходного (6) МОП-транзисторов подключены к входу токового зеркала.
Первый выходной (5) и первый входной (1) МОП-транзисторы реализованы топологически в виде блока параллельно соединенных секций минимальной ширины (w), при этом их пороговое напряжение возрастает.
Дополнительно разница пороговых напряжений МОП-транзисторов увеличивается благодарят использованию изолирующих «карманов» с повышенным уровнем легирования.
Повышенное выходное сопротивление токового зеркала достигается за счет увеличения напряжения на стоке первого выходного МОП-транзистора (5) до уровня перехода в пологую область выходной вольтамперной характеристики. Значение этого напряжения равно разнице напряжений затвор-исток первого (5) и второго (6) выходных МОП-транзисторов. Эта разница напряжений складывается из разности пороговых напряжений, влияния положительного смещения изолирующего кармана и вдвое более высокой плотности тока в первом выходном МОП-транзисторе (5).
Краткое описание чертежей
На фиг.1 представлена схема токового зеркала с пониженным выходным напряжением на основе одинаковых МОП-транзисторов (w - минимальная ширина используемых МОП-транзисторов).
На фиг.2 представлена схема токового зеркала с пониженным выходным напряжением на основе МОП-транзисторов с разными пороговыми напряжениями (w - минимальная ширина используемых МОП-транзисторов).
Осуществление изобретения
Основная задача предлагаемого изобретения состоит в уменьшении числа элементов в схеме и повышении точности передачи тока токового зеркала при сохранении высокого выходного сопротивления и низкого выходного напряжения.
Поставленная задача решается тем, что в схеме каскодного токового зеркала использованы МОП-транзисторы с разным пороговым напряжением [4]. Первый входной (1) и первый выходной (5) МОП-транзисторы имеют увеличенное по модулю пороговое напряжение, а второй входной (2) и второй выходной (6) МОП-транзисторы - уменьшенное по модулю пороговое напряжение.
Входные первый (1) и второй (2) транзисторы включены последовательно между шиной питания (3) и входом токового зеркала (4). Выходные первый (5) и второй (6) транзисторы включены последовательно между шиной питания (3) и выходом токового зеркала (7). Истоки и изолирующие карманы первого выходного (5) и первого входного (1) транзисторов подключены к шине питания (3). Затворы всех МОП-транзисторов и изолирующие карманы второго входного (2) и второго выходного (6) транзисторов подключены к входу токового зеркала (4). Такое включение уменьшает напряжение затвор-исток второго входного (2) и второго выходного (6) МОП-транзисторов и увеличивает напряжение сток-исток первого входного (1) и первого выходного (5) транзисторов.
Увеличение по модулю величины порогового напряжения первого входного (1) и первого выходного (5) МОП-транзисторов достигается их реализацией в форме блока параллельно включенных транзисторов минимальной ширины (w), а уменьшение порогового напряжения - объединением электродов затвора и изолирующего «кармана» [4]. Топологическое и схемотехническое изменения порогового напряжения не требуют изменения технологии производства микросхем.
Дополнительное увеличение разницы пороговых напряжений МОП-транзисторов может быть достигнуто применением изолирующих «карманов» с разным уровнем легирования.
За счет того, что пороговое напряжение второго входного (2) и второго выходного (6) транзисторов меньше по модулю, чем у первого входного (1) и первого выходного (5) транзисторов, напряжение в точках последовательного соединения входных и выходных транзисторов увеличивается и достигает уровня, при котором выходные вольтамперные характеристики первого входного (1) и первого выходного (5) транзисторов переходят в область с высоким сопротивлением.
Согласно литературным источникам [1] реально используются режимы работы токового зеркала с выходным напряжением не менее 0,1 В. Следовательно разница пороговых напряжений МОП-транзисторов должна быть больше 0,1 В. Предложенное решение позволяет снизить минимальное выходное напряжение каскодного токового зеркала до 0,2 В без снижения выходного сопротивления.
Предлагаемое в качестве изобретения техническое решение обеспечивает возможность снижения напряжения питания аналоговых блоков, в том числе и в микросхемах на основе нанометровых КМОМ-технологий.
Реализуемость изобретения подтверждается результатами моделирования характеристик токового зеркала с использованием практически проверенных методик, лицензированных программных средств (Spectre Cadence) и верифицированных моделей элементов (Silterra Microelectronics).
[1] S.Chatterjee, К.Pun, N.Stanic', Y.Tsividis, P Kinget. Analog Circuit Design Techniques at 0.5 V. Springer, 2007.
[2] Эннс В.И., Кобзев Ю.М. Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика / Под редакцией канд. техн. наук В.И. Эннса. - М.: Горячая линия - Телеком. - 2005. - 454 с.: ил.
[3] P.Е.Allen, D.R.Holberg. CMOS Analog Circuit Design. New York, Oxford, Oxford University Press, 1996.
[4] A.M.Walke, N.M.Mohapatra. Effects of Small Geometries on the Performance of Gate First High-k Metal Gate NMOS Transistors. IEEE Transactions on Electron Devices. V. 59, N. 10, 2012.
Claims (3)
1. Токовое зеркало с пониженным выходным напряжением, включающее первый и второй входные МОП-транзисторы, включенные последовательно между шиной питания и входом токового зеркала, а также первый и второй выходные МОП-транзисторы, включенные последовательно между шиной питания и выходом токового зеркала; истоки и изолирующие «карманы» первого входного и первого выходного МОП-транзисторов соединены с шиной питания, отличающееся тем, что затворы всех МОП-транзисторов и изолирующие карманы второго входного и второго выходного МОП-транзисторов подключены к входу токового зеркала.
2. Токовое зеркало с пониженным выходным напряжением по п.1, отличающееся тем, что первый выходной и первый входной МОП-транзисторы конструктивно реализованы в виде блока параллельно соединенных секций минимальной ширины.
3. Токовое зеркало с пониженным выходным напряжением по п.1, отличающееся тем, что разница пороговых напряжений МОП-транзисторов достигается использованием изолирующих «карманов» с разным уровнем легирования.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2013125676/08A RU2543313C2 (ru) | 2013-06-04 | 2013-06-04 | Токовое зеркало с пониженным выходным напряжением |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2013125676/08A RU2543313C2 (ru) | 2013-06-04 | 2013-06-04 | Токовое зеркало с пониженным выходным напряжением |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2013125676A RU2013125676A (ru) | 2014-12-10 |
RU2543313C2 true RU2543313C2 (ru) | 2015-02-27 |
Family
ID=53290164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2013125676/08A RU2543313C2 (ru) | 2013-06-04 | 2013-06-04 | Токовое зеркало с пониженным выходным напряжением |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2543313C2 (ru) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6496049B2 (en) * | 2000-08-01 | 2002-12-17 | Hitachi, Ltd. | Semiconductor integrated circuit having a current control function |
RU2455758C1 (ru) * | 2011-04-01 | 2012-07-10 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Каскодный дифференциальный усилитель |
RU2469467C1 (ru) * | 2011-10-21 | 2012-12-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Многокаскадный усилитель переменного тока |
RU2474954C1 (ru) * | 2011-12-13 | 2013-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Токовое зеркало |
-
2013
- 2013-06-04 RU RU2013125676/08A patent/RU2543313C2/ru not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6496049B2 (en) * | 2000-08-01 | 2002-12-17 | Hitachi, Ltd. | Semiconductor integrated circuit having a current control function |
RU2455758C1 (ru) * | 2011-04-01 | 2012-07-10 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Каскодный дифференциальный усилитель |
RU2469467C1 (ru) * | 2011-10-21 | 2012-12-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Многокаскадный усилитель переменного тока |
RU2474954C1 (ru) * | 2011-12-13 | 2013-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Токовое зеркало |
Also Published As
Publication number | Publication date |
---|---|
RU2013125676A (ru) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5323142B2 (ja) | 基準電流源回路 | |
KR20180034555A (ko) | 상보적 전류 전계효과 트랜지스터 소자 및 증폭기 | |
KR101531887B1 (ko) | 네거티브 레벨 쉬프터 | |
JP2011029912A (ja) | 基準電圧回路及び電子機器 | |
JP6097582B2 (ja) | 定電圧源 | |
Nowbahari et al. | Analysis of a low power inverting CMOS Schmitt trigger operating in weak inversion | |
Raja et al. | Design of recycling folded cascode amplifier using potential distribution method | |
RU2543313C2 (ru) | Токовое зеркало с пониженным выходным напряжением | |
JP5570973B2 (ja) | アナログ回路をパワーダウンするための集積回路、装置、および方法 | |
Gupta et al. | Analysis and modeling of capacitances in halo-implanted MOSFETs | |
CN111010151B (zh) | 一种基于深阱mos管的超低电压冷启动振荡器延迟单元 | |
Gaonkar et al. | Modeling, design and analysis of high CMRR two stage gate driven operational transconductance amplifier using 0.18 μm CMOS technology | |
RU139042U1 (ru) | Дифференциальный кмоп-усилитель | |
KR101783490B1 (ko) | 출력 회로 | |
Tanaka et al. | A 0.5-V 85-nW rail-to-rail operational amplifier with a cross-coupled output stage | |
Chaudhry et al. | Bandwidth extension of analog multiplier using dynamic threshold MOS transistor | |
RU2683185C1 (ru) | Операционный транскондуктивный усилитель с дифференциальным выходом | |
CN109062305B (zh) | 基准电压源电路 | |
Voicu-Spineanu et al. | Increased transconductance MOSFET device | |
RU132651U1 (ru) | Кмоп-дифференциальный усилитель с повышенным коэффициентом усиления | |
CN115437448B (zh) | 电流源电路、基准电压电路及芯片 | |
RU158424U1 (ru) | Кмоп-дифференциальный усилитель с повышенным коэффициентом усиления | |
RU158710U1 (ru) | Дифференциальный усилительный входной каскад для схем с низким напряжением питания | |
Ijjada et al. | Design of low power and high speed inverter | |
JP2016121907A (ja) | 温度センサ回路及び集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20150605 |