RU158710U1 - Дифференциальный усилительный входной каскад для схем с низким напряжением питания - Google Patents

Abstract

Дифференциальный усилительный входной каскад содержит два входных n-канальных транзистора (VT2) и (VT5); затвор транзистора (VT2) соединен с карманом транзистора (VT2), образуя вход VREF усилительного каскада; затвор транзистора (VT5) соединен с карманом транзистора (VT5), образуя вход VIN усилительного каскада; соединение затвора с карманом в транзисторах дифференциальной пары является особенностью схемы заявляемого устройства; истоки транзисторов (VT2) и (VT5) объединены и подключены к стокам n-канальных транзисторов (VT3) и (VT6), являющихся источниками тока, истоки транзисторов (VT3) и (VT6) подключены к общей шине, затвор транзистора (VT3) подключен к шине питания; сток транзистора (VT2) подключен к стоку р-канального транзистора (VT1), сток транзистора (VT5) подключен к стоку р-канального транзистора (VT4); затворы транзисторов (VT1), (VT4) и (VT6) соединены между собой и подключены к стоку транзистора (VT2), истоки транзисторов (VT1) и (VT4) подключены к шине питания; стоки транзисторов (VT5) и (VT4) образуют выход VOUT усилителя.

Description

Полезная модель относится к области радиотехники и может быть использована в качестве входных каскадов усилителей аналоговых сигналов, компараторов, в структуре аналоговых и аналого-цифровых микросхем различного функционального назначения с низким напряжением питания.

Вследствие стабильно растущей потребности в мобильных электронных устройствах с питанием от аккумуляторных батарей и необходимости интерфейса с низковольтными электронными схемами, системы с низким напряжением питания являются одними из наиболее динамично развивающихся сегментов рынка. На рынке представлен обширный ассортимент аналоговых интегральных схем с напряжением питания 3,5 и 6 В. Однако, предложения аналоговых интегральных схем с меньшим напряжением питания на рынке практически не представлены, в то время как потребность в них существует. Одним из сдерживающих факторов их развития является трудная с технической точки зрения достижимость приемлемых характеристик аналоговой схемы для низкого напряжения питания.

Известны решения аналоговых схем, обладающих приемлемыми характеристиками при низком напряжении питания. Близким по технической сущности является КМОП дифференциальный усилитель (фиг. 1), представленный в патенте США № US 2006/0261891 A1 [1].

Основная задача предлагаемой полезной модели состоит в обеспечении приемлемых технических характеристик аналоговой схемы, расширении диапазона синфазного сигнала, увеличения коэффициента усиления в условии низкого напряжения питания.

Поставленная задача достигается применением в дифференциальном усилителе (фиг. 1), состоящем из дифференциальной пары n-канальных транзисторов (VT2) и (VT5), затвор транзистора (VT2) является входом VREF усилителя, затвор транзистора (VT5) является входом VIN усилителя, истоки транзисторов (VT2) и (VT5) объединены и подключены к стокам n-канальных транзисторов (VT3) и (VT6), являющихся источниками тока, истоки транзисторов (VT3) и (VT6) подключены к общей шине, затвор транзистора (VT3) подключен к шине питания; сток транзистора (VT2) подключен к стоку p-канального транзистора (VT1), сток транзистора (VT5) подключен к стоку p-канального транзистора (VT4); затворы транзисторов (VT1), (VT4) и (VT6) соединены между собой и подключены к стоку транзистора (VT2), истоки транзисторов (VT1) и (VT4) подключены к шине питания; стоки транзисторов (VT5) и (VT4) образуют выход VOUT усилителя; транзисторов с электрическим соединением затвора с карманом (термин «карман» вводится для обозначения терминала «подложка» МОП транзистора, поскольку термин «подложка», в данном контексте обозначает основание все интегральной схемы, а не отдельного транзистора), для которых характерна большая крутизна переходной характеристики и меньшее напряжение включения (фиг. 2) [2, 3].

Схема заявляемого устройства, соответствующего формуле полезной модели, представлена на фиг. 3. Полезная модель дифференциального усилительного входного каскада содержит два входных n-канальных транзистора (VT2) и (VT5); затвор транзистора (VT2) соединен с карманом транзистора (VT2), образуя вход VREF усилительного каскада; затвор транзистора (VT5) соединен с карманом транзистора (VT5), образуя вход VIN усилительного каскада; истоки транзисторов (VT2) и (VT5) объединены и подключены к стокам n-канальных транзисторов (VT3) и (VT6), являющихся источниками тока, истоки транзисторов (VT3) и (VT6) подключены к общей шине, затвор транзистора (VT3) подключен к шине питания; сток транзистора (VT2) подключен к стоку p-канального транзистора (VT1), сток транзистора (VT5) подключен к стоку p-канального транзистора (VT4); затворы транзисторов (VT1), (VT4) и (VT6) соединены между собой и подключены к стоку транзистора (VT2), истоки транзисторов (VT1) и (VT4) подключены к шине питания; стоки транзисторов (VT5) и (VT4) образуют выход VOUT усилителя.

Отличие заявляемой модели от устройства прототипа заключается в схемотехническом включении транзисторов (VT2) и (VT5) (фиг. 3).

Диапазон входного синфазного сигнала можно определить как [4]

ICMR=[V_DD-|V_SS|]-[V_DS(idc)+V_ON+V_DS(load)],

где ICMR - требуемая величина диапазона синфазного сигнала, V_DD, V_SS - положительный и отрицательный полюсы питания, V_DS(idc) - напряжение сток-исток источника тока, V_ON - напряжение включения дифференциальной пары (пороговое напряжение транзисторов дифференциальной пары), V_DS(load) - напряжение сток-исток на нагрузке.

Из представленного равенства видно, что увеличить диапазон входного синфазного сигнала возможно за счет снижения величины падения напряжения на источнике тока, а также за счет снижения порогового напряжения транзисторов дифференциальной пары.

МОП транзистор с электрически соединенными затвором и карманом характеризуется низким пороговым напряжением [2, 3]. Таким образом, использование в дифференциальной паре транзисторов с электрически соединенными затвором и карманом (см. фиг. 3, транзисторы (VT2) и (VT5)) позволяет расширить диапазон входного синфазного сигнала дифференциального усилителя.

Крутизна МОП-транзистора с электрически соединенными затвором и карманом больше, чем у МОП транзистора в стандартном включении [2] (фиг. 2). Это явление обусловлено работой латерального биполярного транзистора в МОП транзисторной структуре. Следовательно, применение МОП транзисторов с электрическим соединением затвора и кармана в дифференциальной паре позволит повысить коэффициент усиления устройства в целом.

На графиках (фиг. 4 и фиг. 5) представлены амплитудно-частотная и переходная характеристики модели заявляемого усилительного входного каскада и схемы прототипа. Графики получены в системе автоматизированного проектирования Cadence IC, с использованием сертифицированных spice моделей технологии BCD350GE кремниевой фабрики HHNEC (КНР).

В таблице представлен ряд характеристик устройств прототипа и заявляемой модели.

Результаты моделирования показывают, что применение в электрической схеме усилителя транзисторов с электрическим соединением затвора и кармана расширяет диапазон входного синфазного сигнала, а также повышает коэффициент усиления по напряжению.

Таким образом, предлагаемая модель дифференциального усилительного входного каскада имеет преимущества по коэффициенту усиления напряжения, диапазону входного синфазного сигнала в сравнении с прототипом.

Литература.

1. Sugato Mukherjee et al “Low voltage CMOS differential amplifier”, Patent number US 2006/0261891 A1, Nov. 23, 2006.

2. Русанов, А.В. МОП-транзистор с управлением карманом и затвором одновременно [Текст] / А.В. Русанов, А.Ю. Ткачев, Ю.С. Балашов // Вестник Воронежского государственного технического университета. - 2012. - Т. 8. - С. 151-154.

3. Русанов, А.В. Физические основы работы МОП-транзистора с управлением карманом и затвором одновременно [Текст] / А.В. Русанов, А.Ю. Ткачев, Ю.С. Балашов // Вестник Воронежского государственного технического университета. - 2012. - Т. 8. - №11. - С. 116-118.

4. Allen, P.Е. Low voltage analog circuits using standard CMOS technology [Текст] / P.E. Allen, B.J. Blalock, G.A. Rincon // IEEE's International symposium on low power design Laguna California. - 1995. - pp. 209-214

Claims (1)

1. Дифференциальный усилительный входной каскад содержит два входных n-канальных транзистора (VT2) и (VT5); затвор транзистора (VT2) соединен с карманом транзистора (VT2), образуя вход VREF усилительного каскада; затвор транзистора (VT5) соединен с карманом транзистора (VT5), образуя вход VIN усилительного каскада; соединение затвора с карманом в транзисторах дифференциальной пары является особенностью схемы заявляемого устройства; истоки транзисторов (VT2) и (VT5) объединены и подключены к стокам n-канальных транзисторов (VT3) и (VT6), являющихся источниками тока, истоки транзисторов (VT3) и (VT6) подключены к общей шине, затвор транзистора (VT3) подключен к шине питания; сток транзистора (VT2) подключен к стоку р-канального транзистора (VT1), сток транзистора (VT5) подключен к стоку р-канального транзистора (VT4); затворы транзисторов (VT1), (VT4) и (VT6) соединены между собой и подключены к стоку транзистора (VT2), истоки транзисторов (VT1) и (VT4) подключены к шине питания; стоки транзисторов (VT5) и (VT4) образуют выход VOUT усилителя.

   

Images