CN115437448B - 电流源电路、基准电压电路及芯片 - Google Patents

电流源电路、基准电压电路及芯片 Download PDF

Info

Publication number
CN115437448B
CN115437448B CN202211365971.7A CN202211365971A CN115437448B CN 115437448 B CN115437448 B CN 115437448B CN 202211365971 A CN202211365971 A CN 202211365971A CN 115437448 B CN115437448 B CN 115437448B
Authority
CN
China
Prior art keywords
mos
mos transistor
tube
mos tube
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211365971.7A
Other languages
English (en)
Other versions
CN115437448A (zh
Inventor
束克留
万海军
韩兴成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Powerlink Microelectronics Inc
Original Assignee
Suzhou Powerlink Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Powerlink Microelectronics Inc filed Critical Suzhou Powerlink Microelectronics Inc
Priority to CN202211365971.7A priority Critical patent/CN115437448B/zh
Publication of CN115437448A publication Critical patent/CN115437448A/zh
Application granted granted Critical
Publication of CN115437448B publication Critical patent/CN115437448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种电流源电路、基准电压电路及芯片，电流源电路包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管和电流镜单元；第一MOS管、第二MOS管、第三MOS管和第四MOS管中至少两个MOS管工作于不同区域，在第一MOS管、第二MOS管、第三MOS管和第四MOS管中至少一个MOS管上形成具有
Figure 128466DEST_PATH_IMAGE001
特性的电流。根据本发明实施例的电流源电路、基准电压电路及芯片，通过采用独特的四个晶体管组合的方式，辅以电流镜单元，可以产生具有
Figure 778890DEST_PATH_IMAGE001
特性的电流，通过合理调节参数，该电流可在有源电阻上产生一个低温度系数的参考电压，电流源电路结构简单，只用到了CMOS器件，具有极低功耗和极小面积的优点。

Description

电流源电路、基准电压电路及芯片
技术领域
本发明是关于集成电路领域，特别是关于一种电流源电路、基准电压电路及芯片。
背景技术
电压基准电路广泛存在于各类模拟集成电路中，用于为放大器、转换器等核心电路模块提供参考电压或产生参考电流。在很多应用中，低温度系数是电压基准需要具备的特性，其电压温度系数通常在几个到几十个ppm的数量级。
传统带隙基准电路虽然能够满足温度系数的要求，但是其实现通常存在面积和功耗之间的折衷，即满足低功耗就需要大电阻从而占用较大的芯片面积。近年来，随着物联网和传感器应用的兴起，在无源传感节点中的集成电路通常需要保持极低的功耗以满足超长待机的需求，同时单个节点的成本要求较为严苛。因此，在这类电路中，基准源的温度系数和精度的要求相对传统应用而言较为宽松，但是要求其同时具备极低功耗和小面积的特性，因此传统的带隙基准源电路并不适用。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种电流源电路、基准电压电路及芯片，其同时具备极低功耗和极小面积的特性。
为实现上述目的，本发明的实施例提供了一种电流源电路，包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管和电流镜单元。
所述第一MOS管与第二MOS管的源极相连且与地电压或者电源电压相连，所述第一MOS管的漏极与第二MOS管的栅极、第三MOS管的源极以及第四MOS管的源极相连，所述第一MOS管的栅极与第三MOS管的漏极相连，所述第三MOS管的栅极与第四MOS管的栅极相连，所述第四MOS管的栅极和漏极相连，所述电流镜单元与第二MOS管的漏极、第四MOS管的漏极以及第三MOS管的漏极相连，所述第一MOS管、第二MOS管、第三MOS管和第四MOS管中的至少两个MOS管工作于不同工作区域，从而在第一MOS管、第二MOS管、第三MOS管和第四MOS管中的至少一个MOS管上形成具有
Figure 853221DEST_PATH_IMAGE001
特性的电流，/>
Figure 290019DEST_PATH_IMAGE002
是指温度的平方，u是指与温度有关的半导体载流子的迁移率。
在本发明的一个或多个实施例中，所述电流镜单元包括第五MOS管、第六MOS管和第七MOS管，所述第五MOS管、第六MOS管和第七MOS管的栅极相连，所述第五MOS管、第六MOS管和第七MOS管的源极相连且与地电压或者电源电压相连，所述第七MOS管的漏极和栅极相连，所述第五MOS管的漏极与第三MOS管的漏极相连，所述第六MOS管的漏极与第四MOS管的漏极相连，所述第七MOS管的漏极与第二MOS管的漏极相连。
在本发明的一个或多个实施例中，所述第一MOS管的导电沟道的长度和第二MOS管的导电沟道的长度相同，和/或所述第三MOS管的导电沟道的长度和第四MOS管的导电沟道的长度相同。
在本发明的一个或多个实施例中，所述第一MOS管和第二MOS管工作于亚阈值区，所述第三MOS管工作于线性区，所述第四MOS管工作于饱和区。
在本发明的一个或多个实施例中，所述电流源电路还包括修调电路，所述修调电路包括一个或多个调节单元，所述调节单元与第三MOS管的漏极和源极相连。
在本发明的一个或多个实施例中，所述调节单元包括可控开关和调节管，所述可控开关的第一端与调节管的漏极相连，所述可控开关的第二端与第三MOS管的漏极相连，所述调节管的源极与第三MOS管的源极相连，若设置有多个调节单元，多个所述调节管的栅极相连，或者
所述调节单元包括调节管，所述调节管的源极与第三MOS管的源极相连，所述调节管的漏极与第三MOS管的漏极相连，所述调节管的栅极为控制端。
本发明还公开了一种基准电压电路，包括所述的电流源电路，所述基准电压电路还包括复制单元和电阻单元，所述复制单元与电流镜单元相连以复制
Figure 120571DEST_PATH_IMAGE001
特性的电流，所述复制单元与电阻单元相连，基于/>
Figure 35438DEST_PATH_IMAGE001
特性的电流而在所述电阻单元上获得低温度系数的参考电压。
在本发明的一个或多个实施例中，所述复制单元包括第九MOS管，所述第九MOS管的源极与电源电压或地电压相连，所述第九MOS管的栅极与电流镜单元相连以复制
Figure 369467DEST_PATH_IMAGE001
特性的电流，所述第九MOS管的漏极与电阻单元相连。
在本发明的一个或多个实施例中，所述电阻单元包括第八MOS管，所述第八MOS管的栅极和漏极相连并与复制单元相连，所述第八MOS管的源极与地电压或电源电压相连。
本发明还公开了一种芯片，包括所述的电流源或者所述的基准电压电路。
与现有技术相比，根据本发明实施例的电流源电路、基准电压电路及芯片，通过采用独特的四个晶体管组合的方式，辅以与之相匹配的电流镜单元，可以产生具有
Figure 977166DEST_PATH_IMAGE001
特性的电流，通过合理调节参数，该电流可以在有源电阻上产生一个低温度系数的参考电压，电流源电路结构简单，只用到了CMOS器件，具有极低功耗和极小面积的优点。
附图说明
图1是根据本发明一实施例的电流源电路的第一电路原理图。
图2是根据本发明一实施例的电流源电路的第二电路原理图。
图3是根据本发明一实施例的基准电压电路的电路原理图。
图4是根据本发明一实施例的基准电压电路输出的参考电压随温度变化的仿真结果图。
图5是根据本发明另一实施例的基准电压电路的电路原理图。
具体实施方式
下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
实施例1
如图1所示，一种电流源电路，包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4和电流镜单元10。
在本实施例中，第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4均为N沟道MOS管。第一MOS管M1与第二MOS管M2的源极相连且与地电压相连，第一MOS管M1的漏极与第二MOS管M2的栅极、第三MOS管M3的源极以及第四MOS管M4的源极相连，第一MOS管M1的栅极与第三MOS管M3的漏极相连，第三MOS管M3的栅极与第四MOS管M4的栅极相连，第四MOS管M4的栅极和漏极相连。电流镜单元10与第二MOS管M2的漏极、第四MOS管M4的漏极以及第三MOS管M3的漏极相连，以使第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4中的至少两个MOS管工作于不同工作区域，从而在第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4上形成具有
Figure 295015DEST_PATH_IMAGE001
特性的电流，其中，/>
Figure 13572DEST_PATH_IMAGE001
是指电流的温度特性，/>
Figure 467687DEST_PATH_IMAGE003
是指温度的平方，u是指与温度有关的半导体载流子的迁移率。
电流镜单元10包括第五MOS管M5、第六MOS管M6和第七MOS管M7。
在本实施例中，第五MOS管M5、第六MOS管M6和第七MOS管M7均为P沟道MOS管。第五MOS管M5、第六MOS管M6和第七MOS管M7的栅极相连，第五MOS管M5、第六MOS管M6和第七MOS管M7的源极相连且与电源电压相连，第七MOS管M7的漏极和栅极相连，第五MOS管M5的漏极与第三MOS管M3的漏极相连，第六MOS管M6的漏极与第四MOS管M4的漏极相连，第七MOS管M7的漏极与第二MOS管M2的漏极相连。
基于上述连接关系，可得
Figure 511867DEST_PATH_IMAGE004
，/>
Figure 45573DEST_PATH_IMAGE005
，其中， />
Figure 567821DEST_PATH_IMAGE006
为第三MOS管M3的漏极和源极之间的电压，/>
Figure 142022DEST_PATH_IMAGE007
为第一MOS管M1的栅极和源极之间的电压，/>
Figure 91524DEST_PATH_IMAGE008
为第二MOS管M2的栅极和源极之间的电压，/>
Figure 852806DEST_PATH_IMAGE009
为第三MOS管M3的栅极和源极之间的电压，
Figure 444324DEST_PATH_IMAGE010
为第四MOS管M4的栅极和源极之间的电压。
在本实施例中，将第一MOS管M1的导电沟道的长度设置成与第二MOS管M2的导电沟道的长度相同，将第三MOS管M3的导电沟道的长度设置与第四MOS管M4的导电沟道的长度相同。第一MOS管M1与第二MOS管M2的导电沟道的宽长比之比为
Figure 607453DEST_PATH_IMAGE011
，从图1中可以看出，第一MOS管M1与第二MOS管M2的源极相连，所以第一MOS管M1与第二MOS管M2具有相同的阈值电压
Figure 727855DEST_PATH_IMAGE012
。第三MOS管M3和第四MOS管M4的导电沟道的宽长比之比为/>
Figure 507592DEST_PATH_IMAGE013
，从图1中可以看出，第三MOS管M3和第四MOS管M4的源极相连，所以第三MOS管M3和第四MOS管M4具有相同的阈值电压
Figure 371643DEST_PATH_IMAGE014
。
在BSIM模型下，晶体管的工作区域可以分为亚阈值区、线性区和饱和区这三个工作区域。第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4只要不都处于同一个工作区域，就能够产生
Figure 389278DEST_PATH_IMAGE015
特性的电流。
现以第一MOS管M1和第二MOS管M2处于亚阈值区，第三MOS管M3处于线性区，第四MOS管M4处于饱和区的情况为例进行说明。
此时，第一MOS管M1的漏极电
Figure 211740DEST_PATH_IMAGE016
（1）
第二MOS管M2的漏极电流
Figure 947615DEST_PATH_IMAGE017
（2）
第三MOS管M3的漏极电流
Figure 615357DEST_PATH_IMAGE018
（3）
第四MOS管M4的漏极电流
Figure 753077DEST_PATH_IMAGE019
（4）
通过设定电流镜单元10的第五MOS管M5、第六MOS管M6和第七MOS管M7之间的比例关系使得第一MOS管M1的漏极电流
Figure 480862DEST_PATH_IMAGE020
和第二MOS管M2的漏极电流/>
Figure 969612DEST_PATH_IMAGE021
的比值是/>
Figure 175465DEST_PATH_IMAGE022
，第三MOS管M3的漏极电流/>
Figure 433271DEST_PATH_IMAGE023
和第四MOS管M4的漏极电流/>
Figure 331957DEST_PATH_IMAGE024
的比值是/>
Figure 776845DEST_PATH_IMAGE025
，从而对方程(1)~(4)求解可得：
Figure 51969DEST_PATH_IMAGE026
(5)
其中，
Figure 164281DEST_PATH_IMAGE027
，T绝对温度，k波尔茨曼恒量，q电子电量，/>
Figure 233868DEST_PATH_IMAGE028
是电子迁移率，/>
Figure 431631DEST_PATH_IMAGE029
是栅氧化层单位面积电容，n是亚阈值梯度因子。因此/>
Figure 244867DEST_PATH_IMAGE030
， K是与温度无关的常系数，其他几个支路的电流都与/>
Figure 477265DEST_PATH_IMAGE031
成比例。故此电路能够产生具有/>
Figure 452174DEST_PATH_IMAGE032
特性的电流。
如图2所示，电流源电路还包括修调电路20，修调电路20与第三MOS管M3的漏极和源极相连，以提高电流源电路的鲁棒性。
修调电路20包括一个或多个调节单元21，调节单元21包括可控开关和调节管，可控开关的第一端与调节管的漏极相连，可控开关的第二端与第三MOS管M3的漏极相连，调节管的源极与第三MOS管M3的源极相连，若设置有多个调节单元21，多个调节管的栅极相连，通过闭合可控开关的数量能够调节与第三MOS管M3相连的调节管的数量。
通过调节与第三MOS管M3并联的调节管的个数，以调节第三MOS管M3并联调节管后的尺寸，从而改变第三MOS管M3和第四MOS管M4的宽长比之比的
Figure 137233DEST_PATH_IMAGE033
，进而调整MOS管的工作区域，确保不会出现第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4处在同一个工作区的情况，提高电路的鲁棒性。
在本实施例中，调节单元21可设置有多个，调节单元21具体的数量可根据实际需要的修调范围进行设定。对应的可控开关也具有多个，分别为第一可控开关S1、第二可控开关S2至第N可控开关SN；对应的调节管也具有多个，分别为第一调节管MT0、第二调节管MT1至第N调节管MTN，第一调节管MT0、第二调节管MT1至第N调节管MTN的栅极均相连接接收控制电压。由于第三MOS管M3为N沟道MOS管，所以调节管也为N沟道MOS管。在其他实施例中，若第三MOS管M3为P沟道MOS管，则调节管也为P沟道MOS管。
在本实施例中，各调节管的宽长比可以以二进制递增的方式设置，例如1:2:4:8:16，从而达到扩大调节范围的目的。
在其他实施例中，可以将调节单元21中的可控开关舍弃。此时，调节管的源极与第三MOS管M3的源极相连，调节管的漏极与第三MOS管M3的漏极相连，调节管的栅极为控制端，通过给不同数量的调节管的栅极提供控制电压，以调节与第三MOS管M3相连的调节管的数量。
如图3所示，本实施例还公开了一种基准电压电路，包括上述的电流源电路，基准电压电路还包括复制单元和电阻单元，复制单元与电流镜单元10相连以复制
Figure 754159DEST_PATH_IMAGE034
特性的电流，复制单元与电阻单元相连，基于/>
Figure 575485DEST_PATH_IMAGE034
特性的电流而在电阻单元上获得低温度系数的参考电压VREF。
另外，由于电流源电路具有简并点，所以需要增加启动电路保证电路正常运行。
在本实施例中，复制单元包括第九MOS管M9，电阻单元包括第八MOS管M8。在本实施例中，第九MOS管M9为P沟道MOS管，第八MOS管M8为N沟道MOS管。第九MOS管M9的源极与电源电压相连，第九MOS管M9的栅极与第五MOS管M5、第六MOS管M6和第七MOS管M7的栅极相连以复制
Figure 252454DEST_PATH_IMAGE034
特性的电流至第八MOS管M8，第九MOS管M9的漏极与第八MOS管M8的漏极相连，第八MOS管M8的栅极和漏极短接，第八MOS管M8的源极与地电压相连。
基于
Figure 424809DEST_PATH_IMAGE034
特性的电流并选择合理尺寸的第八MOS管M8，能够在第八MOS管M8形成的电阻单元上获得低温度系数的参考电压VREF并从第八MOS管M8的漏极输出，该参考电压VREF的理论值为第八MOS管M8的阈值电压外延到绝对零度时的值，采用典型的65nm CMOS工艺，将第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9的尺寸设为如表1所给出的值，通过仿真能够得到如图4所示的参考电压VREF随温度变化的曲线，由图4可以看出，参考电压VREF的值为449.6mV，零下四十摄氏度到一百二十五摄氏度之间的电压温度系数为26ppm，总电流为70nA。
表1
Figure 314268DEST_PATH_IMAGE035
本实施例还公开了一种芯片，包括上述的电流源和/或上述的基准电压电路。
实施例2
如图5所示，本实施例中的电流源电路和实施例1的区别在于，第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4为P沟道MOS管，第五MOS管M5、第六MOS管M6和第七MOS管M7为N沟道MOS管。
具体的，第一MOS管M1与第二MOS管M2的源极相连且与电源电压相连，第一MOS管M1的漏极与第二MOS管M2的栅极、第三MOS管M3的源极以及第四MOS管M4的源极相连，第一MOS管M1的栅极与第三MOS管M3的漏极相连，第三MOS管M3的栅极与第四MOS管M4的栅极相连，第四MOS管M4的栅极和漏极相连。
第五MOS管M5、第六MOS管M6和第七MOS管M7的栅极相连，第五MOS管M5、第六MOS管M6和第七MOS管M7的源极相连且与地电压相连，第七MOS管M7的漏极和栅极相连，第五MOS管M5的漏极与第三MOS管M3的漏极相连，第六MOS管M6的漏极与第四MOS管M4的漏极相连，第七MOS管M7的漏极与第二MOS管M2的漏极相连。
本实施例中的基准电压电路和实施例1的区别在于，第九MOS管M9对应为N沟道MOS管，第八MOS管M8对应为P沟道MOS管。
具体的，第九MOS管M9的源极与地电压相连，第九MOS管M9的栅极与第五MOS管M5、第六MOS管M6和第七MOS管的栅极相连以复制
Figure 255679DEST_PATH_IMAGE034
特性的电流，第九MOS管M9的漏极与第八MOS管M8的栅极和漏极相连，第八MOS管M8的源极与电源电压相连，基于/>
Figure 837970DEST_PATH_IMAGE034
特性的电流在由第八MOS管M8形成的电阻单元上获得低温度系数的参考电压VREF并从第八MOS管M8的漏极输出。
本实施例还公开了一种芯片，包括上述的电流源和/或上述的基准电压电路。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种电流源电路，其特征在于，包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管和电流镜单元；
所述第一MOS管与第二MOS管的源极相连且与地电压或者电源电压相连，所述第一MOS 管的漏极与第二MOS管的栅极、第三MOS管的源极以及第四MOS管的源极相连，所述第一MOS 管的栅极与第三MOS管的漏极相连，所述第四MOS管的栅极和漏极相连，所述电流镜单元与 第二MOS管的漏极、第四MOS管的漏极以及第三MOS管的漏极相连，所述电流镜单元用于至少 使得第一MOS管的漏极电流和第二MOS管的漏极电流成比例以及使得第三MOS管的漏极电流 和第四MOS管的漏极电流成比例，所述第一MOS管、第二MOS管、第三MOS管和第四MOS管中的 至少两个MOS管工作于不同工作区域，从而在第一MOS管、第二MOS管、第三MOS管和第四MOS 管中的至少一个MOS管上形成具有
Figure 940816DEST_PATH_IMAGE001
特性的电流，
Figure 195080DEST_PATH_IMAGE002
是指温度的平方，
Figure 104392DEST_PATH_IMAGE003
是指与温度有关 的半导体载流子的迁移率。
2.如权利要求1所述的电流源电路，其特征在于，所述电流镜单元包括第五MOS管、第六MOS管和第七MOS管，所述第五MOS管、第六MOS管和第七MOS管的栅极相连，所述第五MOS管、第六MOS管和第七MOS管的源极相连且与地电压或者电源电压相连，所述第七MOS管的漏极和栅极相连，所述第五MOS管的漏极与第三MOS管的漏极相连，所述第六MOS管的漏极与第四MOS管的漏极相连，所述第七MOS管的漏极与第二MOS管的漏极相连。
3.如权利要求1所述的电流源电路，其特征在于，所述第一MOS管的导电沟道的长度和第二MOS管的导电沟道的长度相同，和/或所述第三MOS管的导电沟道的长度和第四MOS管的导电沟道的长度相同。
4.如权利要求1所述的电流源电路，其特征在于，所述第一MOS管和第二MOS管工作于亚阈值区，所述第三MOS管工作于线性区，所述第四MOS管工作于饱和区。
5.如权利要求1所述的电流源电路，其特征在于，所述电流源电路还包括修调电路，所述修调电路包括一个或多个调节单元，所述调节单元与第三MOS管的漏极和源极相连。
6.如权利要求5所述的电流源电路，其特征在于，所述调节单元包括可控开关和调节管，所述可控开关的第一端与调节管的漏极相连，所述可控开关的第二端与第三MOS管的漏极相连，所述调节管的源极与第三MOS管的源极相连，若设置有多个调节单元，多个所述调节管的栅极相连，或者
所述调节单元包括调节管，所述调节管的源极与第三MOS管的源极相连，所述调节管的漏极与第三MOS管的漏极相连，所述调节管的栅极为控制端。
7.一种基准电压电路，其特征在于，包括如权利要求1~6任一项所述的电流源电路，所 述基准电压电路还包括复制单元和电阻单元，所述复制单元与电流镜单元相连以复制
Figure 723593DEST_PATH_IMAGE004
特性的电流，所述复制单元与电阻单元相连，基于
Figure 584101DEST_PATH_IMAGE004
特性的电流而在所述电阻单元上获得 低温度系数的参考电压。
8.如权利要求7所述的基准电压电路，其特征在于，所述复制单元包括第九MOS管，所述 第九MOS管的源极与电源电压或地电压相连，所述第九MOS管的栅极与电流镜单元相连以复 制
Figure 877942DEST_PATH_IMAGE004
特性的电流，所述第九MOS管的漏极与电阻单元相连。
9.如权利要求7所述的基准电压电路，其特征在于，所述电阻单元包括第八MOS管，所述第八MOS管的栅极和漏极相连并与复制单元相连，所述第八MOS管的源极与地电压或电源电压相连。
10.一种芯片，其特征在于，包括如权利要求1~6任一项所述的电流源电路和/或如权利要求7~9任一项所述的基准电压电路。
CN202211365971.7A 2022-11-03 2022-11-03 电流源电路、基准电压电路及芯片 Active CN115437448B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211365971.7A CN115437448B (zh) 2022-11-03 2022-11-03 电流源电路、基准电压电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211365971.7A CN115437448B (zh) 2022-11-03 2022-11-03 电流源电路、基准电压电路及芯片

Publications (2)

Publication Number Publication Date
CN115437448A CN115437448A (zh) 2022-12-06
CN115437448B true CN115437448B (zh) 2023-03-24

Family

ID=84252337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211365971.7A Active CN115437448B (zh) 2022-11-03 2022-11-03 电流源电路、基准电压电路及芯片

Country Status (1)

Country Link
CN (1) CN115437448B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101917187B1 (ko) * 2012-05-04 2018-11-09 에스케이하이닉스 주식회사 기준전압 발생기
CN103713684B (zh) * 2013-12-18 2016-01-20 深圳先进技术研究院 电压基准源电路
CN105974989B (zh) * 2016-06-15 2017-10-24 中山大学 一种基于亚阈值的低功耗全cmos基准源电路
CN106527572B (zh) * 2016-12-08 2018-01-09 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路
CN208188713U (zh) * 2018-05-30 2018-12-04 丹阳恒芯电子有限公司 一种低压低功耗基准电路
CN111813177A (zh) * 2020-07-17 2020-10-23 广州大学 一种带有负反馈的高性能cmos电压基准源

Also Published As

Publication number Publication date
CN115437448A (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
US6815941B2 (en) Bandgap reference circuit
US7164260B2 (en) Bandgap reference circuit with a shared resistive network
JP4276812B2 (ja) 温度検出回路
CN104656732B (zh) 电压基准电路
US20030098735A1 (en) Integrated circuit current reference
US20080265860A1 (en) Low voltage bandgap reference source
CN111226098B (zh) 改进的基于亚阈值的半导体温度传感器
JP2003283258A (ja) 低電圧動作の基準電圧源回路
GB2538258A (en) Reference voltages
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
CN104181971B (zh) 一种基准电压源
CN115437448B (zh) 电流源电路、基准电压电路及芯片
CN114415776A (zh) 带隙基准电压源电路及电子装置
CN111752328A (zh) 带隙基准电压产生电路
JP3557739B2 (ja) 基準電圧発生回路
JP2013054535A (ja) 定電圧発生回路
CN113434005B (zh) 一种可控电阻电路
JP2005044051A (ja) 基準電圧発生回路
CN110568902B (zh) 一种基准电压源电路
CN113804319A (zh) 温度传感器及集成电路
CN109582077B (zh) 低耗电电源启动重设电路与参考信号电路
CN109062305B (zh) 基准电压源电路
Hirose et al. Ultralow-power temperature-insensitive current reference circuit
CN115373460B (zh) 一种电压基准源及集成电路
CN110855294A (zh) 电路模块以及数模转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant