RU2368030C2 - Полупроводниковая подложка, полупроводниковое устройство и способ получения полупроводниковой подложки - Google Patents

Полупроводниковая подложка, полупроводниковое устройство и способ получения полупроводниковой подложки Download PDF

Info

Publication number
RU2368030C2
RU2368030C2 RU2007126749/28A RU2007126749A RU2368030C2 RU 2368030 C2 RU2368030 C2 RU 2368030C2 RU 2007126749/28 A RU2007126749/28 A RU 2007126749/28A RU 2007126749 A RU2007126749 A RU 2007126749A RU 2368030 C2 RU2368030 C2 RU 2368030C2
Authority
RU
Russia
Prior art keywords
layer
dislocations
semiconductor substrate
dislocation
indices
Prior art date
Application number
RU2007126749/28A
Other languages
English (en)
Other versions
RU2007126749A (ru
Inventor
Максим ОДНОБЛЮДОВ (FI)
Максим ОДНОБЛЮДОВ
Владислав БУГРОВ (FI)
Владислав БУГРОВ
Алексей РОМАНОВ (FI)
Алексей РОМАНОВ
Теему ЛАНГ (FI)
Теему ЛАНГ
Original Assignee
ОптоГан Ой
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ОптоГан Ой filed Critical ОптоГан Ой
Publication of RU2007126749A publication Critical patent/RU2007126749A/ru
Application granted granted Critical
Publication of RU2368030C2 publication Critical patent/RU2368030C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Изобретение относится к полупроводниковым структурам, полученным на полупроводниковой подложке с пониженной плотностью пронизывающих дислокаций. Полупроводниковая подложка (1) по настоящему изобретению выполнена из нитридов металлов III группы, имеющих кристаллическую структуру вюрцита, и выращена в паровой фазе либо на инородной подложке (2) с ориентацией (0001), с параметрами решетки, не соответствующими веществам полупроводниковой подложки, либо на существующем сильно дислоцированном слое (3) с ориентацией (0001) из веществ полупроводниковой подложки, и имеет сильно пониженную плотность дислокаций. Согласно настоящему изобретению для понижения плотности дислокаций используют структуру, которая включает слой (4) перенаправления дислокаций, обеспечивающий намеренный наклон пронизывающих дислокаций (6) в направлении высокоиндексных кристаллографических плоскостей, имеющих кристаллографические индексы, отличные от (0001) и такие как индексы типа , чтобы увеличить вероятность взаимодействия дислокаций; и расположенный над указанным слоем (4) дислокаций слой (5) взаимодействия дислокаций, в котором пронизывающие дислокации (6) объединяются между собой, что приводит к пониженной плотности пронизывающих дислокаций на поверхности полупроводниковой подложки (7). 3 н. и 11 з.п. ф-лы, 10 ил.

Description

Настоящее изобретение относится к полупроводниковой подложке с пониженной плотностью пронизывающих дислокаций. В частности, эта полупроводниковая подложка образована из нитридов металлов III группы с кристаллической структурой вюрцита, и ее выращивают в паровой фазе либо на инородной подложке с ориентацией (0001) и с параметрами решетки, не соответствующими веществам полупроводниковой подложки, либо на существующем сильно дислоцированном слое с ориентацией (0001), образованном веществами полупроводниковой подложки. Это изобретение также относится к устройству, использующему такую подложку, и к способу изготовления такой подложки.
Рост нитридов металлов III группы с ориентацией (0001) и с кристаллической структурой вюрцита на инородной подложке с большим несоответствием параметров решетки, например на сапфире, карбиде кремния, кремнии или оксиде цинка, протекает через формирование трехмерных островков на поверхности подложки. В качестве первой стадии обычно на подложке осаждают тонкий слой при низкой температуре. Этот слой является сплошным, но имеет поликристаллическую структуру наноразмеров. Этот слой состоит из смеси кубической и гексагональной фаз. Затем температуру поднимают до типичной температуры роста и происходит перекристаллизация зародышевого слоя. При перекристаллизации сплошной двухмерный слой разрушается, образуются и растут на поверхности подложки трехмерные островки вещества в гексагональной фазе, как результат массопереноса через газовую фазу. Эти островки обычно имеют пирамидальную форму. Несоответствие параметров кристаллической решетки на границе раздела слоя и подложки является причиной образования дислокаций несоответствия (ДН) с направленными вдоль границы раздела линиями дислокаций. Эти ДН уменьшают упругую деформацию, связанную с несоответствием, и не являются вредными для конструкции устройства. Внутренняя часть такого островка на первой стадии перекристаллизации по существу свободна от дислокаций и может содержать только небольшое количество пронизывающих дислокаций (ПД). Эти островки также демонстрируют разориентировку кручения своей кристаллической решетки вокруг направления роста [0001]. Переход на режим 2D планарного роста может быть достигнут при последующем росте и объединении островков. Из-за разориентировки этих островков формируются в основном ПД краевого типа на границах объединяющихся островков. Плотность ПД в реальных пленках из нитридов элементов III группы может достигать примерно 1010 см-2. Вертикальные ПД распространяются через слой при дальнейшем росте без взаимодействий и остаются в рабочей области электронных и оптоэлектронных устройств. Известно, что наличие такой высокой плотности ПД меняет физические характеристики устройства. Несмотря на свою высокую плотность, ПД являются по существу неравновесными дефектами. Поэтому их число можно снизить соответствующей обработкой вещества или подбором условий роста. В последнее годы большое количество экспериментальных исследований и практических изобретений было направлено на снижение плотности ПД в нитридах элементов III группы.
Способ выращивания кристаллических эпитаксиальных слоев на подложке с несоответствующими параметрами решетки посредством осаждения тонкого низкотемпературного слоя описан J.Matthews и W.Stobbs в патенте США 4174422. Для случая пленок AlxGa1-xN способ описан I.Akasaki и N.Sawaki в патенте США 4855249. Типичной плотностью ПД, достигаемой в эпитаксиальных слоях нитридов металлов III группы с кристаллической структурой вюрцита, выращенных на низкотемпературных слоях, является ~109 см-2. Различные варианты этого способа составляют значительную часть патентов, посвященных инициированию роста нитридов металлов III группы на инородной подложке, см., например, К.Manabe и др. в патенте США №5122845; S.Nakamura в патенте США 5290393; Y.Ohba и A.Hatano в патенте США 5656832. Также Н.Kawai и др. в патенте США 5863811 показали, что использование нескольких низкотемпературных слоев может снизить плотность ПД.
Было предложено несколько других способов снижения плотности дислокаций в кристаллических эпитаксиальных слоях, выращиваемых на подложке с несоответствующими параметрами решетки. Т.Mishima и др. в патенте США 5633516 предложили использование буферных слоев со ступенчато изменяющимся периодом решетки. J Bean и др. в патенте США 5091767 предложили использовать «стоки дислокаций», аморфные области слоя на подложке, в которых дислокации уничтожаются при распространении в аморфном веществе. Н.Morkoc в патенте США 6657232 описал фильтр дефектов, включающий островки одного вещества, образованные на нижележащем веществе и непрерывный слой второго вещества над этими островками.
Наиболее эффективными, известными на сегодняшний день способами снижения плотности ПД в эпитаксиальных слоях, выращиваемых на инородной подложке, являются рост селективных зон (РСЗ) и эпитаксиальное горизонтальное наращивание (ЭГН) слоя на предварительно осажденном диэлектрическом защитном покрытии через отверстия в нем. Первое обсуждение принципиальных особенностей селективной эпитаксии полупроводников, таких как GaAs на Si, насколько нам известно, было приведено D.Morrison и Т.Daud в патенте США 4522661. Много публикаций было посвящено РСЗ и ЭГН различных традиционных полупроводников III-V групп на подложках с сильно несоответствующими параметрами решетки. D.Kapolnek и др. сообщили (Appl. Phys. Lett. 71 (9), 1204 (1997)), что имеет место сильная анизотропия при росте GaN на сапфировой подложке путем РСЗ с использованием линейных образцов защитных покрытий. Сообщалось, что скорости роста по вертикали и по горизонтали имеют противоположную ориентацию в отношении минимума и максимума и гексагональную симметрию. Возможность селективного роста гексагональных микропризм из нитрида галлия на сапфировой подложке (0001) была успешно продемонстрирована Т. Akasaka и др. (Appl. Phys. Lett. 71(15), 2196 (1997)). Варианты ЭГН были продемонстрированы A.Sakai и др. (Appl. Phys. Lett. 71(16), 2259 (1997)), Т.Zheleva и др. (Appl. Phys. Lett. 71(17), 2472 (1997)), и R.Davis и др. в патенте США 6051849. М.Coltrin и др. обнаружили (MRS Internet J. Nitride Semicond. Res. 4S1, G6.9 (1999)), что на характерную морфологию ЭГН влияет коэффициент заполнения защитного покрытия. Кроме того, было показано J. Park и др. (Appl. Phys. Lett. 73(3), 333 (1998)), что скорость роста по вертикали сильно зависит как от ориентации отверстия полосы защитного покрытия, так и от коэффициента заполнения, в то время как горизонтальное наращивание относительно слабо зависит от коэффициента заполнения, но сильно зависит от ориентации полосы.
В большинстве вариантов этих способов, см., например, патент США 5880485 (D.Marx и др.), патент США 6252261 В1 (A.Usui и др.), распространение ПД выше защищенных покрытием областей блокируют защитным покрытием (см. Фиг.2а), и качество кристаллов слоев эпитаксиального полупроводника, выращенных этими способами, можно радикально улучшить. Однако свободные от дислокаций зоны в этом случае ограничены узкими полосами над полосами диэлектрика. К тому же, образуются новые дислокации в областях, где встречаются крылья наращивания от соседних отверстий, из-за явления наклона кристаллической решетки в области крыльев, см., например, Р.Fini и др. (J. Cryst. Growth 209, 581 (2000)) и А.Romanov и др. (J, Appl. Phys. 93(1), 106 (2003)). Поэтому эти методы могут быть использованы только для узких устройств типа лазерных диодов. Улучшенный вариант способа ЭГН был предложен Р. Vennegues и др.. (J, Appl. Phys. 87(9), 4175 (2000)). Они предлагают режимы роста, которые обеспечивают изгибание дислокаций при горизонтальном наращивании таким образом, что направление их линий становится параллельным поверхности раздела слой-подложка (см. Фиг.2b). В результате предотвращают дальнейшее распространение дислокаций, перпендикулярных к поверхности эпитаксиального слоя. Одним из недостатков этих вариантов является то, что они представляют собой ex situ процессы. Существуют несколько вариантов РСЗ и ЭГН способов, таких как пендеоэпитаксия, см., например, патент США 6177688 (К. Linthicum и др.), и консольная эпитаксия, см., например, патент США 6599362 С.Ashby и др., и Т.М.Katona и др. (Appl. Phys. Lett. 79 (18), 2907 (2001)), которые составляют значительную часть патентов, посвященных уменьшению дислокаций при гетероэпитаксии нитридов металлов III группы.
Среди способов in situ наиболее эффективным является осаждение диэлектрического материала на подложку или на нижний эпитаксиальный слой, что создает частичное нерегулярное покрытие, то есть нанесение защитного микропокрытия на площадь поверхности эпитаксиального слоя в виде прослойки с толщиной субмонослоя (см., например, патент США 6610144, U.Mishra и S.Keller). Осаждаемым диэлектрическим материалом может быть, например, нитрид кремния, диоксид кремния или нитрид магния. Он действует как «анти-поверхностно-активное» вещество, способствуя режиму трехмерного роста на непокрытых областях подложки. Рост эпитаксиальной пленки затем продолжается путем горизонтального наращивания на покрытых диэлектриком областях, аналогичного ЭГН. Часть дислокаций либо оказываются блокированными защитным микропокрытием, либо изогнутыми при горизонтальном наращивании на областях защитных микропокрытий (см., например, патент США 6802902, В.Beamont и др.) и становятся параллельными поверхности подложки. Эффективность этого способа ограничена тем фактом, что области защитных микропокрытий распределены случайно и не обеспечивают селективной обработки областей дислокаций. Эффективность также меньше для слоев с меньшим количеством дислокаций.
Способ снижения дислокаций, который обеспечивает селективную обработку дислокаций, описан N.Ledentsov в заявке на патент США 20020167022 А1. Варианты этого способа описаны также R.Croft и др. в WO 2004/008509 А1.
В соответствии с описанием существующего уровня техники, несмотря на все развитие в этой области, известные решения все еще имеют много недостатков и слабых мест. Существует очевидная потребность в подложке, образованной из нитридов металлов III группы, обладающей сильно сниженной плотностью дислокаций по всей своей поверхности. В особенности, существует потребность в эффективном, регулируемом, полностью in situ способе изготовления таких подложек с подходящим качеством поверхности для дальнейшего эпитаксиального роста слоев полупроводникового устройства.
Целью настоящего изобретения является устранение указанных выше недостатков существующего уровня техники.
В частности, целью настоящего изобретения является создание нового типа полупроводниковой подложки с сильно пониженной плотностью пронизывающих дислокаций и поверхностью, пригодной для эпитаксиального роста, причем эта подложка образована из нитридов металлов III группы, имеющих кристаллическую структуру вюрцита, и выращена в паровой фазе либо на инородной подложке с ориентацией (0001), с параметрами решетки, не соответствующими веществам полупроводниковой подложки, либо на существующем сильно дислоцированном слое с ориентацией (0001) веществ полупроводниковой подложки.
Далее, целью настоящего изобретения является также получение нового типа полупроводникового устройства, включающего описанную выше полупроводниковую подложку.
Наконец, целью настоящего изобретения является также обеспечение нового, эффективного и хорошо регулируемого способа изготовления in situ полупроводниковой подложки описанного выше типа.
Полупроводниковая подложка по этому изобретению характеризуется тем, что изложено в п.1 формулы изобретения. Эта подложка образована из нитридов металлов III группы, имеющих кристаллическую структуру вюрцита, и выращена в паровой фазе либо на инородной подложке с ориентацией (0001), с параметрами решетки, не соответствующими веществам полупроводника, либо на существующем сильно дислоцированном слое с ориентацией (0001) из веществ полупроводниковой подложки. Наиболее типичными используемыми нитридами являются GaN или AlxGa1-xN, 0<x≤1, но также можно использовать другие вещества, такие как InyGa1-yN, 0<у≤1, и BN. В соответствии с настоящим изобретением полупроводниковая подложка включает слой перенаправления дислокаций, в котором происходит наклон пронизывающих дислокаций в направлении высокоиндексных кристаллографических плоскостей, характеризуемых индексами, отличными от (0001), и такими как индексы типа
Figure 00000001
для того чтобы увеличить вероятность столкновения пронизывающих дислокаций; и, расположенный выше указанного слоя перенаправления дислокаций, слой взаимодействия дислокаций, в котором пронизывающие дислокации объединяются друг с другом, что приводит к пониженной плотности пронизывающих дислокаций на поверхности полупроводниковой подложки. Такая поверхность с пониженной плотностью дислокаций имеет высокое качество кристаллической структуры и хорошо подходит для дальнейшего эпитаксиального выращивания на ней слоев устройства. Плотность дислокаций понижена на всей поверхности, в отличие от подложек существующего уровня техники, в которых снижение плотности дислокаций выполняют частичным нанесением защитного покрытия на сильно дислоцированный слой на начальных стадиях роста подложки.
Полупроводниковое устройство в соответствии с настоящим изобретением характеризуется тем, что представлено в п.4 формулы изобретения. Полупроводниковое устройство выполнено из нитридов металлов III группы, имеющих кристаллическую структуру вюрцита, и выращено в паровой фазе либо на инородной подложке с ориентацией (0001), с параметрами решетки, не соответствующими веществам полупроводникового устройства, либо на существующем сильно дислоцированном слое с ориентацией (0001) веществ полупроводникового устройства. Это устройство включает полупроводниковую подложку и слои устройства, расположенные над указанной подложкой. В соответствии с настоящим изобретением полупроводниковая подложка включает слой перенаправления дислокаций, в котором происходит наклон пронизывающих дислокаций в направлении высокоиндексных кристаллографических плоскостей, имеющих индексы, отличные от (0001), такие как индексы типа
Figure 00000002
, чтобы увеличить вероятность столкновения пронизывающих дислокаций; и слой взаимодействия дислокаций, в котором пронизывающие дислокации объединяются друг с другом, что приводит к пониженной плотности пронизывающих дислокаций на поверхности полупроводниковой подложки. Это полупроводниковое устройство может быть, например, СИДом (светоизлучающим диодом) или лазерным диодом. С этой структурой достигают очевидных преимуществ, заключающихся в формировании слоев устройства лучшего качества, благодаря низкой плотности дислокаций на всей поверхности полупроводниковой подложки.
Указанного наклона пронизывающих дислокаций в соответствии с настоящим изобретением можно достичь, например, путем развития граней, соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), такими как индексы типа
Figure 00000003
. Затем, наклон обуславливается уменьшением энергии дислокации, когда дислокация становится перпендикулярной к намеренно введенной грани, соответствующей высокоиндексной плоскости, в сравнении с энергией пронизывающей дислокации с линией дислокации вдоль кристаллической оси [0001]. Это следует из пропорциональности между энергией дислокации и ее длиной. Кроме того, дислокации, имеющие вектор Бюргерса, равный одной из трех трансляций
Figure 00000004
базальной плоскости, имеют максимальную энергию на единицу длины (описанную энергетическим фактором), когда их линейное направление параллельно к [0001], то есть для случая краевых дислокаций с линейным направлением, параллельным оси с элементарной ячейки вюрцита. Это благоприятствует процессу наклона краевой пронизывающей дислокации [0001] к энергетически более благоприятному положению. Локально изменение направления линии дислокации побуждается конфигурационной силой, которая вызвана взаимодействием дислокации со свободной поверхностью. Наклон дислокации с первоначальной ориентацией [0001] значительно увеличивает их вероятность взаимодействовать и реагировать друг с другом. В результате такого взаимодействия происходит уничтожение двух дислокаций с противоположными векторами Бюргерса или слияние двух дислокаций с образованием единственной ПД. Оба эти процесса обеспечивают снижение плотности дислокаций.
Предпочтительно, в соответствии с настоящим изобретением, слой перенаправления дислокаций имеет толщину 0,2-0,4 мкм для обеспечения эффективного наклона пронизывающих дислокаций. Слой взаимодействия дислокаций, в соответствии с настоящим изобретением, предпочтительно имеет толщину 1-10 мкм для обеспечения достаточного количества реакций дислокаций.
Способ изготовления полупроводниковой подложки по настоящему изобретению характеризуется тем, что представлено в п.7 формулы изобретения. Физической основой разработанного подхода является инициирование наклона первоначально вертикальных пронизывающих дислокаций для увеличения вероятности реакций дислокаций. Полупроводниковую подложку изготавливают из нитридов металлов III группы, имеющих кристаллическую структуру вюрцита, и выращивают в паровой фазе либо на инородной подложке с ориентацией (0001), с параметрами решетки, не соответствующими веществам полупроводниковой подложки, либо на существующем сильно дислоцированном слое с ориентацией (0001) веществ полупроводниковой подложки. Указанными нитридами могут быть, например, GaN или AlxGa1-xN, при 0<х≤1, lnyGa1-yN, при 0<у≤1, и BN. Выращивание из паровой фазы можно осуществлять в реакторе парофазной эпитаксии, такой как металлорганическая парофазная эпитаксия или гидридная парофазная эпитаксия. В соответствии с настоящим изобретением способ включает стадии выращивания слоя перенаправления дислокаций на указанной инородной подложке или указанном существующем сильно дислоцированном слое, причем это выращивание обеспечивает намеренный наклон пронизывающих дислокаций в направлении высокоиндексных кристаллографических плоскостей, имеющих кристаллографические индексы, отличные от (0001), такие как индексы типа
Figure 00000002
, чтобы увеличить вероятность столкновения пронизывающих дислокаций и их взаимодействия между собой; и выращивания слоя взаимодействия дислокаций над вышеуказанным слоем перенаправления дислокаций, причем это выращивание способствует реакциям между пронизывающими дислокациями, понижая таким образом плотность дислокаций. Способ по настоящему изобретению в отличие от способов существующего уровня техники, использующих изгибание или фильтрацию индивидуальных пронизывающих дислокаций, учитывает кинетику совокупности пронизывающих дислокаций и способствует реакциям между взаимодействующими пронизывающими дислокациями с целью эффективного понижения плотности дислокаций на всей поверхности конечной подложки.
Важной стадией для осуществления настоящего способа, обеспечивающего указанный наклон, для любого реактора является обеспечение преимущественного роста граней, соответствующих кристаллографическим плоскостям с индексами, отличными от (0001), и такими как индексы типа
Figure 00000002
для инициирования роста слоя перенаправления дислокаций. Под предпочтительным выращиванием или предпочтительным ростом здесь и по всему документу подразумевают процесс выращивания, в котором параметры процесса, такие как, например, время, температура, газовые потоки и давление, выбирают для генерирования роста граней со специфическими кристаллографическими индексами. Такие параметры существуют для каждого реактора. Однако каждый реактор имеет свои собственные точные индивидуальные параметры, так что не может быть дано типичного набора значений параметров. Предпочтительно выращивание слоя перенаправления дислокаций начинают с формирования преципитатов на поверхности инородной подложки или существующего сильно дислоцированного слоя, причем указанные преципитаты имеют высоту 0,1-1,5 мкм и поверхностную плотность 107-108 см-2; выращивание указанного слоя перенаправления дислокации включает предпочтительное выращивание граней, соответствующих кристаллографическим плоскостям с кристаллографическим индексом (0001). Формирование указанных преципитатов дает возможность обеспечить наклон пронизывающих дислокаций в направлении указанных высокоиндексных кристаллографических плоскостей посредством дополнительного предпочтительного выращивания граней, соответствующих таким высокоиндексным плоскостям. При указанном предпочтительном выращивании граней слоя взаимодействия дислокаций, соответствующих плоскости (0001), сохраняется наклон, который увеличивает вероятность реакции. Для каждого отдельного реактора параметры процесса формирования преципитатов указанного типа являются индивидуальными, и не может быть дано типичного набора значений параметров.
В общем, преципитаты формируются при низкотемпературном осаждении вещества с последующей перекристаллизацией при более высокой температуре. Однако такой метод обычно приводит к формированию ряда небольших преципитатов с высокой плотностью, имеющих тенденцию к слиянию до достижения требуемой высоты. В соответствии с настоящим изобретением, предпочтительно, но не исключительно, преципитаты формируют в ходе последовательных краткосрочных низкотемпературных осаждений, проводимых в температурном диапазоне 450-700°С, сопровождаемых периодами высокотемпературного отжига, проводимыми в температурном диапазоне 900-1150°С. Точные температуры зависят от веществ и типа используемого реактора. Продолжительность указанных краткосрочных низкотемпературных осаждений может составлять, например, несколько десятков секунд. При каждом отжиге часть осажденного вещества удаляется с поверхности. Параметры отжига, такие как градиент температуры и время отжига, выбирают так, чтобы полностью удалить небольшие преципитаты, при этом сохраняя большие. В результате происходит преобладающий рост только самых больших преципитатов. Это приводит к возможности получения преципитатов с контролируемой высотой и плотностью.
В одном предпочтительном воплощении способа по настоящему изобретению выращивание указанного слоя перенаправления дислокаций включает операции: 1) формирования указанных преципитатов на поверхности указанной инородной подложки или указанного существующего сильно дислоцированного слоя и 2) предпочтительного выращивания граней, соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), и такими как индексы типа
Figure 00000002
. Для первоначально вертикальных пронизывающих дислокации, расположенных в основном на границах слившихся преципитатов, энергетически благоприятным является изменение их направления распространения при дальнейшем росте, что обеспечивает возрастание площадей высокоиндексных граней. Теорию этого процесса поясняли в этом документе ранее. В результате достигают необходимых условий для взаимодействий между наклонными ПД. При предпочтительном выращивании граней (0001) слоя взаимодействия дислокаций сохраняется повышенная вероятность реакций дислокаций.
В другом предпочтительном воплощении способа по настоящему изобретению выращивание указанного слоя перенаправления дислокаций включает операции: 1) формирования указанных преципитатов на поверхности указанной инородной подложки или указанного сильно дислоцированного слоя;
2) предпочтительного выращивания граней, соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), такими как индексы типа
Figure 00000002
; 3) осаждения in situ аморфного вещества на минимумах поверхностного потенциала, расположенных в выемках и 4) предпочтительного выращивания граней, соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), и такими как индексы типа
Figure 00000002
. С помощью осаждения in situ аморфного вещества на минимумах поверхностного потенциала можно облегчить увеличение наклона дислокации. Вторую операцию продолжают до тех пор, когда начинает происходить слияние преципитатов полупроводниковых веществ, образованных на поверхности подложки. Пронизывающие дислокации краевого типа формируются на границах сливающихся преципитатов. При этой стадии роста возникающие местоположения этих пронизывающих дислокаций краевого типа в основном находятся в выемках между соседними преципитатами. Следующая операция способа включает осаждение in situ аморфного вещества. Благодаря тому, что поверхностная диффузия содействует кинетике, атомы аморфного вещества стремятся достигать минимумов поверхностного потенциала, расположенных в выемках. На этой стадии пронизывающие дислокации остаются на границе раздела между аморфным веществом и полупроводниковым веществом, поскольку наличие аморфного вещества снижает потенциальный барьер для наклона дислокаций. Количество осажденного аморфного вещества следует выбирать так, чтобы обеспечить наклонное состояние дислокаций во время последующего роста слоя взаимодействия дислокаций. Оптимальное количество зависит от используемых веществ и может быть, например, выбрано так, чтобы обеспечить покрытие от 5 до 70% высоты выемки. При дальнейшем росте, который обеспечивает возрастающие области высокоиндексных граней, пронизывающие дислокации остаются наклонными, имея тенденцию к направлению в сторону указанных высокоиндексных плоскостей. При росте слоя взаимодействия дислокаций с предпочтительным выращиванием граней (0001), дислокации остаются наклонными, таким образом поддерживается повышенная вероятность взаимодействий дислокаций. В результате получают компактную полупроводниковую подложку с низкой плотностью дислокаций.
В третьем предпочтительном воплощении способа по настоящему изобретению выращивание указанного слоя перенаправления дислокаций включает операции: 1) формирования преципитатов на поверхности указанной инородной подложки или указанного сильно дислоцированного слоя; 2) предпочтительного выращивания граней, соответствующих кристаллографическим плоскостям с кристаллографическими индексом (0001); 3) селективного химического травления in situ областей на поверхности слоя, близких к ядрам дислокаций; 4) осаждение in situ аморфного вещества на минимумах поверхностного потенциала, расположенных в пятнах травления; 5) предпочтительного выращивания граней, соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), такими как индексы типа
Figure 00000002
. Селективное травление означает, что при химическом травлении поверхности сильно дислоцированного слоя надлежащей газовой смесью области, близкие к ядрам дислокаций, протравливаются с большей скоростью. Это ведет к формированию пятен травления на конце линий дислокаций, которые ведут себя аналогично выемкам, образующимся в результате неполного слияния преципитатов. Газовая смесь может включать, например, аммиак, силам и водород. При следующей стадии осаждения in situ аморфного вещества благодаря тому, что поверхностная диффузия содействует кинетике, атомы аморфного вещества стремятся достигать минимумов поверхностного потенциала, расположенных в пятнах травления. На этой стадии пронизывающие дислокации остаются на границе раздела между аморфным веществом и полупроводниковым веществом, поскольку наличие аморфного вещества снижает потенциальный барьер для наклона дислокаций. Количество осажденного аморфного вещества следует выбирать так, чтобы обеспечить наклонное состояние дислокаций во время последующего роста слоя взаимодействия дислокаций, и оно зависит от используемых веществ. При дальнейшем росте, который обеспечивает возрастающие площади высокоиндексных граней, пронизывающие дислокации остаются наклонными, имея тенденцию к направлению в сторону указанных высокоиндексных плоскостей. При росте слоя взаимодействия дислокаций с предпочтительным выращиванием граней (0001), дислокации остаются наклонными, таким образом, поддерживается повышенная вероятность реакций дислокации. В результате получают компактную полупроводниковую подложку с низкой плотностью дислокации.
Указанное аморфное вещество в указанном предпочтительном воплощении может представлять собой, например, SiN, но существуют также другие альтернативные варианты. Параметры осаждения in situ зависят от оборудования и могут быть различными для каждого индивидуального реактора, так что не может быть дано типичного набора значений параметров.
Указанные предпочтительные воплощения этого патентоспособного способа имеют очевидные преимущества в сравнении с другими способами, включающими осаждение диэлектрических веществ с целью нанесения защитного покрытия на дислокации. Настоящее изобретение позволяет осаждать in situ вещество защитного покрытия преимущественно на площади, где линии дислокаций заканчиваются, в то время как другие способы дают случайное покрытие поверхности. Неотъемлемым признаком этих воплощений изобретения является применение локализации пронизывающих дислокаций в выемках поверхности на промежуточной стадии роста.
Толщины слоев по настоящему изобретению теперь обсуждают более подробно. Требуемые толщины зависят от заданной плотности пронизывающих дислокаций. Толщина слоя перенаправления дислокаций должна обеспечивать слияние преципитатов в сплошную пленку. Преимущественно она составляет от 0,2 до 4 мкм. Эта толщина обеспечивает достаточно большие площади высокоиндексных граней. Предпочтительно, толщина слоя перенаправления дислокаций в 2-3 раза больше, чем высота преципитата. Толщина слоя перенаправления дислокации составляет предпочтительно 1-10 мкм. В соответствии с подходом, применяемым в настоящем изобретении, понижение общей плотности дислокаций ρ=ρv+ρi, которая подразделяется на плотность ρv вертикальных ПД и плотность ρi наклонных ПД, можно определить из следующей системы "реакционно-кинетических" уравнений:
Figure 00000005
Figure 00000006
Здесь h является толщиной слоя и играет роль эволюционной переменной; функции с правой стороны
Figure 00000007
,
Figure 00000008
,
Figure 00000009
и
Figure 00000010
описывают процессы перенаправления вертикальных дислокаций, их преобразования в наклонные дислокации и взаимодействие между ними соответственно. Эти функции зависят от выбранного способа изготовления подложки и поэтому включают (в параметрической форме) зависимость от условий роста и нанесения защитного покрытия. Они также явно включают толщину слоя и параметры, описывающие интенсивность реакций дислокаций.
Например, вышеуказанные функции могут быть выбраны как
Figure 00000011
,
Figure 00000012
и
Figure 00000013
Для такого выбора параметров р связан с углом α между плоскостями граней в слое перенаправления и кристаллической плоскостью (0001) по уравнению ρ=1/γ·cosα/(1-cosα), причем γ является коэффициентом, который зависит от кристаллической структуры и дополнительных факторов, усиливающих наклон вертикальных дислокаций, таких как наличие аморфного вещества на поверхности кристаллита, к является параметром поперечного сечения взаимодействия ПД. Возрастание γ (например, при осаждении аморфного вещества) ведет к более быстрому уменьшению плотности вертикальных дислокаций по толщине. Важно отметить, что скорость снижения плотности ПД зависит от первоначальной плотности ПД. Более высокие первоначальные плотности ПД ведут к более быстрой скорости снижения плотности ПД. Это следует из факта, что при более высоких плотностях ПД имеют более высокую вероятность встречи и взаимодействия.
Настоящее изобретение обеспечивает существенные преимущества по сравнению с существующим уровнем техники. Подложка согласно этому изобретению может иметь существенно пониженную плотность пронизывающих дислокации по всей поверхности и является, таким образом, хорошо пригодной для дальнейшего эпитаксиального роста слоев устройства. Способ изготовления по этому изобретению включает только стадии in situ, в то время как многие варианты традиционных способов требуют нежелательной обработки ex situ. Способ по этому изобретению является также хорошо регулируемым в отличие, например, от способа нанесения защитного микропокрытия существующего уровня техники, включающего случайное распределение защитного покрытия.
Сопровождающие чертежи, включенные для дальнейшего понимания этого изобретения, составляют часть этого описания, иллюстрируют воплощения этого изобретения так же, как и примеры существующего уровня техники, и вместе с описанием помогают объяснить принципы этого изобретения.
Фиг.1 демонстрирует схематический вид в поперечном сечении полупроводниковой подложки и полупроводникового устройства в соответствии с настоящим изобретением.
Фиг.2 представляет схематические виды в поперечном сечении пленок, выращенных с помощью способов существующего уровня техники.
Фиг.3 является схематическим видом в поперечном сечении слоя перенаправления дислокации согласно настоящему изобретению в промежуточной стадии выращивания слоя.
Фиг.4 является схематическим видом в поперечном сечении слоя перенаправления дислокации согласно другому воплощению настоящего изобретения в промежуточной стадии выращивания слоя.
Фиг.5 является схематическим видом в поперечном сечении законченной полупроводниковой подложки, изготовленной согласно одному воплощению настоящего изобретения.
Фиг.6 демонстрирует одно воплощение способа настоящего изобретения в виде схемы технологического процесса.
Фиг.7 показывает изображения полупроводниковых преципитатов на первоначальных стадиях роста слоя перенаправления дислокаций, полученные с помощью атомно-силовой микроскопии.
Фиг.8 и 9 представляют расчетные плотности ПД подложки согласно настоящему изобретению.
Фиг.10 демонстрирует изображения традиционной подложки и подложки согласно настоящему изобретению, полученные с помощью атомно-силовой микроскопии.
Далее подробно описывают воплощения и примеры, относящиеся к настоящему изобретению, проиллюстрированные на сопровождающих чертежах.
Полупроводниковое устройство 20 на Фиг.1 включает полупроводниковую подложку 1. Полупроводниковая подложка включает инородную подложку 2 или сильно дислоцированный слой 3 веществ полупроводниковой подложки, слой перенаправления дислокаций 4 и слой 5 взаимодействия дислокаций. Слои 21 устройства выращивают на поверхности 7 полупроводниковой подложки. Пронизывающие дислокации (ПД) 6, образующиеся на ранней стадии роста слоя 4 перенаправления дислокаций отклоняются в верхней части слоя от первоначально вертикальной ориентации. В слое 5 взаимодействия дислокаций ПД 6 соединяются друг с другом, таким образом, понижая плотность дислокаций полупроводниковой подложки 1. В результате поверхность 7 полупроводниковой подложки имеет высокое качество кристаллической структуры с низкой плотностью дислокаций и как таковая хорошо подходит для дополнительного выращивания слоев 21 устройства.
Решения существующего уровня техники, проиллюстрированные на Фиг.2а и 2b, имеют включения защитных покрытий из аморфного вещества, выращенные с использованием различных вариантов способов РСЗ и ЭГН. Диэлектрические защитные покрытия используют для блокирования распространения части дислокаций, показанных по существу вертикальными, узкими линиями. Как показано на Фиг.2а, это может привести к свободным от дислокаций областям над защитным покрытием. В улучшенном способе на Фиг.2b часть ПД, миновавших защитное покрытие, изгибается, становясь параллельными границе раздела слой-подложка, таким образом, понижая плотность ПД в верхних слоях. Эти способы, хотя и снижают среднюю плотность ПД, требуют стадий ex situ, что усложняет процесс изготовления.
На Фиг.3 показан наклон краевых ПД 6 от первоначально вертикальной ориентации относительно граней 8, соответствующих высокоиндексным плоскостям, во время роста слоя 4 перенаправления дислокаций. Этот наклон увеличивает вероятность взаимодействия ПД 6 друг с другом при последующем росте слоя взаимодействия дислокаций. Дислокация 9 несоответствия и направление вектора 10 Бюргерса также показаны на этом чертеже. Направление линий дислокаций представлено стрелками. Пунктирная линия представляет слившиеся преципитаты 11 полупроводникового вещества с ПД 6 краевого типа на границах преципитатов. Слой 4 перенаправления дислокаций выращен на поверхности 12 инородной подложки или на сильно дислоцированном слое веществ полупроводниковой подложки.
В слое 4 перенаправления дислокаций, показанном на Фиг.4, выемки 13 между соседними преципитатами заполнены аморфным веществом 14. Это аморфное вещество в минимумах поверхностного потенциала снижает потенциальный барьер для наклона дислокаций, и ПД 6 остаются на границе 15 раздела между аморфным и полупроводниковым веществом. При последующем росте граней, соответствующих высокоиндексным плоскостям, ПД остаются наклонными.
Плоская пленка 16 на Фиг.5, состоящая из слоя 4 перенаправления дислокаций, выращенного с преимущественным ростом высокоиндексных граней 8, и слоя 5 взаимодействия дислокаций, выращенного с преимущественным ростом граней 17 (0001), имеет включения аморфного вещества 14, выращенные в минимумах поверхностного потенциала, расположенных в выемках 13. ПД 6 с наклонной ориентацией, вызванной аморфным веществом в слое 4 перенаправления дислокаций, позже взаимодействуют друг с другом в слое 5 взаимодействия дислокаций, таким образом, понижая плотность ПД на поверхности 7 законченной полупроводниковой подложки.
Способ изготовления, проиллюстрированный на Фиг.6, имеет две основные стадии. Сначала выращивают слой перенаправления дислокаций. Эта стадия состоит из пяти последовательных операций, обеспечивая в результате слой с отклоненными от первоначально вертикальной ориентации ПД. Первой операцией является образование преципитатов на поверхности инородной подложки или существующего сильно дислоцированного слоя веществ полупроводниковой подложки. Второй операцией является предпочтительное выращивание граней, соответствующих кристаллографическим плоскостям с кристаллографическими индексом (0001). Селективное химическое травление области на поверхности слоя, близкой к ядрам дислокаций, является третьей операцией. В четвертой операции используют осаждение аморфного вещества на минимумы поверхностного потенциала, расположенные в пятнах травления, чтобы способствовать наклону ПД. Последней операцией является предпочтительное выращивание граней, соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), и такими как индексы типа
Figure 00000014
. На второй стадии выращивают слой взаимодействия дислокаций, в котором ПД с наклонной ориентацией реагируют друг с другом, таким образом, снижая плотность ПД.
Фиг.7 иллюстрирует влияние процесса образования преципитата 11, включающего последовательность операций кратковременного низкотемпературного осаждения, за каждой из которых следует высокотемпературный отжиг слоя. Эксперименты проводили в реакторе 3×2" закрытого типа со сдвоенной разбрызгивающей головкой (Closed Coupled Showerhead reactor) от Thomas Swan Scientific Equipment, предназначенном для роста GaN на сапфировой подложке. Изображение (а) представляет поверхность слоя GaN после единичного стандартного цикла осаждение/отжиг со средней высотой преципитата примерно 50 нм. Состояние после двух циклов осаждение/отжиг показано на изображении (b), средняя высота преципитата составляет примерно 250 нм. Для (а) параметры обработки были следующие. Осаждение: 120 с при 560°С; отжиг: 230 с при линейном подъеме температуры до 1040°С. Для (b) параметры обработки были следующие. Первое осаждение: 70 с при 530°С; первый отжиг: 300 с при линейном подъеме температуры до 1000°С; второе осаждение: 90 с при 530°С; второй отжиг: 300 с при линейном подъеме температуры до 1040°С.
Рассчитанная плотность дислокаций в эпитаксиальном слое GaN, выращенном на инородной подложке и имеющем начальную плотность ПД ρ0=1010 см-2, показана в зависимости от общей толщины слоя на Фиг.8. Общая толщина слоя («толщина слоя» на чертеже) означает толщину всей двухслойной структуры. Типичное значение для параметра поперечного сечения взаимодействия дислокаций в GaN принимали равным 100 нм. Использовали три значения типического параметра р модели: (а) р=0,5, (b) р=1, (с)р=2.
На Фиг.9 представлены расчетные значения общей плотности ПД в зависимости от общей толщины пленки GaN для трех значений первоначальной плотности ПЦ ρ0:
а) 1010 см-2, b) 109 см-2 и с) 108 см-2. Общая толщина пленки («толщина слоя» на чертеже) означает толщину всей двухслойной структуры. Было сделано допущение, что р=1. Кривые на Фиг.9 показывают влияние начальной плотности ПД на скорость снижения плотности ПД. Чем выше начальная плотность, тем выше скорость снижения.
Эксперименты на слоях с начальной плотностью ПД, составляющей приблизительно 109 см-2, показали снижение плотности ПД до менее 108 см-2 после роста слоев GaN общей толщиной 4 мкм согласно настоящему изобретению. На Фиг.10 представлены полученные с помощью атомно-силовой микроскопии изображения двух слоев GaN, выращенных на сапфировой подложке с применением (а) традиционного способа первоначального осаждения тонкого низкотемпературного слоя и (b) способа согласно настоящему изобретению. Для образца, выращенного согласно настоящему изобретению, эксперименты проводили в реакторе 3×2" закрытого типа со сдвоенной разбрызгивающей головкой (Closed Coupled Showerhead reactor) от Thomas Swan Scientific Equipment, предназначенном для роста GaN на сапфировой подложке. Параметры обработки при образовании преципитатов были теми же, что и в экспериментах, описанных для Фиг.7. Дополнительный преимущественный рост граней, соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), и такими как индексы типа
Figure 00000014
проводили при температуре 1040°С, при расходе триметилгаллия (ТМГ) 45 стандартных см3/с и расходе аммиака 960 стандартных см3/с. Слой взаимодействия дислокаций выращивали при температуре 1040°С, при расходе ТМГ 60 стандартных см3/с и расходе аммиака 4500 стандартных см3/с. Оба образца протравливали при 240°С в течение 5 минут в смеси 50:50 ортофосфорной и серной кислот для выявления плотности ПД в слоях. Чертежи иллюстрируют эффективность настоящего изобретения для понижения плотности ПД 6.
Специалисту очевидно, что с развитием технологии, основная идея этого изобретения может быть реализована различными путями. Таким образом, это изобретение и его воплощения не ограничены описанными выше примерами и могут изменяться в объеме пунктов формулы изобретения.

Claims (14)

1. Полупроводниковая подложка (1), выполненная из нитридов металлов III группы, имеющих кристаллическую структуру вюрцита, и выращенная в паровой фазе либо на инородной подложке (2) с ориентацией (0001), с параметрами решетки, несоответствующими веществам полупроводниковой подложки, либо на существующем сильно дислоцированном слое (3) с ориентацией (0001) из веществ полупроводниковой подложки, отличающаяся тем, что эта полупроводниковая подложка (1) включает:
слой (4) перенаправления дислокаций, в котором обеспечен наклон пронизывающих дислокаций (6) в направлении высокоиндексных кристаллографических плоскостей, имеющих индексы, отличные от (0001), и такие как индексы типа
Figure 00000015
чтобы увеличить вероятность столкновения пронизывающих дислокаций;
слой (5) взаимодействия дислокаций, расположенный над указанным слоем перенаправления дислокаций, в котором пронизывающие дислокации (6) объединяются между собой, что приводит к пониженной плотности пронизывающих дислокаций на поверхности полупроводниковой подложки (7).
2. Полупроводниковая подложка (1) по п.1, отличающаяся тем, что указанный слой (4) перенаправления дислокаций имеет толщину 0,2-4 мкм.
3. Полупроводниковая подложка (1) по любому из пп.1 или 2, отличающаяся тем, что указанный слой (5) взаимодействия дислокации имеет толщину 1-10 мкм.
4. Полупроводниковое устройство (20), выполненное из нитридов металлов III группы, имеющих кристаллическую структуру вюрцита, и выращенное в паровой фазе либо на инородной подложке (2) с ориентацией (0001), с параметрами решетки, несоответствующими веществам полупроводникового устройства, либо на существующем сильно дислоцированном слое (3) с ориентацией (0001), образованном веществами полупроводникового устройства, причем это устройство включает полупроводниковую подложку (1) и слои (21) устройства, расположенные над указанной полупроводниковой подложкой (1), отличающееся тем, что полупроводниковая подложка (1) включает:
слой (4) перенаправления дислокаций, в котором обеспечен наклон пронизывающих дислокаций (6) в направлении высокоиндексных кристаллографических плоскостей, имеющих индексы, отличные от (0001), и такие как индексы типа
Figure 00000015
чтобы увеличить вероятность столкновения пронизывающих дислокаций; и
слой (5) взаимодействия дислокаций, расположенный над указанным слоем перенаправления дислокаций, в котором пронизывающие дислокации (6) объединяются между собой, что приводит к пониженной плотности пронизывающих дислокаций на поверхности полупроводниковой подложки (7).
5. Полупроводниковое устройство (20) по п.4, отличающееся тем, что указанный слой (4) перенаправления дислокаций имеет толщину 0,2-4 мкм.
6. Полупроводниковое устройство (20) по любому из пп.4 или 5, отличающееся тем, что указанный слой (5) взаимодействия дислокаций имеет толщину 1-10 мкм.
7. Способ изготовления полупроводниковой подложки (1) из нитридов металлов III группы, имеющих кристаллическую структуру вюрцита, выращиваемой в паровой фазе либо на инородной подложке (2) с ориентацией (0001), с параметрами решетки, несоответствующими веществам полупроводниковой подложки, либо на существующем сильно дислоцированном слое (3) с ориентацией (0001) из веществ полупроводниковой подложки, отличающийся тем, что этот способ включает следующие стадии:
выращивание слоя (4) перенаправления дислокаций на указанной инородной подложке (2) или указанном существующем сильно дислоцированном слое (3), причем это выращивание обеспечивает намеренный наклон пронизывающих дислокаций в направлении высокоиндексных кристаллографических плоскостей, имеющих кристаллографические индексы, отличные от (0001), и такие как индексы типа
Figure 00000002
, чтобы увеличить вероятность столкновения пронизывающих дислокаций (6) и их взаимодействия друг с другом;
выращивание слоя (5) взаимодействия дислокаций над вышеуказанным слоем (4) перенаправления дислокаций, причем это выращивание способствует взаимодействию между пронизывающими дислокациями, таким образом, снижая плотность дислокаций.
8. Способ по п.7, отличающийся тем, что выращивание указанного слоя перенаправления дислокаций начинается с формирования преципитатов (11) на поверхности указанной инородной подложки (2) или указанного существующего сильно дислоцированного слоя (3), причем указанные преципитаты имеют высоту 0,1-1,5 мкм и поверхностную плотность 107-108 см-2 и выращивание указанного слоя взаимодействия дислокаций включает преимущественное выращивание граней (17), соответствующих кристаллографическим плоскостям с кристаллографическим индексом (0001).
9. Способ по п.8, отличающийся тем, что указанные преципитаты формируют путем последовательности краткосрочных низкотемпературных осаждений, проводимых при температуре 450-700°С, сопровождаемых периодами высокотемпературного отжига слоя, проводимыми при температуре 900-1150°С.
10. Способ по любому из пп.8 и 9, отличающийся тем, что выращивание указанного слоя (4) перенаправления дислокаций включает следующие операции:
1) формирование указанных преципитатов (11) на поверхности указанной инородной подложки (2) или указанного существующего сильно дислоцированного слоя (3);
2) преимущественное выращивание граней (8), соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), и такими как индексы типа
Figure 00000016
11. Способ по любому из пп.8 и 9, отличающийся тем, что выращивание указанного слоя (4) перенаправления дислокации включает следующие операции:
1) формирование указанных преципитатов (11) на поверхности указанной инородной подложки (2) или указанного существующего сильно дислоцированного слоя (3);
2) преимущественное выращивание граней (8), соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), и такими как индексы типа
Figure 00000016

3) осаждение in situ аморфного вещества (14) на минимумах поверхностного потенциала, расположенных в выемках (13);
4) преимущественное выращивание граней (8), соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), и такими как индексы типа
Figure 00000016
12. Способ по любому из пп.8 и 9, отличающийся тем, что выращивание указанного слоя (4) перенаправления дислокаций включает следующие операции:
1) формирование указанных преципитатов (11) на поверхности указанной инородной подложки (2) или указанного существующего сильно дислоцированного слоя (3);
2) преимущественное выращивание граней (17), соответствующих кристаллографическим плоскостям с кристаллографическим индексом (0001);
3) селективное химическое травление in situ областей поверхности слоя, близких к ядрам дислокаций;
4) осаждение in situ аморфного вещества (14) на минимумах поверхностного потенциала, расположенных в пятнах травления;
5) преимущественное выращивание граней (8), соответствующих кристаллографическим плоскостям с кристаллографическими индексами, отличными от (0001), и такими как индексы типа
Figure 00000016
13. Способ по любому из пп.7-9, отличающийся тем, что выращивают слой (4) перенаправления дислокаций общей толщиной 0,2-4 мкм.
14. Способ по любому из пп.7-9, отличающийся тем, что выращивают слой (5) взаимодействия дислокаций толщиной 1-10 мкм.
RU2007126749/28A 2004-12-14 2005-05-19 Полупроводниковая подложка, полупроводниковое устройство и способ получения полупроводниковой подложки RU2368030C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20045482 2004-12-14
FI20045482A FI20045482A0 (fi) 2004-12-14 2004-12-14 Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi

Publications (2)

Publication Number Publication Date
RU2007126749A RU2007126749A (ru) 2009-01-27
RU2368030C2 true RU2368030C2 (ru) 2009-09-20

Family

ID=33548081

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007126749/28A RU2368030C2 (ru) 2004-12-14 2005-05-19 Полупроводниковая подложка, полупроводниковое устройство и способ получения полупроводниковой подложки

Country Status (10)

Country Link
US (2) US20080308841A1 (ru)
EP (1) EP1834349A1 (ru)
JP (1) JP2008523635A (ru)
KR (1) KR101159156B1 (ru)
CN (1) CN100487865C (ru)
FI (1) FI20045482A0 (ru)
HK (1) HK1111264A1 (ru)
RU (1) RU2368030C2 (ru)
TW (1) TW200639926A (ru)
WO (1) WO2006064081A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2753180C2 (ru) * 2017-02-16 2021-08-12 Син-Эцу Кемикал Ко., Лтд. Слоистая подложка из полупроводникового соединения, способ ее изготовления и полупроводниковый элемент

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2171747B1 (en) * 2007-07-26 2016-07-13 Soitec Method for producing improved epitaxial materials
WO2009015350A1 (en) * 2007-07-26 2009-01-29 S.O.I.Tec Silicon On Insulator Technologies Epitaxial methods and templates grown by the methods
JP5749888B2 (ja) * 2010-01-18 2015-07-15 住友電気工業株式会社 半導体素子及び半導体素子を作製する方法
JP6090998B2 (ja) * 2013-01-31 2017-03-08 一般財団法人電力中央研究所 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法
US9564494B1 (en) * 2015-11-18 2017-02-07 International Business Machines Corporation Enhanced defect reduction for heteroepitaxy by seed shape engineering
JP2017178769A (ja) * 2016-03-22 2017-10-05 インディアン インスティテゥート オブ サイエンスＩｎｄｉａｎ Ｉｎｓｔｉｔｕｔｅ Ｏｆ Ｓｃｉｅｎｃｅ 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法
WO2020047814A1 (zh) * 2018-09-07 2020-03-12 苏州晶湛半导体有限公司 半导体结构及其制备方法
US20220416015A1 (en) * 2019-10-29 2022-12-29 Kyocera Corporation Semiconductor element and method for manufacturing semiconductor element
CN113921664B (zh) * 2021-10-11 2023-01-06 松山湖材料实验室 一种高质量氮化物紫外发光结构的生长方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174422A (en) 1977-12-30 1979-11-13 International Business Machines Corporation Growing epitaxial films when the misfit between film and substrate is large
US4522661A (en) 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
JPS62119196A (ja) 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
US5300793A (en) * 1987-12-11 1994-04-05 Hitachi, Ltd. Hetero crystalline structure and semiconductor device using it
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US5122843A (en) * 1990-02-15 1992-06-16 Minolta Camera Kabushiki Kaisha Image forming apparatus having developing devices which use different size toner particles
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5091767A (en) 1991-03-18 1992-02-25 At&T Bell Laboratories Article comprising a lattice-mismatched semiconductor heterostructure
US5656832A (en) 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
JP3116731B2 (ja) 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP3771952B2 (ja) 1995-06-28 2006-05-10 ソニー株式会社 単結晶ｉｉｉ−ｖ族化合物半導体層の成長方法、発光素子の製造方法およびトランジスタの製造方法
KR19980079320A (ko) 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
JPH11130597A (ja) * 1997-10-24 1999-05-18 Mitsubishi Cable Ind Ltd 転位線の伝搬方向の制御方法およびその用途
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JPH10335750A (ja) * 1997-06-03 1998-12-18 Sony Corp 半導体基板および半導体装置
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
WO1999066565A1 (en) * 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
US6252261B1 (en) 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3557441B2 (ja) * 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
JP3680751B2 (ja) * 2000-03-31 2005-08-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
AU2001274810A1 (en) 2000-04-17 2001-10-30 Virginia Commonwealth University Defect reduction in gan and related materials
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
US6610144B2 (en) 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3956637B2 (ja) * 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
US6653166B2 (en) 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
WO2003025263A1 (fr) * 2001-09-13 2003-03-27 Japan Science And Technology Agency Substrat semi-conducteur de nitrure, son procede d'obtention et dispositif optique a semi-conducteur utilisant ledit substrat
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
EP1540713A1 (en) 2002-07-11 2005-06-15 University College Cork Defect reduction in semiconductor materials
JP4186603B2 (ja) * 2002-12-05 2008-11-26 住友電気工業株式会社 単結晶窒化ガリウム基板、単結晶窒化ガリウム基板の製造方法および窒化ガリウム成長用下地基板
US7221037B2 (en) * 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
JP3760997B2 (ja) * 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2753180C2 (ru) * 2017-02-16 2021-08-12 Син-Эцу Кемикал Ко., Лтд. Слоистая подложка из полупроводникового соединения, способ ее изготовления и полупроводниковый элемент

Also Published As

Publication number Publication date
US20120064700A1 (en) 2012-03-15
EP1834349A1 (en) 2007-09-19
KR101159156B1 (ko) 2012-06-26
CN100487865C (zh) 2009-05-13
HK1111264A1 (en) 2008-08-01
RU2007126749A (ru) 2009-01-27
US20080308841A1 (en) 2008-12-18
KR20070108147A (ko) 2007-11-08
FI20045482A0 (fi) 2004-12-14
WO2006064081A1 (en) 2006-06-22
TW200639926A (en) 2006-11-16
JP2008523635A (ja) 2008-07-03
CN101080808A (zh) 2007-11-28

Similar Documents

Publication Publication Date Title
RU2368030C2 (ru) Полупроводниковая подложка, полупроводниковое устройство и способ получения полупроводниковой подложки
US8148244B2 (en) Lateral growth method for defect reduction of semipolar nitride films
Vennéguès et al. Reduction mechanisms for defect densities in GaN using one-or two-step epitaxial lateral overgrowth methods
US7445673B2 (en) Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
KR101251443B1 (ko) 수소화물 기상 에피택시법에 의한 평면의, 전위 밀도가 감소된 ｍ-면 질화갈륨의 성장
CN100352004C (zh) 用于生长氮化镓的基片和制备氮化镓基片的方法
KR101355593B1 (ko) 개선된 에피택시 재료들의 제조 방법
US20120068192A1 (en) CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
EP2302665A1 (en) Pendeoepitaxial growth of gallium nitride layers on sapphire substrates
US20120241755A1 (en) method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure
KR101204029B1 (ko) 질화갈륨 단결정 후막의 제조방법
JP5103014B2 (ja) マスクを通るラテラル成長による窒化ガリウム基板の製造
CN104485400A (zh) 一种iii-v族氮化物的外延结构及其生长方法
Romanov et al. Modeling the extended defect evolution in lateral epitaxial overgrowth of GaN: Subgrain stability
EP2362412B1 (en) Method of growing nitride semiconductor
Mendonça et al. Self-assembled islands on strained systems: Control of formation, evolution, and spatial distribution
Tanaka et al. Transmission electron microscopy study of the microstructure in selective-area-grown GaN and an AlGaN/GaN heterostructure on a 7-degree off-oriented (001) Si substrate
Li et al. Metalorganic chemical vapour deposition (MOCVD) growth of GaN on foundry compatible 200 mm Si
Nakahata et al. Al x In y Ga lxy N mixture crystal substrate, method of growing same and method of producing same

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20150520