JP3956637B2 - 窒化物半導体の結晶成長方法及び半導体素子の形成方法 - Google Patents

窒化物半導体の結晶成長方法及び半導体素子の形成方法 Download PDF

Info

Publication number
JP3956637B2
JP3956637B2 JP2001113713A JP2001113713A JP3956637B2 JP 3956637 B2 JP3956637 B2 JP 3956637B2 JP 2001113713 A JP2001113713 A JP 2001113713A JP 2001113713 A JP2001113713 A JP 2001113713A JP 3956637 B2 JP3956637 B2 JP 3956637B2
Authority
JP
Japan
Prior art keywords
crystal growth
crystal
growth
nitride semiconductor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001113713A
Other languages
English (en)
Other versions
JP2002313733A (ja
Inventor
剛志 琵琶
浩之 奥山
正人 土居
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001113713A priority Critical patent/JP3956637B2/ja
Priority to US10/121,257 priority patent/US7033436B2/en
Publication of JP2002313733A publication Critical patent/JP2002313733A/ja
Priority to US11/311,017 priority patent/US7553370B2/en
Application granted granted Critical
Publication of JP3956637B2 publication Critical patent/JP3956637B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は窒化ガリウム系化合物半導体などの窒化物半導体を基体上に結晶成長させる窒化物半導体の結晶成長方法及び半導体素子の形成方法に関し、特に半導体発光ダイオードや半導体レーザーなどの半導体発光素子やその他の半導体素子及び半導体装置を製造する場合に適用できる窒化物半導体の結晶成長方法に関する。
【０００２】
【従来の技術】
窒化ガリウム系化合物半導体などの窒化物半導体の気相成長技術においては格子整合する基板や低転位密度の基板が存在しないために、従来よりサファイアなどの基板表面上に９００℃以下の低温でＡｌＮもしくはＡｌxＧａ1-xＮ (0≦x＜1) 低温バッファ層を堆積し、その後に窒化ガリウム系化合物半導体を成長し格子不整合に起因する転位を低減する技術がある。このような技術は、例えば、特開昭６３−１８８９３８号公報や特公平８−８２１７号公報に開示されるものがあり、これらの技術を使用することで窒化ガリウム系化合物半導体層の結晶性およびモフォロジーを改善できる特徴がある。
【０００３】
さらに低転位密度の高品質結晶を得る技術としては、一旦第１の窒化ガリウム系化合物半導体層を堆積した後に酸化珪素や窒化珪素などからなる窒化ガリウム系化合物半導体の成長を阻害する材料で保護膜を形成し、その保護膜で覆われていない領域から第２の窒化ガリウム系化合物半導体層を面内方向（横方向）に成長することで、基板界面から垂直に伸びる貫通転位の伝播を妨げる技術がある（例えば、特開平１０−３１２９７１号公報、特開平１１−２５１２５３号公報参照。）。また、同様な技術としては一旦第１の窒化ガリウム系化合物半導体を成長した後に、リアクティブイオンエッチング装置（以下、RIE）などを用いてその膜を選択的に除去し、その後成長装置内で残された結晶から第二の窒化ガリウム系化合物半導体選択的に成長することで貫通転位密度を低減する技術がある（例えば、MRS Internet J. Nitride Semicond. Res. 4S1， G3. 38 (1999)。これらの技術を使用することで１０6ｃｍ-2程度までの転位密度を有する結晶膜が得られ、半導体レーザの高寿命化などが実現されている。
【０００４】
図１３の（ａ）から（ｄ）は、従来の窒化ガリウム系化合物半導体の結晶成長方法の一例を示す。サファイア基板１００のＣ面１０１上に低温バッファ層を形成したところでアンモニアを供給しながらトリメチルガリウムの供給を止めたところ、数十nmのグレイン状の窒化ガリウム層１０２が形成され（図１３の（ａ））、再びトリメチルガリウムの供給を開始すると図１３の（ｂ）に示すように島状領域がＣ面１０１上に横方向に広がるように形成される。この結晶成長を例えば平面成長の成長速度に換算しておよそ４μｍ／ｈの速度で進めた場合では、島状領域の境界部同士が結合し（図１３の（ｃ））、さらに窒化ガリウム層１０２の層厚が増大され（図１３の（ｄ））、所要の結晶層がサファイア基板１００上に形成される。
【０００５】
また、図１４の（ａ）から（ｄ）は図１３の工程と同様な工程を示しているが、成長速度を平面成長の成長速度に換算しておよそ１μｍ／ｈの速度に遅くした場合の従来の結晶成長方法のそれぞれ工程断面図である。低温バッファ層の形成後にサファイア基板１１０のＣ面１１１上に図１３の場合と同様なガス供給から数十nmのグレイン状の窒化ガリウム層１１２が形成され（図１４の（ａ））、再びトリメチルガリウムの供給を開始すると図１４の（ｂ）に示すように島状領域がｃ面１１１上に横方向に広がるように形成される。この結晶成長を例えば平面成長の成長速度に換算しておよそ１μｍ／ｈの速度で進めた場合では、島状領域の境界部同士が結合し（図１４の（ｃ））、さらに窒化ガリウム層１０２の層厚が増大される（図１４の（ｄ））。特に図１３の工程と比べて成長が遅いことから、横方向の結晶成長が支配的な成長となり、図１３の工程と比べて転位の密度は減少する。
【０００６】
また、図１５及び図１６に示す工程は、選択成長によって転位を低減させる従来の結晶成長方法の一例である。先ず、図１５の（ａ）に示すように、サファイア基板１２０上に窒化ガリウム層１２２が形成され、その窒化ガリウム層１２２上に酸化珪素膜１２３が成長阻害膜として形成され、その一部を開口した開口部１２４が酸化珪素膜１２３に形成される。次いで、図１５の（ｂ）に示すように選択成長によって開口部１２４に島状領域を構成する窒化ガリウム層１２５が形成され、図１５の（ｃ）から図１６の（ｄ）、（ｅ）と結晶成長が進むにつれて島状領域の境界同士が接し、これらが結合して窒化ガリウム層１０２が所要の膜厚で形成される。
【０００７】
【発明が解決しようとする課題】
上記低温バッファ層を用いる技術においては、図１３及び図１４に示すように、低温バッファにより形成される結晶成長核を中心として擬２次元成長するためその横方向成長部分で螺旋転位１０３、１１３などの転位密度は減少するが、、結晶同士の境界の結合部分である会合部で刃状転位１０４、１１４が発生し、単にこの技術を使用するだけでは貫通転位を１０９cm-2程度までしか低減することができない。一方、上記第１の窒化ガリウム系化合物半導体上に保護膜材料を形成もしくは第１の窒化ガリウム系化合物半導体をRIEなどにより選択的に除去した後に再成長する技術においては、図１５及び図１６に示すように横方向に成長した領域では低転位密度となるが、横方向成長した膜同士が会合する領域では貫通転位１２６が発生して低転位密度を実現するのは困難である。
【０００８】
また、窒化ガリウム化合物半導体膜成長時に成長阻害物質であるシリコン原料を供給することで転位密度を低減する技術（例えば、Journal of Crystal Growth 205、245 (1999)）があるが、この場合もいったん島状の３次元的形状から擬２次元成長による横方向成長を経て結晶が会合する過程で、会合部に転位が発生する。
【０００９】
すなわち、以上のような技術それぞれ単独では低転位密度化の限界があり、転位によって作製される半導体デバイスの性能や寿命が悪化することから、さらに転位密度を低減することが要求されている。
【００１０】
特開平９−９７９２１号公報に記載される３−５族化合物半導体の製造方法においては、バッファ層の形成後にＧａＮ層を成長速度１０００Å／分で形成し、次いでノンドープのＧａＮ層を成長速度２００Å／分で形成することが開示されており、このような低速成長層を形成することで発光効率を高めることが記載されている。この発明では、低速成長層によって結晶の品質を高めることが可能であるが、この発明は基板からの貫通転位や刀状転位、螺旋転位などを抑える方法を示すものではなく、依然として転位密度を低減することが要求されることに他ならない。
【００１１】
そこで、上述の技術的な課題を解決するため、本発明は、転位密度を低減して、形成する半導体デバイスの性能や寿命を向上させるような窒化物半導体の結晶成長方法を提供することを目的とし、さらにその窒化物半導体の結晶成長方法を用いた素子の形成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明による窒化物半導体の結晶成長方法は、基体上に、擬２次元結晶成長のための核部分を形成する工程と、気相成長によって上記核部分からの擬２次元結晶成長によって窒化物半導体による複数の島状結晶領域を形成する第１の結晶成長工程と、前記第１の結晶成長工程の結晶成長速度より高い結晶成長速度によって前記島状結晶領域を会合させながら前記島状結晶領域を更に成長させ、結晶の成長方向の変化を発生させて前記島状結晶領域の隣接ドメインを埋込み、転位の方向を屈曲させる第２の結晶成長工程とを有することを特徴とする。
【００１３】
基体上に複数の窒化物半導体の島状結晶領域を形成させる第１の結晶成長工程では、窒化物半導体の島状結晶領域が横方向に広がる擬２次元成長が生じており、基板に平行な面での脱離が支配的な成長速度の遅い条件で成長させることでより広い横方向成長が生ずる。島状結晶領域が横方向に広がっていくことで、次第に島状結晶領域同士が互いの境界を結合させるようにして結合する。この第１の結晶成長工程から第２結晶成長工程に移行する際に、その成長条件を変調し、脱離が少ない条件にすなわち成長速度を急に増大することで、結晶自体はそれぞれの条件に対する安定状態になろうとするために、結晶の成長方向が変化することが発生して結晶の隣接ドメインを埋め込むように成長し、その結果、転位の方向が屈曲することになり、境界同士の結合時に発生する転位の密度を下げることが実現される。
【００１４】
また、本発明の他の窒化物半導体の結晶成長方法は、気相成長によって基体上に複数の窒化物半導体の島状結晶領域を形成させる第１の結晶成長工程と、前記島状結晶領域の境界同士を結合させながら前記島状結晶領域を更に成長させる第２の結晶成長工程を有し、前記第２の結晶成長工程の結晶成長温度は前記第１の結晶成長工程の結晶成長温度より低くされることを特徴とする。
【００１５】
第１の結晶成長工程から第２結晶成長工程に移行する際に、前述のように、その成長条件の変調は成長速度を高くすることでも可能であるが、成長温度を下げることでも可能である。当該結晶成長方法では、第２結晶成長工程で結晶成長温度を低くすることで脱離が少ない条件に移行し、結晶層内で成長方向を変化させて、結晶の隣接ドメインを埋め込むように成長させる。その結果、転位の方向が屈曲することになり、境界同士の結合時に発生する転位の密度を下げることが実現される。
【００１６】
本発明のさらに他の窒化物半導体の結晶成長方法は、気相成長によって基体上に複数の窒化物半導体の島状結晶領域を形成させる第１の結晶成長工程と、前記島状結晶領域の境界同士を結合させながら前記島状結晶領域を更に成長させる第２の結晶成長工程を有し、前記第２の結晶成長工程の結晶成長速度は前記第１の結晶成長工程の結晶成長速度より高くされ若しくは前記第２の結晶成長工程の結晶成長温度は前記第１の結晶成長工程の結晶成長温度より低くされると共に前記基体表面の凹凸状態を観測しながらその凹凸状態に応じて前記第１の結晶成長工程から前記第２の結晶成長工程に移行することを特徴とする。
【００１７】
成長条件を変調し、すなわち結晶成長速度を増大させ、或いは結晶成長温度を低下させることにより、成長方向が変化することが発生して結晶の隣接ドメインを埋め込むように成長し、その結果、転位の方向が屈曲することになり、境界同士の結合時に発生する転位の密度を下げることが実現される。当該窒化物半導体の結晶成長方法では、基体表面の凹凸状態を観測することで、結晶成長過程における境界同士の結合タイミングを計り、転位の方向の屈曲を効率良く発生させ、境界同士の結合時に発生する転位の密度を更に低減する。
【００１８】
本発明の窒化物半導体の結晶成長方法は、半導体素子を形成する場合に適用することで、特性の優れた半導体素子を形成することができる。すなわち、本発明の半導体素子の形成方法は、気相成長によって基体上に複数の窒化物半導体の島状結晶領域を形成させる第１の結晶成長工程と、前記島状結晶領域の境界同士を結合させながら前記第１の結晶成長工程の結晶成長速度より高い成長速度で若しくは前記第１の結晶成長工程の結晶成長温度より低い成長温度で前記島状結晶領域を更に成長させる第２の結晶成長工程と、前記境界同士が結合された窒化物半導体層に半導体素子を形成することを特徴とする。半導体素子は、例えば半導体発光素子または半導体トランジスタ素子などであり、半導体発光素子としては半導体発光ダイオードまたは半導体レーザー素子を形成することが可能である。
【００１９】
本発明の半導体素子の形成方法では、第２の結晶成長工程において第１の結晶成長工程の高い成長速度で若しくは第１の結晶成長工程の結晶成長温度より低い成長温度で成長が行われることから、転位の方向が屈曲することになり、境界同士の結合時に発生する転位の密度を下げることが実現される。このように転位密度を低下させた結晶層に半導体素子を形成することで、その結晶性の良好さを反映した特性の優れた半導体素子を製造することができる。
【００２０】
【発明の実施の形態】
本発明の好適な実施形態について図面を参照しながら説明する。本発明の窒化物半導体の結晶成長方法及び半導体素子の形成方法では、低温バッファを用いた方法（第１の実施形態）、選択的に成長阻害マスクを形成する方法（第２の実施形態）、選択的に結晶を除去する方法（第３の実施形態）、成長阻害物質を供給する方法（第４の実施形態）をそれぞれ適用おり、これらの方法ではいずれも島状結晶領域（ストライプ状、網目状、その他形状も含む。）が３次元的形状から擬２次元成長をしながら横方向に成長し、それら島状結晶領域同士が会合して結果として低転位密度を実現する。ここで３次元とは平坦膜ではなく凹凸形状を有していることを意味し、擬２次元成長とは縦方向への成長のない単なる横方向だけへの成長(２次元成長)に対して縦方向への成長も含んだ横方向への成長を意味する。また、本明細書において、島状結晶領域が会合する、すなわち結晶領域の境界同士が結合する過程若しくはタイミングとは、結合する瞬間だけに限定されるものではなく、同様な効果を得られるような前後の時間も含むものとする。また、基体とは基板を含むものであって更には通常のウエハ状の基板に結晶成長に好適な薄膜などが形成されていても良く、板状の形状を有しないもの並びに板状の形状を有するものの双方が含まれる。
【００２１】
［第１の実施形態］
本発明の実施形態の窒化物半導体の結晶成長方法は、低温バッファを用いた結晶成長技術に基づいており、図１乃至図４を参照しながら説明する。
【００２２】
図１の（a）に示すように、先ず、C面を基板主面とするサファイア基板１０を図示しない有機金属成長装置内に載置する。このサファイア基板１０は１０５０℃で水素と窒素の混合雰囲気(キャリアガス)中でのクリーニングを経て、５００℃に降温される。この温度で窒素原料としてアンモニアの供給が開始され、図１の（ｂ）に示すように、Ｇａ原料であるトリメチルガリウムを供給することで約３０ｎｍのＧａＮからなるアモルファス状の低温バッファ層１１をサファイア基板１０の主面全面に堆積する。
【００２３】
アモルファス状の低温バッファ層１１が堆積されたところで、一旦トリメチルガリウムの供給を停止して、アンモニアを供給しながら１０２０℃まで昇温する。この条件によって、図１の（ｃ）に示すように、結晶化し数１０ｎｍのグレイン状の不連続膜からなる窒化ガリウム層１２の島状結晶領域の核部分が形成される。
【００２４】
再びトリメチルガリウムの供給を開始したところ、上記グレインを核として擬２次元成長し島状結晶領域が成長する。この時の成長速度は毎時１μｍであり、核密度が低く横方向成長部が広くなるように結晶成長が進められる。図１の（ｄ）に示すように、螺旋転位１３も生ずるが、成長速度が毎時１μｍと遅いためＣ面方向の成長速度は遅くなり、縦方向の成長の少ない横方向への成長が支配的な成長となる。また、C面での脱離が支配的なため、図１の（ｃ）で形成されていた核の一部は脱離し、核の密度は減少する。このような結晶成長によって、生じる転位の密度が減少し貫通転位密度５ｘ１０8〜１ｘ１０9 cm-2程度の窒化ガリウム層１２の島状結晶領域が得られる。
【００２５】
図２の（ｅ）に示すように、擬２次元成長によって窒化ガリウム層１２の島状結晶領域同士が会合する瞬間すなわち島状結晶領域の境界部１５が結合するタイミングで、第１の結晶成長工程から第２の結晶成長工程に移行する。島状結晶領域の境界部１５同士が結合するタイミングは複数の島状結晶領域で必ずしも同じタイミングではないが、平均的な境界部１５同士の結合のタイミングの前後であれば良い。
【００２６】
第２の結晶成長工程では結晶成長速度が高くされ、第１の結晶成長工程で毎時１μｍであったものが、急に成長速度毎時約１０μmに増大される。この条件下ではC面からの脱離はC面への成長に比べて小さくなり、それぞれの島状結晶領域は縦方向にも急速に成長し、図２の（ｆ）に示すように、小さな島状結晶領域は隣接した島状結晶領域の成長にのみこまれる。その結果、結合部１６に発生した転位は別の大きな島との結合部まで曲げられる、もしくは適当なバーガーズベクトルを有する別の転位と終端し、残留する転位は減少することになる。その後成長速度を通常の毎時４μmで成長したところ、図２の（ｇ）に示すように表面モホロジーのよい貫通転位密度の低減された窒化ガリウム層１２が形成され、本件発明者らが行った実験例からは２〜５ｘ１０8 cm-2程度に貫通転位が抑制された窒化ガリウム層が得られている。
【００２７】
このような成長速度の急な増大によって貫通転位が抑制された窒化ガリウム層１２は、そのまま半導体素子の下地部分として使用することができ、図２の（ｈ）に示すように、次いでシリコンドープなどのｎ型窒化ガリウム層１７、ＩｎＧａＮなどからなる活性層１８、マグネシウムドープのｐ型窒化ガリウム層１９の各層を積層し、ｎ型窒化ガリウム層１７の一部を露出するように活性層１８とｐ型窒化ガリウム層１９を共に除去したところで、ｎ側電極８とｐ側電極９をそれぞれｎ型窒化ガリウム層１７とｐ型窒化ガリウム層１９に蒸着法などにより形成し、半導体発光ダイオード素子を形成する。下地層とした窒化ガリウム層１２は貫通転位が抑制されているために、半導体発光ダイオード素子の特性は良好であり、特に発光特性に優れた素子となる。本実施形態では、窒化ガリウム系の化合物による半導体発光ダイオード素子が形成されるが、本実施形態を用いて半導体レーザー素子を形成することもでき、他の半導体素子として電界効果型トランジスタやその他の能動素子を形成することも可能である。また、窒化ガリウム層１２上に形成される素子はプレナー型の素子に限定されず、Ｓ面などのファセットを利用して活性層を形成した六角錐状などのピラミッド構造を有する半導体発光ダイオード素子などであっても良い。
【００２８】
本実施形態の窒化物半導体の結晶成長方法は、島状結晶領域の境界部１５が結合するタイミングで成長速度が毎時１μmから毎時１０μｍに大きく増大させ、結合部に発生した転位が別の大きな島状結晶領域との結合部まで曲げられたり、もしくは適当なバーガーズベクトルを有する別の転位と終端し、残留する転位は減少することになる。従って、結晶全体としての転位を大きく減らすことができ、半導体発光ダイオード素子などの半導体素子を形成した場合では、その素子特性を大きく改善することができる。
【００２９】
図１４の従来の結晶成長方法では、１０２０℃に昇温後毎時1μmで成長しており、核の密度は減少することで貫通転位密度を下げる効果がある反面、C面での脱離が激しいため、表面モホロジーが悪いという問題も発生していた。しかし、本実施形態では当初、成長速度が遅いために核の密度が減少することで貫通転位密度を下げる効果が得られ、さらに第２の結晶成長工程では成長速度が高いために、C面での脱離も有る程度抑えることができ、表面モホロジーも良好な層を形成できることになる。
【００３０】
図３は成長速度を制御して結晶を成長させる場合の時間に対する成長速度の大きさを示すグラフである。図中島衝突Ｉｃで示すタイミングが、島状結晶領域の境界部１５同士が結合するタイミングである。第１の結晶成長工程として例えば毎時1μmで低速成長され、島衝突Ｉｃで示すタイミングと前後して高速成長に移行する。高速成長は例えば毎時１０μmである。上述の実施形態では、毎時１０μmの後、毎時４μｍで結晶成長させる。グラフ中、成長速度は折れ線状に変化しているが、曲線をもって変化するような制御であっても良い。
【００３１】
上述の如き転位低減の効果を実現するには成長速度において少なくとも２倍以上の差が必要とされ、２倍以内では成長条件の差が小さく、瞬間的な成長速度の増大や転位の屈曲を期待できないことになる。より好ましくは５倍以上の成長速度の差があることが好ましい。また、第１の結晶成長工程において、横方向成長時の成長速度を毎時３μm以下にしないと脱離の支配的な条件を実現することが困難となり、より好ましくは毎時１．５μm以下である。なお、島状結晶領域の成長時は単純な成長速度の定義が出来ないため、その体積増加率を膜状成長時の成長速度に換算した値として、結晶成長速度を平面成長の成長速度に換算した場合という表現で、成長速度の値を定義づけている。第２の結晶成長工程の結晶成長速度が毎時２μｍ以上であれば、会合過程での成長速度は脱離の少ない条件となり、それより低いと、脱離の少ない条件脱離の支配的な条件から急峻な成長条件の変調にはならず、瞬間的に成長速度が増大したり転位が屈曲するような効果は期待できない。より好ましくは第２の結晶成長工程の結晶成長速度は毎時４μｍ以上である。成長速度を変える場合、成長温度は第一と第二の過程で変える必要がない。変えないことで成長方法は単純化する。また、成長速度と成長温度を同時に切り替えると再現性も低くなることがあり、あえて変えない方法を意図的に使用することも可能である。
【００３２】
上述の実施形態では、成長速度を第１の結晶成長工程から第２の結晶成長工程に移行する場合に、低速成長から高速成長に変化させているが、成長温度を高温から低温に変化させることでも、同様な貫通転位低減の効果を得ることができる。これは成長温度を例えば９８０℃の低温にした場合では、成長面からの結晶原子の脱離が少ない状態になり、島状結晶領域の境界部同士が結合する結合部近傍での転位は別の大きな島状結晶領域との結合部まで曲げられ若しくは適当なバーガーズベクトルを有する別の転位と終端し、その結果、残留する転位は減少することになる。
【００３３】
図４は第１の結晶成長工程から第２の結晶成長工程に移行する際に成長温度を高温から低温に変化させる例である。低温バッファ層の形成時には成長温度は５００℃であるが、成長速度を毎時３μmとしてそれぞれ第１の結晶成長工程では１０５０℃の高温成長を行い、島状結晶領域の境界部１５同士が結合する島衝突Ｉｃのタイミングで９８０℃の低温成長に変化させる。この９８０℃の低温成長で結合部近傍での転位は大きく曲げられることになり、島状結晶領域同士が会合した後は１０２０℃で成長を継続して、転位密度もモホロジーもよい膜を形成することができる。
【００３４】
第１の結晶成長工程ではある程度成長温度が高くないと成長速度を下げても脱離の支配的な条件を実現できない。このため脱離の支配的な条件を得るための最低温度が窒化ガリウムの場合、第１の結晶成長工程での成長温度は９８０℃ぐらいであり、１０００℃以上であることが好ましい。高温成長と低温成長の温度差として２０℃以上が必要であり、好ましくは４０℃以上が必要である。それより小さい場合、成長条件の差が小さく、瞬間的な成長速度の増大や転位の屈曲を期待できないことになる。また、横方向成長時の成長速度を９８０℃以上にしないと脱離の支配的な条件を実現できず、好ましくは１０００℃以上である。第２の結晶成長工程での成長速度は脱離の少ない条件であることが必要であり、それが１０５０℃以下とされ、好ましくは１０２０℃以下である。
【００３５】
本実施形態のように島状結晶領域同士の結合時を見計らって成長速度や成長温度を変調するには、表面粗さを光学的に観測する方法がある。例えば図１及び図２の方法で、結晶成長中にもっとも表面粗さが大きくなる時間を測定しておき、その時間にあわせて成長速度又は成長温度を急峻に増大させると効果的である。光学的測定法には、表面からの反射光を観測する方法、ウェハを通してサセプタなどからの放射光の透過を観測する方法などが挙げられる。
【００３６】
なお、上述の実施形態では、第１の結晶成長工程から第２の結晶成長工程に移行する際に成長速度を変調させる例と、その変形例として成長温度を変調する例について説明したが、成長速度と成長温度の両方を変調するような制御を行っても良い。また、化合物半導体層としては、窒化ガリウム層についてだけ説明をしているが、後の工程でファセット構造を形成することからウルツ鉱型の化合物半導体であっても良く、他のウルツ鉱型の化合物半導体を用いても同様の効果を得ることができる。ここで化合物半導体層としてはウルツ鉱型の結晶構造を有する窒化物半導体、ＢｅＭｇＺｎＣｄＳ系化合物半導体、およびＢｅＭｇＺｎＣｄＯ系化合物半導体などが好ましい。
【００３７】
窒化物半導体からなる結晶層としては、例えばＩＩＩ族系化合物半導体を用いることができ、更には窒化ガリウム（ＧａＮ）系化合物半導体、窒化アルミニウム（ＡｌＮ）系化合物半導体、窒化インジウム（ＩｎＮ）系化合物半導体、窒化インジウムガリウム（ＩｎＧａＮ）系化合物半導体、窒化アルミニウムガリウム（ＡｌＧａＮ）系化合物半導体を好ましくは用いることができ、特に窒化ガリウム系化合物半導体が好ましい。なお、本発明において、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮなどは必ずしも、３元混晶のみ、２元混晶のみの窒化物半導体を指すのではなく、例えばＩｎＧａＮでは、ＩｎＧａＮの作用を変化させない範囲での微量のＡｌ、その他の不純物を含んでいても本発明の範囲であることは言うまでもない。
【００３８】
［第２の実施形態］
本実施形態の選択成長マスクを用いた窒化ガリウム系の結晶成長方法であり、選択成長マスクによる転位密度の低減効果に加えて成長速度の変調による転位密度の低減も得られる方法である。
【００３９】
図５及び図６に本実施形態の工程を示す。先ず、図５の（ａ）に示すように、C面を主面とするサファイア基板２０上に有機金属気相成長法によって低温バッファ技術を使用して窒化ガリウム層２１を２μm成長する。窒素原料はアンモニア、ガリウム原料はトリメチルガリウム、キャリアガスは水素と窒素である。この窒化ガリウム層２１には貫通転位２２が１〜２ｘ１０９ cm-2の密度で存在する。
【００４０】
次いで、図５の（ｂ）に示すように、成長阻害膜である酸化珪素膜２３を窒化ガリウム層２１上に形成し、フォトリソグラフィにより酸化珪素膜２３に、窒化ガリウム層２１の{１、−１、０、０}方向に延在されるストライプ状の開口部２４を形成する、この酸化珪素膜２３は例えば厚み２００ｎｍであり、開口部２４は開口幅３μｍ、間隔１０μｍで形成する。なお、開口幅３μｍや間隔１０μｍは例示であり、他のサイズであっても良い。
【００４１】
酸化珪素膜２３にこのような開口部２４を形成した後、再び有機金属気相成長装置に導入し、水素、窒素及びアンモニアを流しながら１０２０℃に昇温し、トリメチルガリウムの供給を開始することで、図５の（ｃ）に示すように、開口部２４から断面が六角台形状の窒化ガリウムからなる選択成長層２５を形成する。このときトリメチルガリウムの供給量は平坦膜として成長した場合、例えば毎時４μmに相当する量を供給する。このままの成長速度で選択成長を続けることも可能であるが、成長速度を４分の１に減少させることで、C面での脱離が支配的となり横方向成分の速い成長が得られる。これは成長膜厚を薄くし反りを小さく抑えるのに役立つ。その結果、図６の（ｄ）に示すように、マスクである酸化珪素膜２３上に横方向・縦方向に島状の選択成長層２５が成長し、隣接する開口部２４からの成長により境界部２６同士が会合して結合部２７が生ずる。
【００４２】
この結合部２７が生ずるタイミングと同時若しくは多少前後して、成長速度を毎時２０μｍまで急に増大させる。この第２の結晶成長工程での成長速度ではC面での成長速度が速くなり、まず縦方向に瞬間的に成長し、そのまま相似的に縦横にすばやく成長するため、結合部２７には原料が供給されず、図６の（ｅ）に示すように結晶のない空隙部(void)２８が残されることになる。開口部２４から屈曲し結合部２７まで伝播した転位２２ａはその空隙部２８で終端される。次に図６の（ｆ）に示すように、成長速度を毎時4μmに戻して成長させる。本件発明者らが行った実験例では、マスク中央部での転位密度は図１５、図１６の従来例の方法と比較して半減することが分かり、これにより成長膜厚も薄く、マスク中央部での転位密度も低い膜が得られた。
【００４３】
本実施形態の窒化物半導体の結晶成長方法では、第２の結晶成長工程で成長速度を毎時２０μｍまで急に増大させて、転位を空隙部２８で終端させるようにすることができる。従って、選択成長による転位低減効果と相まって更に結晶の転位を低減することができる。なお、本実施形態では、第１の結晶成長工程から第２の結晶成長工程に移行する際に成長速度を増加させているが、第１の実施形態に説明されるように成長温度を下げるように制御しても良い。また、島状結晶領域同士の結合時を見計らって成長速度や成長温度を変調するには、窒化物化合物の表面粗さを光学的に観測する手段を用いることができる。
【００４４】
本実施形態も第１の実施形態と同様に、半導体素子の製造に適用することができ、例えば窒化ガリウム系の化合物による半導体発光ダイオード素子が形成されるが、本実施形態を用いて半導体レーザー素子を形成することもでき、他の半導体素子として電界効果型トランジスタやその他の能動素子を形成することも可能である。また、窒化ガリウム層上に形成される素子はプレナー型の素子に限定されず、Ｓ面などのファセットを利用して活性層を形成した六角錐状などのピラミッド構造を有する半導体発光ダイオード素子などであっても良い。また、化合物半導体層としては、窒化ガリウム層についてだけ説明をしているが、後の工程でファセット構造を形成することから他のウルツ鉱型の化合物半導体であっても良く、他のウルツ鉱型の化合物半導体を用いても同様の効果を得ることができる。ここで化合物半導体層としてはウルツ鉱型の結晶構造を有する窒化物半導体、ＢｅＭｇＺｎＣｄＳ系化合物半導体、およびＢｅＭｇＺｎＣｄＯ系化合物半導体などが好ましい。
【００４５】
［第３の実施形態］
本発明の実施形態の窒化物半導体の結晶成長方法では、選択的に窒化ガリウム層を除去し、残された結晶から横方向に成長することで転位密度を低減する技術に基づいており、図７及び図８を参照しながら説明する。
【００４６】
先ず、図７の（ａ）に示すように、有機金属気相成長法により低温バッファ層を用いてC面を主面とするサファイア基板３０上に窒化ガリウム層３１を1μm成長する。この時点で窒化ガリウム層３１には貫通転位３２が存在する。
【００４７】
次いで、フォトリソグラフィとRIEを用いて{１、−１、０、０}方向のストライプ状に幅３μm、間隔１０μmの窒化ガリウム層３１が部分的に残るように結晶を除去し、図７の（ｂ）に示すように、サファイア基板３０の表面が若干削られるまでエッチングを行う。再び有機金属気相成長装置に導入し、キャリアガスとして水素と窒素、窒素原料としてアンモニアを供給しながら１０２０℃まで昇温し、ガリウム原料であるトリメチルガリウムの供給を開始して成長を開始する。従来の方法では平坦膜上の成長に換算して毎時４μmですべて成長していたが、本実施形態では成長速度毎時１μmで成長を開始する。成長を開始すると矩形の窒化ガリウム層３１は、図８の（ｄ）に示すように安定面である(１、１、−２、２)面を形成しながら横方向に成長する。この段階では第２の実施形態の場合と同様に成長速度を下げたことで横方向に支配的な成長を示し、サファイア基板３０の表面には凹部３３が残されることになる。
【００４８】
横方向に成長した窒化ガリウム層３１の境界部３４同士が結合する結合部３５が生ずるタイミングと同時若しくは多少前後して、成長速度を毎時２０μｍまで急に増大させる。この第２の結晶成長工程での成長速度ではC面での成長速度が速くなり、まず縦方向に瞬間的に成長し、そのまま相似的に縦横にすばやく成長するため、結合部３５には原料が供給されず、図８の（ｅ）に示すように結晶のない空隙部(void)３６が残されることになる。窒化ガリウム層３１内で屈曲し結合部３５まで伝播した転位３２ａはその空隙部３６で終端される。次に図８の（ｆ）に示すように、成長速度を毎時4μmに戻して成長させる。以降、半導体素子として、半導体発光ダイオードを形成する場合は、ｎ型窒化ガリウム層、活性層、ｐ型窒化ガリウム層を順次積層し、各電極を形成することで素子が形成される。
【００４９】
本実施形態の窒化物半導体の結晶成長方法では、第２の実施形態と同様に、第２の結晶成長工程で成長速度を毎時２０μｍまで急に増大させて、転位を空隙部３６で終端させるようにすることができる。従って、選択成長による転位低減効果と相まって更に結晶の転位を低減することができる。なお、本実施形態では、第１の結晶成長工程から第２の結晶成長工程に移行する際に成長速度を増加させているが、第１の実施形態に説明されるように成長温度を下げるように制御しても良い。また、島状結晶領域同士の結合時を見計らって成長速度や成長温度を変調するには、窒化物化合物の表面粗さを光学的に観測する手段を用いることができる。
【００５０】
また、本実施形態も第１の実施形態と同様に、半導体素子の製造に適用することができ、例えば窒化ガリウム系の化合物による半導体発光ダイオード素子が形成されるが、本実施形態を用いて半導体レーザー素子を形成することもでき、他の半導体素子として電界効果型トランジスタやその他の能動素子を形成することも可能である。また、窒化ガリウム層上に形成される素子はプレナー型の素子に限定されず、Ｓ面などのファセットを利用して活性層を形成した六角錐状などのピラミッド構造を有する半導体発光ダイオード素子などであっても良い。また、化合物半導体層としては、窒化ガリウム層についてだけ説明をしているが、後の工程でファセット構造を形成することから他のウルツ鉱型の化合物半導体であっても良く、他のウルツ鉱型の化合物半導体を用いても同様の効果を得ることができる。ここで化合物半導体層としてはウルツ鉱型の結晶構造を有する窒化物半導体、ＢｅＭｇＺｎＣｄＳ系化合物半導体、およびＢｅＭｇＺｎＣｄＯ系化合物半導体などが好ましい。
【００５１】
［第４の実施形態］
本発明の第４の実施形態の窒化物半導体の結晶成長方法は、成長阻害物質を窒化ガリウム系化合物半導体層表面に供給し、島状成長から横方向成長させることで転位密度を低減する技術に基づいており、図９及び図１０を参照しながら説明する。
【００５２】
先ず、図９の（ａ）に示すように、有機金属気相成長法により低温バッファ層を用いて基板主面をＣ面とするサファイア基板４０上に窒化ガリウム層４１を1μm成長させる。この段階では、窒化ガリウム層４１に螺旋転位４３や刃状転位４２などが含まれる。
【００５３】
次いで、トリメチルガリウムの供給を停止してシリコン原料であるシランガスを５分間供給する。シリコンは成長阻害物質(アンチサーファクタント)として働き、表面は窒化ガリウム膜の成長しにくい状態となる。再びトリメチルガリウムを毎時４μmで供給を開始すると、シリコンで終端されていないピンホール状に露出した窒化ガリウム層４１表面から成長を開始し、図９の（ｂ）に示すように窒化ガリウム層４１表面には島状結晶領域４４が形成される。従来はこのまま毎時４μmで成長を継続したが、本実施形態では島状結晶領域４４に成長したところから成長速度を毎時１μmとし、図９の（ｃ）及び図１０の（ｄ）に示すように島状結晶領域４４に成長した領域の境界部４５同士が会合して結合部４６が生ずる際に、成長速度を毎時１０μmに増大させる。このような成長速度の急激な増大によって、結合部４６付近の転位は曲げられて、転位密度は低減されることになる。
【００５４】
その後は毎時４μmに戻し図１０の（ｅ）に示すように平坦化させる。上記実施例と同様に成長速度を低減した部分では横方向に支配的な成長をすることで成長膜厚を薄くでき、また成長速度を急峻に増大することで従来よりも会合部に発生する転位密度を低減できる。なお、本実施形態においても、第１の結晶成長工程から第２の結晶成長工程に移行する際に成長速度を増加させているが、第１の実施形態に説明されるように成長温度を下げるように制御しても良い。また、島状結晶領域同士の結合時を見計らって成長速度や成長温度を変調するには、窒化物化合物の表面粗さを光学的に観測する手段を用いることができる。
【００５５】
また、本実施形態も第１の実施形態と同様に、半導体素子の製造に適用することができ、例えば窒化ガリウム系の化合物による半導体発光ダイオード素子が形成されるが、本実施形態を用いて半導体レーザー素子を形成することもでき、他の半導体素子として電界効果型トランジスタやその他の能動素子を形成することも可能である。また、窒化ガリウム層上に形成される素子はプレナー型の素子に限定されず、Ｓ面などのファセットを利用して活性層を形成した六角錐状などのピラミッド構造を有する半導体発光ダイオード素子などであっても良い。また、化合物半導体層としては、窒化ガリウム層についてだけ説明をしているが、後の工程でファセット構造を形成することから他のウルツ鉱型の化合物半導体に適用することも可能である。
【００５６】
［第５の実施形態］
本発明の第５の実施形態の窒化物半導体の結晶成長方法は、窒化ガリウム層を一旦凹凸の有る形状に加工し、島状結晶成長から横方向成長させることで転位密度を低減する技術に基づいており、図１１及び図１２を参照しながら説明する。
【００５７】
先ず、図１１の（ａ）に示すように、有機金属気相成長法により低温バッファ層を用いて基板主面をＣ面とするサファイア基板５０上に窒化ガリウム層５１を1μm成長させ、次いで、エッチングその他の方法によって窒化ガリウム層５１の表面に凹凸を形成する。この段階では、窒化ガリウム層５１に螺旋転位５３や刃状転位５２などが含まれる。
【００５８】
次いで、トリメチルガリウムを毎時４μmで供給を開始すると、図１１の（ｂ）に示すように窒化ガリウム層５１表面には島状結晶領域５４が形成される。窒化ガリウム層５１の表面の凹凸で一部の転位は終端することから、多くの螺旋転位５３や刃状転位５２などは該表面の凹凸で終端し、転位密度は低減される。本実施形態では島状結晶領域５４に成長したところから成長速度を毎時１μmとし、図１１の（ｃ）及び図１２の（ｄ）に示すように島状結晶領域５４に成長した領域の境界部５５同士が会合して結合部５６が生ずる際に、成長速度を毎時１０μmに増大させる。このような成長速度の急激な増大によって、結合部５６付近の転位は曲げられて、転位密度は更に低減されることになる。
【００５９】
その後は毎時４μmに戻し図１１の（ｅ）に示すように平坦化させる。上記実施例と同様に成長速度を低減した部分では横方向に支配的な成長をすることで成長膜厚を薄くでき、また成長速度を急峻に増大することで従来よりも会合部に発生する転位密度を低減できる。なお、本実施形態においても、第１の結晶成長工程から第２の結晶成長工程に移行する際に成長速度を増加させているが、第１の実施形態に説明されるように成長温度を下げるように制御しても良い。また、島状結晶領域同士の結合時を見計らって成長速度や成長温度を変調するには、窒化物化合物の表面粗さを光学的に観測する手段を用いることができる。
【００６０】
また、本実施形態も第１の実施形態と同様に、半導体素子の製造に適用することができ、例えば窒化ガリウム系の化合物による半導体発光ダイオード素子が形成されるが、本実施形態を用いて半導体レーザー素子を形成することもでき、他の半導体素子として電界効果型トランジスタやその他の能動素子を形成することも可能である。また、窒化ガリウム層上に形成される素子はプレナー型の素子に限定されず、Ｓ面などのファセットを利用して活性層を形成した六角錐状などのピラミッド構造を有する半導体発光ダイオード素子などであっても良い。また、化合物半導体層としては、窒化ガリウム層についてだけ説明をしているが、後の工程でファセット構造を形成することから他のウルツ鉱型の化合物半導体に適用することも可能である。
【００６１】
【発明の効果】
本発明の窒化物半導体の結晶成長方法においては、第１の結晶成長工程から第２の結晶成長工程に移行する場合に、成長速度や成長温度を変調される。このため結晶中に存在する転位は、結合部に近傍で別の大きな島状結晶領域との結合部まで曲げられたり、若しくは別の転位や空隙部などで終端し、転位密度は大幅に低減されることになる。また、従来の各種転位低減技術を組み合わせることで、さらに島状結晶領域の境界部近くの転位や貫通転位などの転位を低減できる。
【００６２】
また、本発明の半導体素子の形成方法では、前述の結晶転位密度の低減された結晶を素子形成に利用できるため、素子に特性を大幅に改善することができる。
【図面の簡単な説明】
【図１】 本発明の窒化物半導体の結晶成長方法の第１の実施形態の工程断面図であって、（ａ）はサファイア基板を示す工程断面図、（ｂ）は低温バッファ層の形成工程までの工程断面図、（ｃ）は窒化ガリウム層の形成工程までの工程断面図、（ｄ）は島状結晶領域の形成工程までの工程断面図である。
【図２】 本発明の窒化物半導体の結晶成長方法の第１の実施形態の工程断面図であって、（e）は横方向成長を示す工程断面図、（ｆ）は窒化ガリウム層の結合部が生ずる工程までの工程断面図、（ｇ）は窒化ガリウム層の平坦化工程までの工程断面図、（ｈ）は半導体発光素子の形成工程までの工程断面図である。
【図３】 本発明の窒化物半導体の結晶成長方法の第１の実施形態での成長速度を変調する場合の制御を示すグラフである。
【図４】 本発明の窒化物半導体の結晶成長方法の第１の実施形態での成長温度を変調する場合の制御を示すグラフである。
【図５】 本発明の窒化物半導体の結晶成長方法の第２の実施形態の工程断面図であって、（ａ）は低温バッファ層の形成工程までの工程断面図、（ｂ）は開口部の形成工程までの工程断面図、（ｃ）は窒化ガリウム層の選択成長層の形成工程までの工程断面図である。
【図６】 本発明の窒化物半導体の結晶成長方法の第２の実施形態の工程断面図であって、（ｄ）は横方向成長を示す工程断面図、（e）は窒化ガリウム層の結合部に空隙部が生ずる工程までの工程断面図、（ｇ）は窒化ガリウム層の平坦化工程までの工程断面図である。
【図７】 本発明の窒化物半導体の結晶成長方法の第３の実施形態の工程断面図であって、（ａ）は窒化ガリウム層の形成工程までの工程断面図、（ｂ）は凹部の形成工程までの工程断面図、（ｃ）は窒化ガリウム層の選択成長工程までの工程断面図である。
【図８】 本発明の窒化物半導体の結晶成長方法の第３の実施形態の工程断面図であって、（ｄ）は横方向成長を示す工程断面図、（e）は窒化ガリウム層の結合部に空隙部が生ずる工程までの工程断面図、（ｇ）は窒化ガリウム層の平坦化工程までの工程断面図である。
【図９】 本発明の窒化物半導体の結晶成長方法の第４の実施形態の工程断面図であって、（ａ）は窒化ガリウム層の形成工程までの工程断面図、（ｂ）は窒化ガリウム層の選択成長工程までの工程断面図、（ｃ）は窒化ガリウム層の横方向成長工程までの工程断面図である。
【図１０】 本発明の窒化物半導体の結晶成長方法の第４の実施形態の工程断面図であって、（ｄ）は窒化ガリウム層の結合部が生ずる工程までの工程断面図、（e）は窒化ガリウム層の平坦化工程までの工程断面図である。
【図１１】 本発明の窒化物半導体の結晶成長方法の第５の実施形態の工程断面図であって、（ａ）は窒化ガリウム層の表面に凹凸を形成する工程までの工程断面図、（ｂ）は窒化ガリウム層の選択成長工程までの工程断面図、（ｃ）は窒化ガリウム層の横方向成長工程までの工程断面図である。
【図１２】 本発明の窒化物半導体の結晶成長方法の第５の実施形態の工程断面図であって、（ｄ）は窒化ガリウム層の結合部が生ずる工程までの工程断面図、（e）は窒化ガリウム層の平坦化工程までの工程断面図である。
【図１３】 従来の窒化物半導体の結晶成長方法の一例の工程断面図であって、（ａ）は窒化ガリウム層の形成工程までの工程断面図、（ｂ）は島状結晶領域の形成工程までの工程断面図、（ｃ）は横方向成長を示す工程断面図、（ｄ）は窒化ガリウム層の結合部が生ずる工程までの工程断面図である。
【図１４】 従来の窒化物半導体の結晶成長方法の他の一例の工程断面図であって、（ａ）は窒化ガリウム層の形成工程までの工程断面図、（ｂ）は島状結晶領域の形成工程までの工程断面図、（ｃ）は横方向成長を示す工程断面図、（ｄ）は窒化ガリウム層の結合部が生ずる工程までの工程断面図である。
【図１５】 従来の窒化物半導体の結晶成長方法の一例の工程断面図であって、（ａ）は選択マスクの形成工程までの工程断面図、（ｂ）は島状結晶領域の形成工程までの工程断面図、（ｃ）は横方向成長を示す工程断面図である。
【図１６】 前記従来の窒化物半導体の結晶成長方法の一例の工程断面図であって、（ｄ）は窒化ガリウム層の結合部が生ずる工程までの工程断面図、（e）は窒化ガリウム層の平坦化工程までの工程断面図である。
【符号の説明】
１０、２０、３０、４０、５０ サファイア基板
１１ 低温バッファ層
１２、２１、３１、４１、５１ 窒化ガリウム層
１５、２６、３４、４５、５５ 境界部
２４ 開口部
２５ 選択成長層
４４ 島状結晶領域

Claims (28)

  1. 基体上に、擬２次元結晶成長のための核部分を形成する工程と、
    気相成長によって上記核部分からの擬２次元結晶成長によって窒化物半導体による複数の島状結晶領域を形成する第１の結晶成長工程と、
    前記第１の結晶成長工程の結晶成長速度より高い結晶成長速度によって前記島状結晶領域を会合させながら前記島状結晶領域を更に成長させ、結晶の成長方向の変化を発生させて前記島状結晶領域の隣接ドメインを埋込み、転位の方向を屈曲させる第２の結晶成長工程とを有する
    ことを特徴とする窒化物半導体の結晶成長方法。
  2. 前記第２の結晶成長工程において上記会合部に空隙部を発生させ、該空隙部で、転位を終端させる
    ことを特徴とする請求項１に記載の窒化物半導体の結晶成長方法。
  3. 前記第２の結晶成長工程の結晶成長速度は前記第１の結晶成長工程の結晶成長速度の２倍若しくはそれ以上である
    ことを特徴とする請求項１記載の窒化物半導体の結晶成長方法。
  4. 前記結晶成長速度を平面成長の成長速度に換算した場合、前記第１の結晶成長工程の結晶成長速度が毎時３μｍ以下である
    ことを特徴とする請求項１記載の窒化物半導体の結晶成長方法。
  5. 前記結晶成長速度を平面成長の成長速度に換算した場合、前記第２の結晶成長工程の結晶成長速度が毎時２μｍ以上である
    ことを特徴とする請求項１記載の窒化物半導体の結晶成長方法。
  6. 前記第１の結晶成長工程における結晶成長は９８０℃以上で行われる
    ことを特徴とする請求項１記載の窒化物半導体の結晶成長方法。
  7. 前記第１の結晶成長工程及び前記第２の結晶成長工程の各結晶成長は実質的に同等の成長温度で行われる
    ことを特徴とする請求項１記載の窒化物半導体の結晶成長方法。
  8. 前記第１の結晶成長工程の前に、低温バッファ層が前記基体上に形成される
    ことを特徴とする請求項１記載の窒化物半導体の結晶成長方法。
  9. 前記第１の結晶成長工程の前に、成長阻害膜が選択的に形成され若しくは成長阻害物質が前記基体上に供給される
    ことを特徴とする請求項１記載の窒化物半導体の結晶成長方法。
  10. 前記第１の結晶成長工程前に基体表面が選択的に除去される
    ことを特徴とする請求項１記載の窒化物半導体の結晶成長方法。
  11. 前記第１の結晶成長工程の前に前記基体表面に凹凸が形成される
    ことを特徴とする請求項１に記載の窒化物半導体の結晶成長方法。
  12. 基体上に、擬２次元結晶成長のための核部分を形成する工程と、
    気相成長によって上記核部分からの擬２次元結晶成長によって窒化物半導体による複数の島状結晶領域を形成する第１の結晶成長工程と、
    前記第１の結晶成長工程の結晶成長温度より低い結晶成長温度によって前記島状結晶領域を会合させながら前記島状結晶領域を更に成長させ、結晶の成長方向の変化を発生させて前記島状結晶領域の隣接ドメインを埋込み、転位の方向を屈曲させる第２の結晶成長工程とを有する
    ことを特徴とする窒化物半導体の結晶成長方法。
  13. 前記第１の結晶成長工程における結晶成長は前記第２の結晶成長工程における結晶成長よりも２０℃以上高い温度で行われる
    ことを特徴とする請求項１２記載の窒化物半導体の結晶成長方法。
  14. 前記第１の結晶成長工程における結晶成長は前記第２の結晶成長工程における結晶成長よりも４０℃以上高い温度で行われる
    ことを特徴とする請求項１２記載の窒化物半導体の結晶成長方法。
  15. 前記第１の結晶成長工程における結晶成長は９８０℃以上で行われる
    ことを特徴とする請求項１２記載の窒化物半導体の結晶成長方法。
  16. 前記第２の結晶成長工程における結晶成長は１０５０℃以下で行われることを特徴とする請求項１２記載の窒化物半導体の結晶成長方法。
  17. 前記結晶成長速度を平面成長の成長速度に換算した場合、前記第１の結晶成長工程の結晶成長速度が毎時３μｍ以下である
    ことを特徴とする請求項１２記載の窒化物半導体の結晶成長方法。
  18. 前記第１の結晶成長工程及び前記第２の結晶成長工程の各結晶成長は実質的に同等の成長速度で行われる
    ことを特徴とする請求項１２記載の窒化物半導体の結晶成長方法。
  19. 前記第１の結晶成長工程の前に、低温バッファ層が前記基体上に形成される
    ことを特徴とする請求項１２記載の窒化物半導体の結晶成長方法。
  20. 前記第１の結晶成長工程の前に、成長阻害膜が選択的に形成され若しくは成長阻害物質が前記基体上に供給される
    ことを特徴とする請求項１２記載の窒化物半導体の結晶成長方法。
  21. 前記第１の結晶成長工程の前に、前記基体表面が選択的に除去されることを特徴とする請求項１４記載の窒化物半導体の結晶成長方法。
  22. 前記第１の結晶成長工程の前に、前記基体表面に凹凸が形成される
    ことを特徴とする請求項１２記載の窒化物半導体の結晶成長方法。
  23. 基体上に、窒化物半導体を結晶成長する工程と、その後半導体素子を形成する工程とを有し、
    上記窒化物半導体を結晶成長する工程は、上記基体上に、擬２次元結晶成長のための核部分を形成する工程と、
    気相成長によって上記核部分からの擬２次結晶成長によって窒化物半導体による複数の島状結晶領域を形成する第１の結晶成長工程と、
    前記第１の結晶成長工程の結晶成長温度より高い結晶成長温度によって前記島状結晶領域を会合させながら前記島状結晶領域を更に成長させ、結晶の成長方向の変化を発生させて前記島状結晶領域の隣接ドメインを埋込み、転移の方向を屈曲させる第２の結晶成長工程とを有する
    ことを特徴とする半導体素子の形成方法。
  24. 前記半導体素子は半導体発光素子または半導体トランジスタ素子から選ばれた素子である
    ことを特徴とする請求項２３記載の半導体素子の形成方法。
  25. 前記半導体発光素子は半導体発光ダイオードまたは半導体レーザー素子であることを特徴とする請求項２４記載の半導体素子の形成方法。
  26. 基体上に、窒化物半導体を結晶成長する工程と、その後半導体素子を形成する工程とを有し、
    上記窒化物半導体を結晶成長する工程は、上記基体上に、擬２次元結晶成長のための核部分を形成する工程と、
    気相成長によって上記核部分からの擬２次結晶成長によって窒化物半導体による複数の島状結晶領域を形成する第１の結晶成長工程と、
    前記第１の結晶成長工程の結晶成長温度より低い結晶成長温度によって前記島状結晶領域を会合させながら前記島状結晶領域を更に成長させ、結晶の成長方向の変化を発生させて前記島状結晶領域の隣接ドメインを埋込み、転移の方向を屈曲させる第２の結晶成長工程とを有する
    ことを特徴とする半導体素子の形成方法。
  27. 前記半導体素子は半導体発光素子または半導体トランジスタ素子から選ばれた素子である
    ことを特徴とする請求項２６記載の半導体素子の形成方法。
  28. 前記半導体発光素子は半導体発光ダイオードまたは半導体レーザー素子である
    ことを特徴とする請求項２７記載の半導体素子の形成方法。
JP2001113713A 2001-04-12 2001-04-12 窒化物半導体の結晶成長方法及び半導体素子の形成方法 Expired - Lifetime JP3956637B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001113713A JP3956637B2 (ja) 2001-04-12 2001-04-12 窒化物半導体の結晶成長方法及び半導体素子の形成方法
US10/121,257 US7033436B2 (en) 2001-04-12 2002-04-11 Crystal growth method for nitride semiconductor and formation method for semiconductor device
US11/311,017 US7553370B2 (en) 2001-04-12 2005-12-19 Crystal growth method for nitride semiconductor and formation method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001113713A JP3956637B2 (ja) 2001-04-12 2001-04-12 窒化物半導体の結晶成長方法及び半導体素子の形成方法

Publications (2)

Publication Number Publication Date
JP2002313733A JP2002313733A (ja) 2002-10-25
JP3956637B2 true JP3956637B2 (ja) 2007-08-08

Family

ID=18964902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001113713A Expired - Lifetime JP3956637B2 (ja) 2001-04-12 2001-04-12 窒化物半導体の結晶成長方法及び半導体素子の形成方法

Country Status (2)

Country Link
US (2) US7033436B2 (ja)
JP (1) JP3956637B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3956637B2 (ja) * 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
JP4104305B2 (ja) * 2001-08-07 2008-06-18 三洋電機株式会社 窒化物系半導体チップおよび窒化物系半導体基板
US20040077156A1 (en) * 2002-10-18 2004-04-22 Loucas Tsakalakos Methods of defect reduction in wide bandgap thin films using nanolithography
US7071494B2 (en) * 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
JP4588380B2 (ja) * 2003-08-18 2010-12-01 ローム株式会社 半導体発光素子
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
WO2005071720A1 (en) 2004-01-26 2005-08-04 Showa Denko K.K. Group iii nitride semiconductor multilayer structure
FI20045482A0 (fi) * 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
EP2595176B1 (en) * 2005-05-17 2020-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007014294A2 (en) * 2005-07-26 2007-02-01 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US9157169B2 (en) 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
EP2171748A1 (en) * 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
JP2009167053A (ja) * 2008-01-16 2009-07-30 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP5237780B2 (ja) * 2008-12-17 2013-07-17 スタンレー電気株式会社 半導体発光素子の製造方法
JP5180050B2 (ja) * 2008-12-17 2013-04-10 スタンレー電気株式会社 半導体素子の製造方法
JP5190343B2 (ja) * 2008-12-17 2013-04-24 スタンレー電気株式会社 半導体素子の製造方法
US20100187568A1 (en) * 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
EP2412006A1 (en) * 2009-02-05 2012-02-01 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and structures for forming semiconductor materials
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
TWI638071B (zh) 2013-08-08 2018-10-11 三菱化學股份有限公司 自立ＧａＮ基板、ＧａＮ結晶、ＧａＮ單結晶之製造方法及半導體裝置之製造方法
CN105917035B (zh) 2014-01-17 2019-06-18 三菱化学株式会社 GaN基板、GaN基板的制造方法、GaN结晶的制造方法和半导体器件的制造方法
DE102014105303A1 (de) * 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
JP6480244B2 (ja) * 2015-04-10 2019-03-06 株式会社ニューフレアテクノロジー 気相成長方法
US10600645B2 (en) * 2016-12-15 2020-03-24 Samsung Electronics Co., Ltd. Manufacturing method of gallium nitride substrate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
US5883913A (en) * 1993-12-27 1999-03-16 Sony Corporation Optical device
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
JP3761935B2 (ja) 1994-09-19 2006-03-29 株式会社東芝 化合物半導体装置
JPH0997921A (ja) 1995-07-21 1997-04-08 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JPH0945670A (ja) 1995-07-29 1997-02-14 Hewlett Packard Co <Hp> Ｉｉｉ族−ｎ系結晶の気相エッチング方法および再成長方法
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
TW427039B (en) * 1997-06-16 2001-03-21 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor, manufacturing method for semiconductor device, manufacturing method for semiconductor substrate
JPH1143398A (ja) 1997-07-22 1999-02-16 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP3649867B2 (ja) 1997-08-21 2005-05-18 ローム株式会社 半導体装置の製法
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP3988245B2 (ja) 1998-03-12 2007-10-10 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6291085B1 (en) * 1998-08-03 2001-09-18 The Curators Of The University Of Missouri Zinc oxide films containing P-type dopant and process for preparing same
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP3587081B2 (ja) * 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
US6478871B1 (en) * 1999-10-01 2002-11-12 Cornell Research Foundation, Inc. Single step process for epitaxial lateral overgrowth of nitride based materials
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
JP3956637B2 (ja) * 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法

Also Published As

Publication number Publication date
US7033436B2 (en) 2006-04-25
US20020170489A1 (en) 2002-11-21
JP2002313733A (ja) 2002-10-25
US20060096524A1 (en) 2006-05-11
US7553370B2 (en) 2009-06-30

Similar Documents

Publication Publication Date Title
JP3956637B2 (ja) 窒化物半導体の結晶成長方法及び半導体素子の形成方法
JP3819730B2 (ja) 窒化物系半導体素子および窒化物半導体の形成方法
JP4556300B2 (ja) 結晶成長方法
US8928004B2 (en) Structure for growth of nitride semiconductor layer, stacked structure, nitride-based semiconductor element, light source, and manufacturing method for same
US6610144B2 (en) Method to reduce the dislocation density in group III-nitride films
AU769574B2 (en) Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
JP4005701B2 (ja) 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP4947867B2 (ja) 窒化ガリウム系半導体構造及び該半導体構造を製造する方法
JP2001185493A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3196833B2 (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP4356208B2 (ja) 窒化物半導体の気相成長方法
JP2002313742A (ja) 窒化物半導体の気相成長方法及び窒化物半導体素子
JP3832313B2 (ja) 窒化物半導体の成長方法及び窒化物半導体
JP2010177552A (ja) 極性面を有する窒化物半導体成長基板
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP4199599B2 (ja) ３−５族化合物半導体の製造方法
WO1999059195A1 (en) Crystal growth method for group-iii nitride and related compound semiconductors
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3634243B2 (ja) Ｉｉｉ族窒化物半導体単結晶の作製方法及びｉｉｉ族窒化物半導体単結晶の使用方法
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
JP2003101157A (ja) 半導体装置及びその製造方法
JP2003192496A (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050510

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070430

R151 Written notification of patent or utility model registration

Ref document number: 3956637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term