RU2173938C2 - Таймер с контролем - Google Patents
Таймер с контролемInfo
- Publication number
- RU2173938C2 RU2173938C2 RU99118604A RU99118604A RU2173938C2 RU 2173938 C2 RU2173938 C2 RU 2173938C2 RU 99118604 A RU99118604 A RU 99118604A RU 99118604 A RU99118604 A RU 99118604A RU 2173938 C2 RU2173938 C2 RU 2173938C2
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- bus
- register
- inputs
- Prior art date
Links
- 241001442055 Vipera berus Species 0.000 claims abstract description 24
- 230000000875 corresponding Effects 0.000 claims description 17
- 230000000694 effects Effects 0.000 abstract 1
- 230000000977 initiatory Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001264 neutralization Effects 0.000 description 1
- 230000000630 rising Effects 0.000 description 1
Abstract
Изобретение относится к импульсной технике. Техническим результатом является повышение надежности функционирования. Для этого таймер с контролем содержит генератор импульсов, D-триггер, первый и второй элементы И, формирователь задержки, первый и второй элементы ИЛИ, регистр, счетчик импульсов, элемент сравнения кодов, входную, пусковую и выходную шины, сумматор, шину обратной связи. 1 ил.
Description
Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления.
Известен таймер (см. авторское свидетельство СССР N 997022 от 20.07.81, МКИ: G 06 F 1/00, "Датчик времени", В.В. Гудовский, Ю.Ф. Сорокин, А.А. Сорокин, И. А. Тараров. Опубликовано 15.08.83, Бюл. N6), содержащий генератор, регистр, блок вентилей, счетчик времени и блок выработки контрольного кода, делитель частоты, триггер запрета, триггер запуска, три элемента И, счетчик длительности запрета и дешифратор, причем выход генератора соединен с входом делителя частоты, первый выход которого соединен с первым входом первого элемента И, второй выход соединен c первым входом триггера запрета, первым входом второго элемента И и первым входом блока выработки контрольного кода, третий выход соединен с первым входом третьего элемента И, при этом выход триггера запрета соединен с вторым входом первого элемента И, выход которого через счетчик длительности запрета и дешифратор соединен с вторым входом счетчика длительности запрета и вторым входом триггера запрета, вход триггера запуска соединен с выходом третьего элемента И, а его выход соединен с вторым входом второго элемента И, выход которого соединен с первым входом счетчика времени, второй вход которого соединен с выходом последовательно соединенных блока вентилей, регистра, причем выход счетчика времени соединен с вторым входом блока выработки контрольного кода.
Недостатком данного таймера является сложность, связанная с большим количеством информационных шин, необходимых для задания начального значения кода времени в регистр памяти и для выдачи кода времени со счетчика времени.
Известен таймер (см. авторское свидетельство СССР N 1115225 от 13.05.83, МКИ: H 03 K 13/20, "Преобразователь код - временной интервал", В.П. Кучаренко. Опубликовано 23.09.84, Бюл. N 35), взятый в качестве прототипа, содержащий RS-триггер, первый вход которого соединен с входной шиной, первый и второй элементы И, счетчик импульсов, тактовый вход которого соединен с выходом первого элемента И, регистр, элемент сравнения кодов, входы которого соответственно соединены с выходами регистра и счетчика импульсов, и генератор импульсов, выход которого соединен с первым входом первого элемента И, первый, второй и третий D-триггеры, при этом информационный вход первого D-триггера соединен с выходом RS-триггера, прямой выход - с информационным входом второго D-триггера, а инверсный выход - с входами обнуления счетчика импульсов и третьего D-триггера, информационный вход которого соединен с выходом элемента сравнения кодов, прямой выход - с вторым входом RS-триггера и входом обнуления второго D-триггера, а инверсный вход - с первым входом второго элемента И, выход которого подключен к выходной шине, а второй вход - к второму входу первого элемента И и выходу второго D-триггера, тактовый вход которого соединен с тактовыми входами первого и третьего D-триггеров и выходом генератора импульсов, причем вход разрешения записи информации регистра соединен с входной шиной, а входы установки - с соответствующими шинами входного кода.
Недостатком данного таймера является сложность, связанная с наличием большого числа шин входного кода, а также низкая достоверность задания входного кода, связанная с отсутствием информационной обратной связи.
Техническим результатом изобретения является повышение надежности функционирования устройства путем уменьшения количества необходимых информационных шин и введения информационной обратной связи.
Технический результат достигается тем, что в таймер, содержащий регистр, элемент сравнения кодов и счетчик импульсов, выходы которого соединены с соответствующими входами числа А элемента сравнения кодов, первый и второй элементы И, D-триггер и генератор импульсов, выход которого соединен c тактовым входом D-триггера и первым входом первого элемента И, второй вход которого соединен с выходом D-триггера, выход второго элемента И соединен с выходной шиной, новым является то, что введены сумматор, первый и второй элементы ИЛИ и формирователь задержки, выход которого соединен с тактовым входом регистра и входом младшего разряда числа В сумматора, а вход - с входной шиной и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход - со счетным входом счетчика импульсов, выходы которого соединены с соответствующими информационными входами регистра, выходы которого соединены с соответствующими входами числа A сумматора, выходы которого соединены с соответствующими входами числа B элемента сравнения кодов, пусковая шина соединена с D-входом D-триггера, R-входом регистра, соответствующими входами старших разрядов числа В сумматора и с первыми входами второго элемента ИЛИ и второго элемента И, второй вход которого соединен c выходом A > элемента сравнения кодов, выход = которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с шиной обратной связи,
Пусковая шина может быть соединена с выходом реверса счетчика импульсов.
Пусковая шина может быть соединена с выходом реверса счетчика импульсов.
Выход признака переполнения сумматора может быть соединен с входом A0 > B0 элемента сравнения кодов.
Формирователь задержки может быть выполнен на основе триггера Шмитта, выход которого является выходом формирователя, вход которого через интегрирующую RC-цепь соединен со входом триггера Шмитта.
Цепь начальной установки регистра и счетчика импульсов в исходное состояние не показана.
Указанная совокупность признаков позволяет повысить надежность функционирования таймера за счет контроля величины заданной установки и контроля функционирования таймера в процессе задания уставки, а также за счет упрощения таймера путем уменьшения количества необходимых входных шин и соответствующего количества входных согласующих устройств.
На чертеже приведена структурная схема предлагаемого таймера с контролем.
Устройство содержит генератор импульсов 1, D-триггер 2, первый 3 и второй 10 элементы И, формирователь задержки 4, первый 5 и второй 11 элементы ИЛИ, регистр 6, счетчик 7, сумматор 8, элемент сравнения кодов 9, входную шину 12, пусковую шину 13, выходную шину 14 и шину обратной связи 15.
Выход генератора импульсов 1 соединен с тактовым входом D-триггера 2 и первым входом первого 3 элемента И, второй вход которого соединен с выходом D-триггера 2, а выход подключен к первому входу первого 5 элемента ИЛИ, второй вход которого соединен со входной шиной 12 и входом формирователи задержки 4, а выход - с тактовым входом счетчика импульсов 7. Выходы разрядов счетчика 7 соединены с соответствующими входами числа A элемента сравнения кодов 9 и соответствующими информационными входами регистра 6, выходы которого соединены с соответствующими входами числа A сумматора 8. Тактовый вход регистра 6 подключен к выходу формирователя задержки 4 и ко входу младшего разряда числа B сумматора 8, a R-вход регистра 6 соединен с пусковой шиной 13, D-входом D-триггера 2, первыми входами второго элемента старших разрядов числа В сумматора 8 и может быть соединен с входом реверса счетчика импульсов 7. Выходы сумматора 8 соединены с соответствующими входами числа B элемента сравнения 9, выход A > которого соединен с вторым входом второго элемента 10 И, а выход = соединен с вторым входом второго 11 элемента ИЛИ, выход которого соединен с шиной обратной связи 15. Выход элемента 10 И соединен с выходной шиной 14. Выход признака переполнения сумматора 8 может быть подключен к входу A0 > B0 элемента сравнения кодов.
Таймер с контролем работает следующим образом.
В исходном состоянии на пусковой шине 13 и входной шине 12 присутствует сигнал низкого уровня, в результате чего регистр 6 и счетчик импульсов 7 обнулены, на выходе D-триггера 2 присутствует низкий потенциал, который закрывает элемент 3 И для прохождения тактовых импульсов с генератора импульсов 1. На выходах сумматора 8 присутствуют нулевые сигналы, так как по входам чисел A и B поступают нулевые сигналы. Элемент сравнения 9 осуществляет контроль исходного состояния путем сравнения сигналов по входам A и B. Так как коды по входам A и B элемента сравнения 9 одинаковы, то на выходе = элемента сравнения 9 присутствует единичный сигнал, который поступает на первый вход второго 11 элемента ИЛИ и обусловливает единичный сигнал на шине обратной связи 15. На выходной шине 14 в этот момент присутствует уровень логического нуля под воздействием нулевого сигнала по первому входу второго 10 элемента И.
В момент задания на входную шину 12 поступает определенное количество импульсов положительной полярности, соответствующее требуемому временному интервалу, на пусковой шине 13 по-прежнему присутствует нулевой сигнал. Импульсы задания через элемент 5 ИЛИ поступают на тактовый вход счетчика импульсов 7, который меняет свое состояние по переднему фронту, а также через формирователь задержки 4 на тактовый вход регистра 6, который записывает информацию по заднему фронту и на вход младшего разряда числа B сумматора 8. С приходом первого импульса задания по переднему фронту счетчик импульсов 7 увеличивает свое состояние на единицу. Информация с выходом счетчика поступает на информационные входы регистра 7 и на входы числа A элемента сравнения 9, на входах числа B которого присутствуют нулевые сигналы, а на выходе = устанавливается сигнал нулевого уровня, как сигнал рассогласования, который поступает на второй вход второго 11 элемента ИЛИ и обеспечивает на его выходе также сигнал низкого уровня. После временной задержки, которую обеспечивает формирователь задержки 4 (время задержки формирователя 4 должно быть меньше длительности импульсов задания), на младшем разряде числа B сумматора 8 устанавливается единичный сигнал, в результате чего на входах числа B элемента сравнения кодов 9 код также увеличивается на единицу, и соответственно на выходе = элемента сравнения 9 вновь устанавливается высокий уровень, который обеспечивает высокий уровень по выходу элемента 15 ИЛИ. По заднему фронту первого импульса задания (формирователь задержки 4 работает только по переднему фронту) на младшем разряде числа B сумматора 8 устанавливается нулевой потенциал, однако в этот же момент происходит запись информации в регистр 6 и на входах числа A сумматора 8 устанавливается код, равный выходному коду счетчика импульсов 7, поэтому на выходе = элемента сравнения 9 по-прежнему будет присутствовать сигнал высокого уровня. С приходом последующих импульсов задания работа устройства повторяется. Таким образом по выходному сигналу второго элемента 11 ИЛИ можно проконтролировать правильность функционирования устройства и величину задаваемого временного интервала, причем существует возможность поимпульсного контроля. Отработка заданного временного интервала начинается при поступлении на пусковую шину 13 сигнала высокого уровня, на входной шине 12 фиксируется нулевой потенциал. Высокий потенциал на шине 13 устанавливает в нуль все выходные сигналы регистра 6, поступает на D-вход D-триггера 2, на выходе которого высокий уровень установится по ближайшему положительному фронту сигнала генератора импульсов 1, в результате чего откроется первый элемент 3 И и тактовые сигналы через этот элемент и первый элемент 5 ИЛИ будут поступать на тактовый вход счетчика импульсов 7, в который предварительно было записано некоторое число. На входах старших разрядов числа B установлен максимально возможный код, который через сумматор 8 поступает на вход числа B элемента сравнения кодов 9. С каждым тактовым сигналом счетчик импульсов 7 увеличивает свое состояние, и когда код по входу числа A станет больше кода числа B элемента сравнения 9, на его выходе A > установится высокий потенциал, который через второй элемент 10 И установится на выходной шине 14. Таким образом, заданный временной интервал определяется как разность между максимально возможным кодом по входам старших разрядов числа B сумматора 8 и выходным кодом счетчика импульсов 7, предварительно сформированном при задании. Если в таймере присутствует связь R-входа регистра 6 и входа реверса счетчика импульсов 7, тогда работа устройства при задании сохраняется прежней, а при отработке временного интервала счетчик импульсов 7 работает на вычитание. Высокий уровень на выходе A > элемента сравнения 9 установится в момент, когда на выходе счетчика импульсов 7 будет присутствовать максимальный код. Кроме этого существует возможность изменять величину заданного временного интервала путем подключения не всех входов старших разрядов числа B сумматора 8 к пусковой шине, а лишь несколько из них, а остальные входы подключать к нулевому проводу (не показано), т.е. устанавливать по входу старших разрядов числа В не максимально возможный код, а промежуточный.
С целью подтверждения осуществимости заявляемого объекта и достигнутого технического результата был изготовлен и испытан лабораторный макет.
Макет таймера с контролем испытан в диапазоне температур от минус 50o до плюс 60oC. Проведенные испытания показали осуществимость заявляемого устройства и подтвердили его практическую ценность.
Claims (1)
- Таймер с контролем, содержащий регистр, элемент сравнения кодов и счетчик импульсов, выходы которого соединены с соответствующими входами числа А элемента сравнения кодов, первый и второй элементы И, D-триггер и генератор импульсов, выход которого соединен с тактовым входом D-треггера и первым входом первого элемента И, второй вход которого соединен с выходом D-триггера, выход второго элемента И соединен с выходной шиной, отличающийся тем, что введены сумматор, первый и второй элементы ИЛИ и формирователь задержки, выход которого соединен с тактовым входом регистра и входом младшего разряда числа В сумматора, а вход - с входной шиной и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход - со счетным входом считчика импульсов, выходы которого соединены с соответствующими информационными входами регистра, выходы которого соединены с соответствующими входами числа А сумматора, выходы которого соединены с соответствующими входами числа В элемента сравнения кодов, пусковая шина соединена с D-входом D-триггера, R-входом регистра, соответствующими входами старших разрядов числа В сумматора и с первыми входами второго элемента ИЛИ и второго элемента И, второй вход которого соединен с выходом А > элемента сравнения кодов, выход = которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с шиной обратной связи.
Publications (2)
Publication Number | Publication Date |
---|---|
RU99118604A RU99118604A (ru) | 2001-07-27 |
RU2173938C2 true RU2173938C2 (ru) | 2001-09-20 |
Family
ID=
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU554523A1 (ru) * | 1975-07-01 | 1977-04-15 | Томский Институт Автоматизированных Систем Управления И Радиоэлектроники | Устройство дл измерени временного интервала между симметричными импульсами |
SU997022A1 (ru) * | 1981-07-20 | 1983-02-15 | Предприятие П/Я Г-4677 | Датчик времени |
SU1115225A1 (ru) * | 1983-05-13 | 1984-09-23 | Опытное конструкторско-технологическое бюро "Феррит" при Воронежском политехническом институте | Преобразователь код-временной интервал |
SU1221646A1 (ru) * | 1984-05-28 | 1986-03-30 | Предприятие П/Я Г-4173 | Датчик времени |
SU1247852A1 (ru) * | 1984-10-22 | 1986-07-30 | Предприятие П/Я В-8751 | Датчик времени |
US5515047A (en) * | 1992-12-29 | 1996-05-07 | Hitachi, Ltd. | Converter, offset adjustor, and portable communication terminal unit |
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU554523A1 (ru) * | 1975-07-01 | 1977-04-15 | Томский Институт Автоматизированных Систем Управления И Радиоэлектроники | Устройство дл измерени временного интервала между симметричными импульсами |
SU997022A1 (ru) * | 1981-07-20 | 1983-02-15 | Предприятие П/Я Г-4677 | Датчик времени |
SU1115225A1 (ru) * | 1983-05-13 | 1984-09-23 | Опытное конструкторско-технологическое бюро "Феррит" при Воронежском политехническом институте | Преобразователь код-временной интервал |
SU1221646A1 (ru) * | 1984-05-28 | 1986-03-30 | Предприятие П/Я Г-4173 | Датчик времени |
SU1247852A1 (ru) * | 1984-10-22 | 1986-07-30 | Предприятие П/Я В-8751 | Датчик времени |
US5515047A (en) * | 1992-12-29 | 1996-05-07 | Hitachi, Ltd. | Converter, offset adjustor, and portable communication terminal unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2173938C2 (ru) | Таймер с контролем | |
SU842792A1 (ru) | Устройство дл сравнени чисел | |
SU911718A2 (ru) | Селектор импульсов по длительности | |
SU1485223A1 (ru) | Многоканальное устройство для ввода' информации | |
SU711673A1 (ru) | Селектор импульсной последовательности | |
SU1277359A1 (ru) | Программируемый генератор импульсов | |
SU997038A1 (ru) | Устройство дл контрол параллельного двоичного кода на четность | |
SU1492458A1 (ru) | Формирователь импульсов | |
SU1631509A1 (ru) | Многотактный рециркул ционный преобразователь врем - код | |
SU1487062A1 (ru) | Устройство для моделирования отказов в сложных системах | |
SU970459A1 (ru) | Устройство дл контрол записи информации в накопитель с подвижным носителем | |
SU1115225A1 (ru) | Преобразователь код-временной интервал | |
SU540269A1 (ru) | Цифровой интегратор с контролем | |
SU1088114A1 (ru) | Программируемый преобразователь код-временной интервал | |
SU733100A1 (ru) | Устройство дл определени длительности переходного процесса | |
SU1376083A1 (ru) | Генератор потоков случайных событий | |
SU1531009A2 (ru) | Устройство дл измерени среднего значени тока электропривода | |
SU1654981A2 (ru) | "Устройство дл контрол кода "1 из @ " | |
SU875608A1 (ru) | Устройство программируемой задержки импульсов | |
SU1049867A1 (ru) | Устройство дл формировани последовательностей управл ющих сигналов | |
SU949823A1 (ru) | Счетчик | |
SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 | |
SU376772A1 (ru) | Гибридный функциональный преобразователь | |
SU657604A1 (ru) | Широтно-импульсный модул тор | |
RU1798718C (ru) | Устройство дл измерени частоты |