SU1631509A1 - Многотактный рециркул ционный преобразователь врем - код - Google Patents

Abstract

Изобретение относитс  к импульсной технике. Цель изобретени  - повышение надежности многотактного рециркул ционного преобразовател  врем  - код-достигаетс  тем, что в него введены селектор-мультиплексор 5. D-триггер 9, элемент 10 задержки, элемент И 11, элемент ИЛИ 12, элемент 13 задержки. Кроме того, преобразователь содержит элемент ИЛИ 1, входную шину 2. элемент 3 задержки, многоотводной элемент 4 задержки, счетчик 6, дешифратор 7, элемент И 8, блок 14 элементов И, блок 15 RS-тригге- ров, установочную шину 16. 1 ил.

Description

о

ё

Os 00

(Л

о о

Изобретение относитс  к импульсной технике и может быть использовано при измерении длительности наносекундных одиночных импульсов.

Цель изобретени  - повышение надежности за счет сокращени  аппаратурных затрат .

На чертеже приведена функциональна  схема многотактного рециркул ционного преобразовател  врем  - код.

Многотактный рециркул ционный преобразователь врем  - код содержит элемент ИЛИ 1, входную шину 2, элемент 3 задержки, многоотводной элемент 4 задержки , селектор-мультиплексор 5, счетчик 6, дешифратор 7, элемент И 8, D-триггер 9, элемент 10 задержки, элемент И 11, элемент ИЛИ 12, элемент 13 задержки, блок 14 элементов И, блок 15 триггеров и установочную шину 16. Входна  шина 2 соединена с первым входом элемента ИЛИ 1, второй вход которой через элемент 3 задержки соединен с выходом элемента ИЛИ 12 и счетным входом счетчика 6, вход сброса которого соединен с установочной шиной 16, входом сброса блока 15 триггеров и R- входом D-триггера 9, С-вход которого соединен с выходом селектора мультиплексора 5, первым входом элемента И 8 и через элемент 10 задержки - с первым входом элемента И 11, второй вход которого соединен с инверсным выходом D-триггера 9, D- вход которого соединен с выходом элемента ИЛИ 1, входом многоотводной линии 4 задержки и через элемент 13 задержки - с вторым входом элемента И 8, выход которого соединен с первыми входами блока 14 и первым входом элемента ИЛИ 12, второй вход которого соединен с выходом элемента И 11, выходы многоотводного элемента 4 задержки соединены с соответствующими сигнальными входами селектора-мультиплексора 5, входы управлени  которого соединены с соответствующими разр дными выходами счетчика б и входами дешифратора 7, выходы которого соединены с соответствующими вторыми входами блока 14 элементов И, выходы которого соединены с соответствующими входами блока 15 триггеров.

Многотактный рециркул ционный преобразователь врем  - код работает следующим образом.

Многоотводной элемент 4 задержки выполнен с р-1 отводами, с временем задержки каждого из отводов соответственно: первого - TI, второго - 2 TI ; третьего - 22 t, четвертого - 23 ri; (p-1)-ro - п. где р требуемое число разр дов выходного кода преобразовател .

Элемент ИЛИ 1, элемент 3 задержки, многоотводной элемент 4 задержки, селек5 тор-мультиплексор 5. элемент И 8 и элемент ИЛИ 12 образуют временной рециркул тор, выходом которого  вл етс  выход элемента ИЛИ 12.

Элемент 10 задержки предназначен дл 

10 компенсации времени задержки D-триггера 9, а элемент 13 задержки - дл  компенсации времени задержки селектора-мультиплексора 5.

Перед началом преобразовани  сигна15 лом Уст.О по установочной шине 16 D- триггер 9, RS-триггеры в блоке 15 устанавливаютс  в нулевое состо ние, а в счетчик 6 записываетс  код единицы, посредством которого селектор-мультиплек20 сор 5 подключает к своему выходу последний (р-1)-й отвод многоотводного элемента 4 задержки, врем  задержки которого 2р-1 т.

Вс  работа преобразовател  разбива25 етс  на р-1 тактов, в каждом из которых определ етс  один из разр дов выходного кода, начина  со старшего. Емкость счетчика 6 выбираетс  равной числу тактов преобразовани .

30 Rpntx TI на выходе временного рециркул тора вырабатываетс  импульс длительностью Д txi tx - 2Р п, который фиксируетс  в счетчике 6, в результате в нем оказываетс  зафиксированным число, рав35 ное двум.

Пока импульс Atxi задерживаетс  на элементе 3 задержки на врем  тз ххмакс(где 1хмакс - наибольшее значение длительности входного сигнала) селектор-мультиплексор

40 5 в соответствии с поступающим с выхода счетчика 6 на его управл ющие входы кода подключает следующий (р-2)-й отвод многоотводного элемента 4 задержки к своему выходу, врем  задержки которого 2Р TI.

45 Одновременно на втором выходе дешифратора 7 вырабатываетс  импульсный сигнал, который через соответствующий этому выходу элемент И блока 14 подаетс  на S-вход соответствующего этому выходу

50 RS-триггера в блоке 15, т.е. осуществл етс  фиксаци  результата преобразовани  в первом такте, то есть старшем разр де преобразовател , при этом на втором входе соответствующего элемента И блока 14 при55 сутствует разрешающий импульсный сигнал Atxi.

Во втором такте преобразовани  на выходе временного рециркул тора при Atxi .2Р TI вырабатываетс  импульс

длительностью Atx2 Atxi - n tx - ( + ) n , который обрабатываетс  аналогично первому такту, при этом на третьем выходе дешифратора 7 вырабатываетс  импульсный сигнал, который через соответствующий этому выходу элемент совпадени  блока 14 (на втором входе которого присутствует разрешающий импульсный сигнал Д txa) подаетс  на S-вход соответствующего RS-триггера блока 15, т.е. осуществл етс  фиксаци  результата преобразовани  второго такта в следующем за старшим в сторону младших разр дов разр де.

Указанный процесс протекает во всех последующих тактах преобразовани .

При получении в i-м такте A txi 2 т

(где i 1,2(р-1) пор дковый номер такта

преобразовани ), то этот импульс вводитс  во временной рециркул тор и поступает на вход счетчика 6 через элемент И 11 и второй вход элемента ИЛИ 12. Этот импульс фиксируетс  счетчиком 6, который управл ет работой селектора-мультиплексора 5, но при этом не происходит установки в единичное состо ние соответствующего этому такту преобразовани  RS-триггера в блоке 15, так как импульсный сигнал, выработанный на соответствующем выходе дешифратора 7, не проходит через соответствующий этому выходу элемент совпадени  блока 14, так как на его втором входе отсутствует разрешающий сигнал.

Таким образом, по окончании всех р-1 тактов преобразовани  в RS-триггерах блока 15 оказываетс  зафиксированным позиционный двоичный код, представл ющий цифровой результат преобразовани .

При этом врем  преобразовани  Т (1 + 21 + 22 + 23 +...) TI+ (р-1)тз0

5

0

5

0

5

0

Claims (1)

1. Формула изобретени  Многотактный рециркул ционный преобразователь врем  -- код. содержащий входную шину, первый элемент ИЛИ, первый элемент задержки, многоотводный элемент задержки, элемент И, счетчик, дешифратор, блок элементов И, блок триггеров , входы которого соединены с соответствующими выходами блока элементов И, входна  шина соединена с первым входом первого элемента ИЛИ, второй вход которого через первый элемент задержки соединен с входом счетчика, выход первого элемента ИЛИ соединен с входом многоотводного элемента задержки, отличающийс  тем, что, с целью повышени  надежности, в него введены селектор-мультиплексор , D-триггер, два элемента задержки , второй элемент И, второй элемент ИЛИ, выход которого соединен с входом счетчика, разр дные выходы которого соединены с соответствующими входами дешифратора и входами управлени  селектора-мультиплексора , входы которого соединены с соответствующими выходами многоотводного элемента задержки, вход которого соединен с входом второго элемента задержки и D-входом D-триггера, С-вход которого соединен с первым входом первого элемента И, выходом селектора-мультиплексора и через третий элемент задержки - с первым входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с соответствующим входом блока элементов И и выходом первого элемента И, второй вход которого соединен с выходом второго элемента задержки, второй вход второго элемента И соединен с инверсным выходом D-триггера, R-вход которого соединен с установочной шиной, входом установки блока триггеров и счетчика, выходы дешифратора соединены с соответствующими входами блока элементов И.