SU1485223A1 - Многоканальное устройство для ввода' информации - Google Patents
Многоканальное устройство для ввода' информации Download PDFInfo
- Publication number
- SU1485223A1 SU1485223A1 SU874314638A SU4314638A SU1485223A1 SU 1485223 A1 SU1485223 A1 SU 1485223A1 SU 874314638 A SU874314638 A SU 874314638A SU 4314638 A SU4314638 A SU 4314638A SU 1485223 A1 SU1485223 A1 SU 1485223A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- triggers
- outputs
- elements
- output
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах
2
обмена информацией. Цель изобретения - повышение надежности работы устройства. Устройство содержит в таком канале первый 1 и второй 6 триггеры и первый 2 и второй 4 элементы И, а также элемент ИЛИ 5, счетчик 6 и элемент задержки 7. Устройство обеспечивает прием входных сигналов и формирует на выходах синхронные импульсы положительной и отрицательной полярности, длительность которых пропорциональна разрядности счетчика и не зависит от длительности входных сигналов, при этом не теряется информация, пришедшая в течение времени выдачи выходных импульсов. 1 ил.
18
(Л
с
&
оо
СД
Ю
ю
00
3
1485223
4
Изобретение относится к автоматике и вычислительной технике и предназначено для использования в устройствах обмена информацией.
Целью изобретения является повышение надежности устройства.
На чертеже представлена функциональная схема устройства.
Устройство содержит первый триггер 1, первый элемент И 2, второй триггер 3, второй элемент И 4, элемент ИЛИ 5, счетчик 6, элемент 7 задержки, входные шины 8, выходные шины 9, выходные инверсные шины 10, вход 11 синхронизации.
Устройство работает следующим образом.
При включении питания на входах устройства присутствуют низкие уровни напряжения, соответствующие отсутствию входных сигналов, а на выходах триггеров 1 - низкие уровни выходного напряжения. Триггеры 3 находятся в исходном состоянии, т.е. на их прямых выходах установлены низкие уровни напряжения, а на инверсных выходах - высокие. Высокие уровни напряжения с инверсных выходов триггеров 3 удерживают счетчик 6 через элемент ИЛИ 5 в нулевом состоянии, низкий уровень напряжения с выхода счетчика 6 поступает на К-входы триггеров 3. Высокий уровень напряжения с выхода элемента ИЛИ 5 через элемент 7 задержки поступает также на вторые входы вторых элементов И 2 и разрешает прохождение информации от прямых·выходов первых триггеров 1 на Л-входы вторых триггеров 3. Низкий уровень напряжения с выходов первых элементов И 2 поступает на первые входы вторых элементов И 4. С выходов вторых элементов И 4 низкий уровень напряжения поступает на Квходы первых триггеров 1. Устройство находится в исходном состоянии.
При поступлении входных сигналов на входные шины 8 триггеры 1 взводятся по переднему фронту входных сигналов. Высокие уровни с выходов триггеров 1 через первые элементы И 2 поступают на Л-входы вторых триггеров 3. По заднему фронту импульсов тактовой частоты положительной полярности информация с Л-входов вторых триггеров 3 переписывается на их выходы. На прямых выходах вторых триггеров 3 устанавливаются
высокие уровни напряжения, а на инверсных - низкие. Высокие уровни напряжения через вторые элементы И 4 поступают на К-входы первых триггеров 1 благодаря наличию высокого потенциала на первых входах вторых элементов И 4 и возвращают триггеры 1 в исходное состояние. На их выходах формируется низкий .уровень напряжения, который через первый элемент И 2 проходит на Л-вход второго триггера 3 и на первый вход второго элемента И 4. В результате на выходе второго элемента И 4 образуется низкий уровень напряжения, который поступает на К-вход первого триггера 1. Первый триггер в исходном состоянии и готов к приему новой информации. Таким образом, не происходит потери информации в течение времени выдачи выходного сигнала .
Если на К-входы вторых триггеров 3 поступают низкие уровни напряжения с выхода счетчика, вторые триггеры 3 не изменяют своих состояний по поступлению импульсов тактовой частоты с входа 11 синхронизации устройства. Одновременно с высокими уровнями напряжения на прямых выходах вторых триггеров 3 формируются низкие уровни напряжения на инверсных выходах вторых триггеров 3, которые через элемент ИЛИ 5 поступают на К-вход двоичного счетчика 6 и разрешают его работу. В то же время низкий уровень напряжения через элемент 7 задержки по прошествии времени задержки попадает на вторые входы первых элементов И 2 и запрещает прохождение единичной информации с выходов триггеров 1 на Л-входы вторых триггеров 3 на время выдачи сигналов. Этим обеспечивается синхронность выдачи информации по выходным шинам 9 и 10. Постоянная времени элемента задержки выбирается большей или равной времени нарастания фронта импульсов синхронизации, но не должна превышать длительность 0,5 периода синхроимпульсов.
Использование элемента задержки необходимо для исключения влияния разброса времен срабатывания применяемых элементов на работу устрой- . ства. Счетчик 6 позволяет задать необходимую длительность выходных импульсов. Выбирая его разрядность,
5
6
можно’заранее подбирать длительность выходного сигнала, необходимую для работы последующих устройств. По переднему фронту η-го импульса тактовой частоты происходит заполнение счетчика 6. Высокий уровень напряжения с выхода счетйика 6 поступает на К-входы вторых триггеров 3. По заднему фронту импульса тактовой частоты происходит запись низких уровней напряжения во вторые триггеры 3. На прямых выходах триггеров 3 устанавливаются низкие уровни напряжения, а на инверсных - высокие. Высокие уровни напряжения через элемент ИЛИ 5 сбрасывают счетчик 6 и низкий уровень напряжения на его выходе подготавливает для. дальнейшей работы по К-входам вторые триггеры 3. По прошествии времени задержки высокий уровень напряжения попадает на вторые входы первых элементов И 2, разрешая тем самым прохождению информации с выходов первых триггеров 1 на Л-входы вторых триггеров 3.
При наличии информации, записанной в первых триггерах 1, во время выдачи выходных импульсов по заднему фронту синхроимпульсов производится вьдача пришедших сигналов. Если же таковой не оказалось, то при поступлении следующих входных сигналов на шины 8 устройство начинает формировать на выходе выходные импульсы необходимой длительности.
Таким образом, при поступлении входных сигналов устройство позволяет сформировать на выходах импульсы положительной и отрицательной полярности, длительность которых пропор23
циональна разрядности счетчика 6 и не зависит от длительности входных сигналов, причем в процессе работы не теряется информация, пришедшая на вход устройства в момент формирования выходных импульсов.
Claims (2)
- Формула изобретения Многоканальное устройство для10 ввода информации, содержащее элемент ИЛИ, счетчик и в каждом канале первый и второй триггеры, синхровходы первых триггеров являются информационными входами устройства, а выходы15 вторых триггеров являются информационными выходами устройства,инверсные выходы вторых триггеров подключены к входам элемента ИЛИ, выход которого соединен с входом сброса счетчика,
- 2о выход которого соединен с К-входами вторых триггеров, синхровходы вторых триггеров и счетчика являются синхровходом устройства, отличающееся тем, что, с целью25 повышения надежности, в устройство введен элемент задержки, а в каждый канал устройства введены первый и второй элементы И, первые входы первых элементов И соединены соответст30 венно с выходами первых триггеров, а выходы первых элементов И с 3входами вторых триггеров и первыми входами вторых элементов И, вторые входы которых соединены с прямыми выходами вторых триггеров соответственно, а выходы вторых элементов И соединены с входами сброса первых триггеров соответственно, вторые входы первых элементов И подключены через элемент задержки к входу сброса счетчика.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874314638A SU1485223A1 (ru) | 1987-10-08 | 1987-10-08 | Многоканальное устройство для ввода' информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874314638A SU1485223A1 (ru) | 1987-10-08 | 1987-10-08 | Многоканальное устройство для ввода' информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1485223A1 true SU1485223A1 (ru) | 1989-06-07 |
Family
ID=21331070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874314638A SU1485223A1 (ru) | 1987-10-08 | 1987-10-08 | Многоканальное устройство для ввода' информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1485223A1 (ru) |
-
1987
- 1987-10-08 SU SU874314638A patent/SU1485223A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1485223A1 (ru) | Многоканальное устройство для ввода' информации | |
SU1370754A1 (ru) | Устройство дл контрол импульсов | |
SU842792A1 (ru) | Устройство дл сравнени чисел | |
SU1224789A1 (ru) | Устройство дл измерени временных интервалов | |
SU1179362A1 (ru) | Устройство дл сопр жени с пам тью | |
SU1175020A1 (ru) | Устройство регулируемой задержки | |
SU1109803A1 (ru) | Блок формировани тактирующих сигналов дл доменного запоминающего устройства | |
SU1444937A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
SU1462291A1 (ru) | Устройство дл определени экстремальных значений последовательности чисел | |
SU1478322A1 (ru) | Счетное устройство | |
SU1095376A1 (ru) | Устройство дл синхронизации импульсных сигналов | |
SU1101822A1 (ru) | Делительно-множительное устройство | |
SU1274126A1 (ru) | Управл емый генератор импульсных последовательностей | |
SU1280600A1 (ru) | Устройство дл ввода информации | |
SU1695283A1 (ru) | Управл емый N-разр дный распределитель импульсов | |
SU1247854A1 (ru) | Устройство дл генерировани импульсов | |
SU1629969A1 (ru) | Устройство дл формировани импульсов | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU1354194A1 (ru) | Сигнатурный анализатор | |
SU1295391A1 (ru) | Генератор случайных интервалов времени | |
SU1649531A1 (ru) | Устройство поиска числа | |
SU1004956A1 (ru) | Преобразователь последовательности временных интервалов в цифровой код | |
SU1503065A1 (ru) | Формирователь одиночного импульса | |
SU1280695A1 (ru) | Устройство дл задержки импульсов | |
SU1444939A1 (ru) | Делитель частоты с переменным коэффициентом делени |