RU2011106755A - Подложка активной матрицы, дисплейное устройство, способ проверки подложки активной матрицы и способ проверки дисплейного устройства - Google Patents
Подложка активной матрицы, дисплейное устройство, способ проверки подложки активной матрицы и способ проверки дисплейного устройства Download PDFInfo
- Publication number
- RU2011106755A RU2011106755A RU2011106755/08A RU2011106755A RU2011106755A RU 2011106755 A RU2011106755 A RU 2011106755A RU 2011106755/08 A RU2011106755/08 A RU 2011106755/08A RU 2011106755 A RU2011106755 A RU 2011106755A RU 2011106755 A RU2011106755 A RU 2011106755A
- Authority
- RU
- Russia
- Prior art keywords
- interconnects
- active matrix
- interconnect
- display device
- matrix substrate
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 title claims abstract 22
- 238000000034 method Methods 0.000 title claims 6
- 239000000126 substance Substances 0.000 title 2
- 239000000758 substrate Substances 0.000 claims abstract 20
- 239000011810 insulating material Substances 0.000 claims abstract 2
- 230000002093 peripheral effect Effects 0.000 claims abstract 2
- 238000012795 verification Methods 0.000 claims 8
- 239000004973 liquid crystal related substance Substances 0.000 claims 3
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0041—Devices characterised by their operation characterised by field-effect operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
1. Подложка активной матрицы, содержащая: ! множество первых межсоединений, сформированных параллельно друг другу в области отображения; ! множество вторых межсоединений, сформированных параллельно друг другу, и так, чтобы пересекать множество первых межсоединений в области отображения; ! множество первых контактных выводов, размещенных в области размещения контактных выводов; ! множество вторых контактных выводов, размещенных в области размещения контактных выводов; ! множество первых выбирающих межсоединений, соединяющих множество первых межсоединений и множество первых контактных выводов, соответственно, и ! множество вторых выбирающих межсоединений, соединяющих множество вторых межсоединений и множество вторых контактных выводов, соответственно, ! при этом множество первых выбирающих межсоединений включает в себя множество третьих выбирающих межсоединений и множество четвертых выбирающих межсоединений, причем третьи выбирающие межсоединения сформированы в слое, идентичном слою, в котором сформированы первые межсоединения, по меньшей мере, часть четвертых межсоединений сформирована в слое, отличном от слоя, в котором сформированы первые межсоединения с размещенным между ними изоляционным материалом, причем и третьи выбирающие межсоединения и четвертые выбирающие межсоединения сформированы попеременно в расчете на межсоединения в области периферийных межсоединений, которая отличается от области отображения и области размещения контактных выводов, и ! при этом подложка активной матрицы содержит: ! множество первых соединительных межсоединений, подключенных к множеству первых контакт
Claims (20)
1. Подложка активной матрицы, содержащая:
множество первых межсоединений, сформированных параллельно друг другу в области отображения;
множество вторых межсоединений, сформированных параллельно друг другу, и так, чтобы пересекать множество первых межсоединений в области отображения;
множество первых контактных выводов, размещенных в области размещения контактных выводов;
множество вторых контактных выводов, размещенных в области размещения контактных выводов;
множество первых выбирающих межсоединений, соединяющих множество первых межсоединений и множество первых контактных выводов, соответственно, и
множество вторых выбирающих межсоединений, соединяющих множество вторых межсоединений и множество вторых контактных выводов, соответственно,
при этом множество первых выбирающих межсоединений включает в себя множество третьих выбирающих межсоединений и множество четвертых выбирающих межсоединений, причем третьи выбирающие межсоединения сформированы в слое, идентичном слою, в котором сформированы первые межсоединения, по меньшей мере, часть четвертых межсоединений сформирована в слое, отличном от слоя, в котором сформированы первые межсоединения с размещенным между ними изоляционным материалом, причем и третьи выбирающие межсоединения и четвертые выбирающие межсоединения сформированы попеременно в расчете на межсоединения в области периферийных межсоединений, которая отличается от области отображения и области размещения контактных выводов, и
при этом подложка активной матрицы содержит:
множество первых соединительных межсоединений, подключенных к множеству первых контактных выводов, соответственно, к которым подключено множество третьих выбирающих межсоединений, соответственно;
множество вторых соединительных межсоединений, подключенных к множеству первых контактных выводов, соответственно, к которым подключено множество четвертых выбирающих межсоединений, соответственно;
множество объединенных межсоединений, каждое из которых состоит из взаимно смежных первых соединительных межсоединений и вторых соединительных межсоединений, объединенных друг с другом;
причем первое общее межсоединение, по существу, соединяет объединенные межсоединения, которые не смежны друг с другом, из множества объединенных межсоединений; и
второе общее межсоединение, по существу, соединяет объединенные межсоединения, которые не смежны друг с другом и не подключены к первому общему межсоединению, из множества объединенных межсоединений.
2. Подложка активной матрицы по п.1,
в которой множество первых соединительных межсоединений и множество вторых соединительных межсоединений обрезаны так, что электрическая непрерывность не устанавливается между множеством первых контактных выводов, к которым подключено множество третьих выбирающих межсоединений, соответственно, и множеством первых контактных выводов, к которым подключено множество четвертых выбирающих межсоединений, соответственно.
3. Подложка активной матрицы по п.1,
в которой резистивный элемент подключен к, по меньшей мере, одному из взаимно смежных первого соединительного межсоединения и второго соединительного межсоединения.
4. Подложка активной матрицы по п.3,
в которой резистивный элемент подключен к каждому из взаимно смежных первого соединительного межсоединения и второго соединительного межсоединения.
5. Подложка активной матрицы по п.4,
в которой резистивный элемент, подключенный к первому соединительному межсоединению, и резистивный элемент, подключенный ко второму соединительному межсоединению, имеют практически идентичное значение сопротивления.
6. Подложка активной матрицы по п.3,
в которой каждое из множества объединенных межсоединений обрезано.
7. Подложка активной матрицы по п.4,
в которой каждое из множества объединенных межсоединений обрезано.
8. Подложка активной матрицы по п.5,
в которой каждое из множества объединенных межсоединений обрезано.
9. Подложка активной матрицы по любому из пп.1-8,
в которой первые межсоединения являются межсоединениями затвора, а вторые межсоединения являются межсоединениями истока.
10. Подложка активной матрицы по любому из пп.1-8,
в которой первые межсоединения являются межсоединениями истока, а вторые межсоединения являются межсоединениями затвора.
11. Дисплейное устройство, содержащее подложку активной матрицы по любому из пп.1-8.
12. Дисплейное устройство, содержащее подложку активной матрицы по п.9.
13. Дисплейное устройство, содержащее подложку активной матрицы по п.10.
14. Дисплейное устройство по п.11, в котором дисплейное устройство является жидкокристаллическим дисплейным устройством.
15. Дисплейное устройство по п.12, в котором дисплейное устройство является жидкокристаллическим дисплейным устройством.
16. Дисплейное устройство по п.13, в котором дисплейное устройство является жидкокристаллическим дисплейным устройством.
17. Способ проверки подложки активной матрицы по п.1, содержащий этапы, на которых:
проверяют третьи выбирающие межсоединения и четвертые выбирающие межсоединения посредством ввода взаимно независимых сигналов проверки в первое общее межсоединение и второе общее межсоединение; и
обрезают множество первых соединительных межсоединений и множество вторых соединительных межсоединений после этапа проверки.
18. Способ проверки дисплейного устройства, включающего в себя подложку активной матрицы по п.1, содержащий этапы, на которых:
проверяют третьи выбирающие межсоединения и четвертые выбирающие межсоединения посредством ввода взаимно независимых сигналов проверки в первое общее межсоединение и второе общее межсоединение; и
обрезают множество первых соединительных межсоединений и множество вторых соединительных межсоединений после этапа проверки.
19. Способ проверки подложки активной матрицы по любому из пп.3-5, содержащий этапы, на которых:
проверяют третьи выбирающие межсоединения и четвертые выбирающие межсоединения посредством ввода взаимно независимых сигналов проверки в первое общее межсоединение и второе общее межсоединение; и
обрезают множество объединенных межсоединений после этапа проверки.
20. Способ проверки дисплейного устройства, включающего в себя подложку активной матрицы по любому из пп.3-5, содержащий этапы, на которых:
проверяют третьи выбирающие межсоединения и четвертые выбирающие межсоединения посредством ввода взаимно независимых сигналов проверки в первое общее межсоединение и второе общее межсоединение; и
обрезают множество объединенных межсоединений после этапа проверки.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-190148 | 2008-07-23 | ||
JP2008190148 | 2008-07-23 | ||
PCT/JP2009/058777 WO2010010750A1 (ja) | 2008-07-23 | 2009-05-11 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2011106755A true RU2011106755A (ru) | 2012-08-27 |
RU2475866C2 RU2475866C2 (ru) | 2013-02-20 |
Family
ID=41570217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2011106755/08A RU2475866C2 (ru) | 2008-07-23 | 2009-05-11 | Подложка активной матрицы, дисплейное устройство, способ проверки подложки активной матрицы и способ проверки дисплейного устройства |
Country Status (8)
Country | Link |
---|---|
US (2) | US8502227B2 (ru) |
EP (2) | EP2317492B1 (ru) |
JP (2) | JP4982609B2 (ru) |
KR (1) | KR101247023B1 (ru) |
CN (1) | CN102099847B (ru) |
BR (1) | BRPI0917025A2 (ru) |
RU (1) | RU2475866C2 (ru) |
WO (1) | WO2010010750A1 (ru) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BRPI0917025A2 (pt) * | 2008-07-23 | 2016-02-16 | Sharp Kk | substrato de matriz ativo, dispositivo de exibição, método para inspecionar o substrato de matriz ativa, e método para inspecionar o dispositivo de exibição |
US9276019B2 (en) * | 2011-07-19 | 2016-03-01 | Sharp Kabushiki Kaisha | Method of manufacturing element substrate |
KR101947163B1 (ko) | 2012-02-10 | 2019-02-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR20140064553A (ko) * | 2012-11-20 | 2014-05-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR102025835B1 (ko) * | 2012-11-26 | 2019-11-27 | 삼성디스플레이 주식회사 | 표시 장치 및 유기 발광 표시 장치 |
TWI505010B (zh) * | 2013-11-12 | 2015-10-21 | E Ink Holdings Inc | 主動元件陣列基板 |
US9785032B2 (en) | 2013-11-12 | 2017-10-10 | E Ink Holdings Inc. | Active device array substrate and display panel |
KR102231898B1 (ko) * | 2013-12-13 | 2021-03-25 | 엘지디스플레이 주식회사 | 표시장치 및 표시패널 |
KR102196179B1 (ko) * | 2013-12-31 | 2020-12-29 | 엘지디스플레이 주식회사 | 디스플레이 장치 및 그의 제조방법 |
KR20150084127A (ko) | 2014-01-13 | 2015-07-22 | 삼성디스플레이 주식회사 | 표시 기판, 표시 기판의 제조 방법 및 이를 포함하는 표시 장치 |
JP6370057B2 (ja) * | 2014-02-20 | 2018-08-08 | 三菱電機株式会社 | アレイ基板およびアレイ基板の検査方法 |
WO2016185642A1 (ja) | 2015-05-21 | 2016-11-24 | パナソニック液晶ディスプレイ株式会社 | 表示パネル |
KR102412675B1 (ko) * | 2015-06-03 | 2022-06-24 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
KR102490891B1 (ko) * | 2015-12-04 | 2023-01-25 | 삼성디스플레이 주식회사 | 표시 장치 |
CN105469731A (zh) * | 2016-01-28 | 2016-04-06 | 京东方科技集团股份有限公司 | 阵列基板、电学老化方法、显示装置及其制作方法 |
JP6805604B2 (ja) * | 2016-07-26 | 2020-12-23 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
CN109390352A (zh) * | 2017-08-09 | 2019-02-26 | 昆山国显光电有限公司 | 阵列基板及其制造方法、显示面板及其制造方法 |
KR102392373B1 (ko) * | 2017-08-24 | 2022-04-29 | 삼성디스플레이 주식회사 | 표시 장치 |
CN108052462B (zh) * | 2017-12-20 | 2019-12-10 | 苏州华兴源创科技股份有限公司 | 一种oled基板识别***与方法 |
US10852591B2 (en) * | 2018-06-29 | 2020-12-01 | Sharp Kabushiki Kaisha | Image display device |
KR20200053720A (ko) * | 2018-11-08 | 2020-05-19 | 삼성디스플레이 주식회사 | 표시장치 |
KR20200057141A (ko) * | 2018-11-15 | 2020-05-26 | 삼성디스플레이 주식회사 | 표시 장치 |
CN109830197B (zh) * | 2019-01-17 | 2022-03-15 | 昆山国显光电有限公司 | 一种测试导线排版结构、显示面板和显示装置 |
KR20210005352A (ko) | 2019-07-03 | 2021-01-14 | 삼성디스플레이 주식회사 | 표시 장치 |
TWI742519B (zh) * | 2019-07-26 | 2021-10-11 | 友達光電股份有限公司 | 可撓性顯示裝置及其製造方法 |
CN111736380A (zh) * | 2019-07-26 | 2020-10-02 | 友达光电股份有限公司 | 显示面板及其制造方法 |
KR102269139B1 (ko) * | 2019-09-20 | 2021-06-25 | 삼성디스플레이 주식회사 | 표시 장치 및 유기 발광 표시 장치 |
KR102182538B1 (ko) * | 2019-09-20 | 2020-11-25 | 삼성디스플레이 주식회사 | 표시 장치 및 유기 발광 표시 장치 |
CN111508858B (zh) * | 2020-05-06 | 2022-11-08 | 中国电子科技集团公司第四十四研究所 | Emccd倍增区电极短路的检测方法 |
US11415854B2 (en) * | 2020-06-29 | 2022-08-16 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3010800B2 (ja) * | 1991-07-16 | 2000-02-21 | 日本電気株式会社 | 液晶表示装置及び液晶表示パネル |
JP2758105B2 (ja) * | 1992-04-28 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板の検査方法及び検査装置 |
US5426447A (en) | 1992-11-04 | 1995-06-20 | Yuen Foong Yu H.K. Co., Ltd. | Data driving circuit for LCD display |
JP3315834B2 (ja) | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
JP3251474B2 (ja) | 1995-09-06 | 2002-01-28 | シャープ株式会社 | アクティブマトリクス基板 |
JP3276557B2 (ja) | 1996-05-23 | 2002-04-22 | 三菱電機株式会社 | 液晶表示装置 |
JPH09329796A (ja) * | 1996-06-10 | 1997-12-22 | Hitachi Ltd | 液晶表示基板 |
JPH11119683A (ja) * | 1997-10-13 | 1999-04-30 | Fujitsu Ltd | 液晶表示パネルの検査方法 |
JP5053479B2 (ja) | 2000-09-14 | 2012-10-17 | 株式会社ジャパンディスプレイセントラル | マトリクスアレイ基板及びその製造方法 |
JP2002116453A (ja) * | 2000-10-05 | 2002-04-19 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置とその製造方法、および画像検査方法 |
KR100769160B1 (ko) * | 2000-12-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 테스트 패드 |
JP2002328627A (ja) * | 2001-04-27 | 2002-11-15 | Seiko Epson Corp | 表示装置の検査方法 |
JP2002341377A (ja) | 2001-05-15 | 2002-11-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板 |
JP3977061B2 (ja) | 2001-11-21 | 2007-09-19 | シャープ株式会社 | 液晶表示装置及びその欠陥修復方法 |
JP4006284B2 (ja) * | 2002-07-17 | 2007-11-14 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
KR100923056B1 (ko) | 2002-09-16 | 2009-10-22 | 삼성전자주식회사 | 표시 장치 및 이의 제조방법 |
KR100895311B1 (ko) * | 2002-11-19 | 2009-05-07 | 삼성전자주식회사 | 액정 표시 장치 및 그 검사 방법 |
JP2004325956A (ja) * | 2003-04-25 | 2004-11-18 | Sharp Corp | 表示装置及びその製造方法 |
JP4178090B2 (ja) * | 2003-09-19 | 2008-11-12 | シャープ株式会社 | 電極配線基板および表示装置 |
US7205209B2 (en) * | 2004-05-11 | 2007-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fabrication of stacked dielectric layer for suppressing electrostatic charge buildup |
WO2005116745A1 (en) * | 2004-05-27 | 2005-12-08 | Sharp Kabushiki Kaisha | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof |
KR100692691B1 (ko) * | 2004-10-26 | 2007-03-14 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
JP4667846B2 (ja) * | 2004-12-10 | 2011-04-13 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
JP2007219046A (ja) * | 2006-02-15 | 2007-08-30 | Epson Imaging Devices Corp | 液晶表示パネル |
JP2007256540A (ja) * | 2006-03-22 | 2007-10-04 | Sharp Corp | 液晶表示装置の検査方法、及び液晶表示装置 |
CN101443700B (zh) | 2006-07-31 | 2011-05-04 | 夏普株式会社 | 有源矩阵基板、显示装置、和有源矩阵基板的检查方法 |
BRPI0912347A2 (pt) * | 2008-05-16 | 2015-10-13 | Sharp Kk | substrato de matriz ativa, dispositivo de exibição, método para inspecionar substrato de matriz ativa, e método para inspecionar dispositivo de exibição |
BRPI0917025A2 (pt) * | 2008-07-23 | 2016-02-16 | Sharp Kk | substrato de matriz ativo, dispositivo de exibição, método para inspecionar o substrato de matriz ativa, e método para inspecionar o dispositivo de exibição |
-
2009
- 2009-05-11 BR BRPI0917025A patent/BRPI0917025A2/pt not_active IP Right Cessation
- 2009-05-11 CN CN2009801284898A patent/CN102099847B/zh not_active Expired - Fee Related
- 2009-05-11 US US13/055,029 patent/US8502227B2/en not_active Expired - Fee Related
- 2009-05-11 KR KR1020117004004A patent/KR101247023B1/ko active IP Right Grant
- 2009-05-11 JP JP2010521632A patent/JP4982609B2/ja not_active Expired - Fee Related
- 2009-05-11 EP EP09800266.0A patent/EP2317492B1/en not_active Not-in-force
- 2009-05-11 EP EP14001099.2A patent/EP2797069B1/en active Active
- 2009-05-11 WO PCT/JP2009/058777 patent/WO2010010750A1/ja active Application Filing
- 2009-05-11 RU RU2011106755/08A patent/RU2475866C2/ru not_active IP Right Cessation
-
2012
- 2012-04-20 JP JP2012096671A patent/JP5438798B2/ja not_active Expired - Fee Related
-
2013
- 2013-07-12 US US13/941,286 patent/US9299877B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20110031503A (ko) | 2011-03-28 |
JP5438798B2 (ja) | 2014-03-12 |
EP2797069A1 (en) | 2014-10-29 |
US8502227B2 (en) | 2013-08-06 |
JP2012177927A (ja) | 2012-09-13 |
JPWO2010010750A1 (ja) | 2012-01-05 |
EP2317492A4 (en) | 2011-12-21 |
WO2010010750A1 (ja) | 2010-01-28 |
EP2797069B1 (en) | 2019-07-10 |
US20130299850A1 (en) | 2013-11-14 |
CN102099847A (zh) | 2011-06-15 |
US9299877B2 (en) | 2016-03-29 |
EP2317492A1 (en) | 2011-05-04 |
RU2475866C2 (ru) | 2013-02-20 |
CN102099847B (zh) | 2013-03-13 |
BRPI0917025A2 (pt) | 2016-02-16 |
EP2317492B1 (en) | 2014-05-14 |
US20110127536A1 (en) | 2011-06-02 |
KR101247023B1 (ko) | 2013-03-25 |
JP4982609B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2011106755A (ru) | Подложка активной матрицы, дисплейное устройство, способ проверки подложки активной матрицы и способ проверки дисплейного устройства | |
CN102789076B (zh) | 一种检测线路及液晶显示面板的制作方法 | |
US20090250255A1 (en) | Connections for electronic devices on double-sided circuit board | |
WO2006104879A3 (en) | Apparatus, system and method for testing electronic elements | |
KR20120129805A (ko) | 칩 크랙 검출 구조를 갖는 반도체 디바이스 | |
KR20130044048A (ko) | 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법 | |
CN104795382A (zh) | 半导体封装 | |
ATE440290T1 (de) | System zum testen und einbrennen integrierter schaltungen | |
CN103887264B (zh) | 预空间变换器、空间变换器、以及半导体装置检查设备 | |
CN104849880B (zh) | 显示器面板teg测试组件及其形成方法和测试方法 | |
CN113383241B (zh) | 显示基板的扇出走线的断路检测方法及显示基板 | |
US8179155B2 (en) | Layout structure of electronic elements and method for addressing to detect electronic elements | |
JP2010537187A5 (ru) | ||
TWI484254B (zh) | 光調變面板之母板、光調變面板及立體顯示裝置 | |
CN105874584A (zh) | 使用临时牺牲接合焊盘测试半导体晶片的方法 | |
CN212625492U (zh) | 一种led芯片检测装置 | |
KR101354635B1 (ko) | 임베디드 토로이달 코일 및 그 제조방법과 다층인쇄회로기판 | |
ATE541312T1 (de) | Chip mit zwei gruppen von chipkontakten | |
CN103779327A (zh) | Imd测量电路结构和imd性能测试方法 | |
KR20150007305A (ko) | 테스트를 하기 위한 마이크로 전자 기판들의 대향하는 표면들에 결합가능한 트랜슬레이터들, 및 관련 시스템들과 방법들 | |
TW201340283A (zh) | 晶圓結構、晶片結構以及堆疊型晶片結構 | |
JP2007324319A5 (ru) | ||
TWM387342U (en) | Array substrate having testing circuit layout | |
KR20110115306A (ko) | 반도체 칩 | |
CN115706073A (zh) | 半导体结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20190512 |