RU1790032C - Device for conversion of serial to parallel code - Google Patents

Description

/7 / 7

55

22

vj О О О СОvj О О О СО

юYu

I . I.

Изобретение относитс  к автоматике и вычислительной технике,.The invention relates to automation and computer technology.

Известно устройство преобразовани  последовательного кода в параллельный дл  высокоскоростных потоков битов, содержащее п триггеров , параллельный регистр , п линий задержки.A device for converting serial to parallel code for high-speed bit streams is known, comprising n triggers, parallel register, n delay lines.

Недостатком этого устройства  вл етс The disadvantage of this device is

:..,-;у.,.. , : .t.t ti . . . : .., -; y., ..,: .t.t ti. . .

низка  достоверность преобразовани .low conversion accuracy.

Из известнЫх Устройств дл  преобразовани  п ослёдбвательного кода в п араллель- ный наиболее близким по технической сущности  вл етс  устройство, которое содержит регистр сдвига, триггер режима, элемент И, генератор тактовых импульсов, RS-триггер, элемент заДержки/с умматбр по модулю два. . ; /-. .;. ... -..::;; ...Of the known devices for converting a sequential code into a parallel one, the closest in technical essence is a device that contains a shift register, a mode trigger, an AND element, a clock generator, an RS trigger, a delay element / s ummatr modulo two. . ; / -. .;. ... - .. :: ;; ...

.Недостатк ом прототипа  вл етс  низка  достоверность преобразовани . ,. : Целью изобретени   вл етс  повышение достоверности преобразовани . , -. .; ей а   Jfe7n, до игаетс .тем;что B ycVp oHCTBO дл  преббра зо а и  последо- : вательного кода в п араллельный, содёржа- Ц ёё иле м ё н f И, ге н е р а т о р .тактов ы х мт ул с ёв выЩц которого .соединён с так- YoB bfM входом регистра сдвига, :выходы п разр дов (n-разр дность кода) которого  вл ютс  информац йо нны ми выходами устройства , триггер режима, выход котор ого соединен с входом генератора тактовых импульсов ,, вход установки триггера режима объединен с входом записи регистра сдвига и R-входом RS-триггера и  вл етс  управЛ - ющим входом устройства, выход RS-триггера соедийен с входом сброса триггера режи ма и  вл етс  первым контрольным входом устройства, введен счетчик, регистр сдвига выполнен (п+1)-разр дным, выход (п+1)-го разр да сдвига соединен с S-входом RS-триггера и с первым входом элемента И, выход которого  вл етс  вторым контрольным1 выходом устройства, выход счетчика соединен С вторым входом элемента И, счётный вход и вход сброса счетчика подключены соответственно к выходу генератора тэктрвых импульсов и управл гощёму входу устройства, информационный вход регистра сдвига  вл етс  информационным входом устройства.A disadvantage of the prototype is the low reliability of the conversion. ,. : The aim of the invention is to increase the reliability of the conversion. , -. .; to it and Jfe7n, it is supposed. that; B ycVp oHCTBO for conversion and serial code in parallel, contains the same code or f and the generator of tacts which is connected to the YoB bfM input of the shift register, such as: outputs of n bits (n-bit code) of which are the information outputs of the device, a mode trigger, the output of which is connected to the input of the clock generator pulses ,, the input of the installation of the mode trigger is combined with the input of the shift register record and the R-input of the RS-trigger and is the control input of the device, the output is RS-t the trigger is connected to the reset trigger input of the mode and is the first control input of the device, a counter is entered, the shift register is (n + 1) -bit, the output of the (n + 1) -th shift bit is connected to the S-input of the RS-trigger and with the first input of the element And, the output of which is the second control1 output of the device, the output of the counter is connected to the second input of the element And, the counting input and the reset input of the counter are connected respectively to the output of the generator of pulse pulses and control the input of the device, the information input of the shift register isnformatsionnym input device.

На чертеже представлена функциональна  схема устройства.The drawing shows a functional diagram of the device.

Устройство содержит регистр 1 сдвига, триггер 2 режима, генератор 3 тактовых импульсов , счетчик А, элемент И 5, RS-триггер 6, информационный 7 и управл ющий 8 входы , информационные 9 и первый и второй контрольные 10, 11 выходы.The device comprises a shift register 1, a mode trigger 2, a clock pulse generator 3, a counter A, an element I 5, an RS trigger 6, information 7 and control 8 inputs, information 9 and the first and second control 10, 11 outputs.

Устройство работает следующим образом .The device operates as follows.

На управл ющий вход 8 поступает сигнал, который записывает первый разр д регистра 1, а в остальные разр ды - О и одновременно устанавливает в исходное состо ниеThe control input 8 receives a signal that writes the first bit of register 1, and into the remaining bits - O and at the same time sets it to its initial state

RS-триггер б, счетчик 4 и триггер 2 режима. Триггер 2 (на выходе 1) запускает генератор 3 тактовых импульсов. По мере поступлени  кодовых импульсов на информационный вход устройства 7, эта последовательность записываетс  в регистр 1 сдвига.RS trigger b, counter 4 and trigger 2 modes. Trigger 2 (at output 1) starts the generator 3 clock pulses. As code pulses arrive at the information input of device 7, this sequence is recorded in shift register 1.

- В случае приёма ожидаемых п разр дов - In case of receiving the expected n bits

последовательного кода без сбо  в работеserial code without crashing

регистра .1 в ( разр де данного регистраregister .1 in (bit of this register

оказываетс  записанной Г1, котора  подаетс  на первый вход элемента И 5, на второй вход которого подаетс  1 со счетчика 4, так как счетчик 4 должен быть настроен на C4et до п. Если п 2т, где т. 1, 2...,то в качестве выходного сигнала можно использовать вывод переноса или вывод очередного разр да счетчика. По вление 1 на выходе 10 свидетельствует об окончании преобразовани  последовательного кода в параллельный и сопровождаетс  выдачей сигнала Конец кодовой комбинации с контрольного разр да регистра, который устанавливает триггер 2 режима в состо ние (на выходе О), при котором останавливаетс  работа генератора 3 тактовых импульсов, при этом на выходе 11turns out to be a recorded G1, which is fed to the first input of AND element 5, to the second input of which 1 is supplied from counter 4, since counter 4 must be set to C4et to step. If n 2t, where t, 1, 2 ..., then as the output signal, you can use the transfer output or the output of the next digit of the counter. The appearance of 1 at output 10 indicates the end of the conversion of the serial code to parallel and is accompanied by the issuance of a signal. The end of the code combination from the control bit of the register, which sets the trigger 2 of the mode to the state (at the output O), at which the operation of the generator 3 clock pulses stops while output 11

также будет 1, котора  вместе с 1 на выходе 10 определ етуспешное окончание преобразовани . . . ,. . - : . there will also be 1, which, together with 1 at output 10, determines the successful completion of the conversion. . . ,. . -:.

Каждый раз приходу новой кодовой посылки предшествует приход управл ющегоEach time the arrival of a new code parcel is preceded by the arrival of the manager

сигнала по входу 8, который обнул ет счетчик 4, устанавливает, в О RS-триггер б, а триггер 2 режима переводит в состо ние, на выходе 1, при этом запускаетс  генератор 3 тактов ых импульсов. Генератор 3 выдаетthe signal at input 8, which the counter 4 resets, sets RS-flip-flop to O, and the mode trigger 2 switches to the state at output 1, and the clock pulse generator 3 starts. Generator 3 issues

тактовые импульсы с ч астбтой, равной частоте следовани  последовательной кодовой информации по входу 7, котора  заранееclock pulses with frequency equal to the repetition rate of sequential code information at input 7, which in advance

известна. - known. -

Если в процессе сдвига 1, предварител:ьно записанной в регистр, в работе последнего происходит сбой, т.е. лишн   илиIf in the process of shift 1, the preliminary: but recorded in the register, the latter fails, i.e. superfluous or

недостающа  единица, то 1 в (п-И)-м разр де регистра по вл етс  преждевременно и устанавливает RS-триггер б в противоположное состо ние, в результате на выходе 11 формируетс  сигнал, на выходе 10 сигнал будет,О, так как с выхода счётчика 1 не поступает на вход элемента И 5, така  ситуаци  сигнализирует с неверном преобразовании . Сигнал с выхода 11 также устанавливает триггер 2 режима в состо ние (на выходе О), при котором останавливаетс  работа генератора 4 тактовых импульсов и прекращаетс  прием информации в регистр 1 сдвига.missing unit, then 1 in the (p-I) -th bit of the register appears prematurely and sets the RS-trigger b in the opposite state, as a result, a signal is generated at output 11, at output 10, the signal will be, O, since the output of counter 1 does not go to the input of AND 5, such a situation signals with an incorrect conversion. The signal from the output 11 also sets the mode trigger 2 to the state (at the O output), at which the operation of the clock generator 4 stops and the reception of information in the shift register 1 is stopped.

Claims (1)

Формула изобретени  Устройство дл  преобразовани  последовательного кода в параллельный, содержащее элемент И, генератор тактовых импульсов, выход которого соединен с тактовым входом регистра сдвига, выходы п- разр дов (п - разр дность кода) которого  вл ютс  информационными выходами устройства , триггер режима, выход которого соединен с входом генератора тактовых импульсов , вход установки триггера режима объединен с входом записи регистра сдвига и R-входом RS-триггера и  вл етс  управл ющим входом устройства, выход RS-триггера соединен с входом сброса триггера режима и  вл етс  первым контрольнымSUMMARY OF THE INVENTION A device for converting a serial code into a parallel one containing an AND element, a clock generator, the output of which is connected to the clock input of the shift register, the outputs of the bits (n is the bit code) of which are the information outputs of the device, mode trigger, output which is connected to the input of the clock generator, the input of the installation of the mode trigger is combined with the input of the shift register record and the R-input of the RS-trigger and is the control input of the device, the output of the RS-trigger is connected is connected to the reset trigger input of the mode trigger and is the first control 00 55 выходом устройства, отличающеес  тем, что, с целью повышени  достоверности преобразовани , в него введен счетчик, регистр сдвига выполнен (п+1)-разр дным, выход (п+1)-го разр да регистра сдвига соединен с S-входом RS-триггера и с первым входом элемента И, выход которого  вл етс  вторым контрольным выходом устройства, выход счетчика соединен с вторым входом элемента И, счетный вход и вход сброса счетчика подключены соответственно к выходу генератора тактовых импульсов и управл ющему входу устройства, информационный вход регистра сдвига  вл етс  информационным входом устройства .. .an output of the device, characterized in that, in order to increase the reliability of the conversion, a counter is inserted into it, the shift register is made (n + 1) -bit, the output of the (n + 1) -th bit of the shift register is connected to the S-input RS- trigger and with the first input of the element And, the output of which is the second control output of the device, the output of the counter is connected to the second input of the element And, the counting input and the reset input of the counter are connected respectively to the output of the clock generator and the control input of the device, the information input of the shift register is Is the information input of the device ...