PT589504E

PT589504E - Sistema compreendendo pelo menos um codificador para codificar um sinal digital e pelo menos um descodificador para descodificar um sinal digital

Info

Publication number: PT589504E
Application number: PT93202565T
Authority: PT
Inventors: Arian Koster
Original assignee: Koninkl Kpn Nv
Priority date: 1992-09-22
Filing date: 1993-09-03
Publication date: 2001-04-30
Also published as: DE69329722T2; NL9201640A; JP3055083B2; JPH06225285A; GR3035500T3; DE69329722D1; DK0589504T3; ES2152940T3; EP0589504A1; EP0589504B1; US5510787A; ATE198017T1

Description

-1 -

J DESCRIÇÃO " SISTEMA COMPREENDENDO PELO MENOS UM CODIFICADOR PARA CODIFICAR UM SINAL DIGITAL E PELO MENOS UM DESCODIFICADOR PARA DESCODIFICAR UM SINAL DIGITAL" A- Motivo da invenção A invenção refere-se a um sistema compreendendo pelo menos um codificador para codificar um sinal digital e pelo menos um descodificador para descodificar um sinal digital codificado, codificador esse munido com: - uma entrada para recepção do sinal digital, - primeiros meios de processamento de dados, acoplados à entrada, para gerar um primeiro sinal digital codificado, de acordo com uma primeira resolução, - primeiros meios de realimentação de codificador para realimentar pelo menos uma secção dos primeiros meios de processamento de dados, primeiros meios de realimentação do codificador esses que compreendem primeiros meios de memória do codificador, - meios de redução, acoplados à entrada, para reduzir o sinal digital recebido, - segundos meios de processamento de dados, acoplados a uma saída dos meios de redução, para gerar do sinal digital reduzido, um segundo sinal digital codificado de acordo com uma segunda resolução, inferior à referida primeira resolução, - segundos meios de realimentação de codificador para realimentar pelo menos uma secção dos segundos meios de processamento de dados, segundos meios de realimentação do codificador esses que compreendem segundos meios de -2- Ουη memória do codificador, e meios de acoplamento do codificador para acoplar os segundos meios de realimentação do codificador aos primeiros meios de realimentação do codificador, cujos meios de acoplamento do codificador compreendem meios de previsão do codificador, e cujo codificador se encontra munido com primeiros meios de reprocessamento de dados para processar o primeiro sinal digital codificado, primeiros meios de memória do descodificador que se encontram acoplados aos primeiros meios de reprocessamento de dados, segundos meios de reprocessamento de dados para processar o segundo sinal digital codificado, segundos meios de memória do descodificador que se encontram acoplados a uma saída dos segundos meios de reprocessamento de dados, e meios de acoplamento do descodificador para acoplar a uma saída dos segundos meios de memória do descodificador, e uma saída dos primeiros meios de memória do descodificador à saída dos primeiros meios de processamento de dados, meios de acoplamento do descodificador esses que compreendem meios de previsão do descodificador.

Um tal sistema é conhecido de "Coded representation of picture and audio Information", "TMI Compatibility Experiments", de I. Parke, ISO-IEC/JTC1/SC29/WG11, MPEG92/291, em particular a figura 1 (o codificador) e figura 2 (o descodificador) no mesmo. O codificador baseado na codificação em camadas compreende a entrada para recepção do sinal digital a ser codificado, tal como, por exemplo, um sinal de televisão composto de elementos de imagem (pixels ou pels), e primeiros meios de processamento de dados, acoplados à entrada, para gerar o primeiro sinal digital codificado (indicado por "T", "Q" na figura 1 acima referida). O codificador compreende adicionalmente primeiros meios dc realimentação do codificador para realimentor pelo menos uma secção -3- Ι/Λη

dos primeiros meios de processamento de dados de modo a tomar o procedimento de codificação mais eficiente. Os primeiros meios de realimentação do codificador compreendem os meios de memória do codificador e primeiros meios de previsão de movimento do codificador (indicado como um todo por "Mc" na figura 1 acima referida) os quais podem estar em série com os mesmos. O codificador também compreende os meios de redução, acoplados à entrada, para reduzir o sinal digital recebido, os segundos meios de processamento de dados, acoplados ao meio de redução, para gerar um segundo sinal digital codificado, e os segundos meios de realimentação do codificador para realimentar pelo menos uma secção dos segundos meios de processamento de dados de modo a fazer com que a codificação prossiga mais eficientemente. Os segundos meios de realimentação do codificador compreendem os segundos meios de memória do codificador e segundos meios de previsão de movimento do codificador, os quais podem estar em série com os mesmos, e se encontram acoplados, através dos meios de acoplamento do codificador, aos primeiros meios de realimentação do codificador (os meios de redução, segundos meios de processamento de dados e segundos meios primários do codificador não são directamente apresentados na acima referida figura 1 mas são evidentes da mesma, de um modo conhecido do técnico, porque se encontram indicados simbolicamente por "MPEG-1"). Os meios de acoplamento do codificador compreendem os meios de previsão do codificador (indicado por "Uc" na figura 1 acima referida).

Tal sistema, munido com primeiros e segundos meios de processamento de dados, é, por assim dizer, composto de duas camadas: os primeiros meios de processamento de dados geram o primeiro sinal digital codificado, o qual tem a resolução mais elevada porque o referido sinal é obtido processando o sinal digital recebido, e os segundos meios de processamento de dados geram o segundo sinal digital codificado, o qual retém e modifica a resolução mais baixa porque o referido sinal é obtido processando o sinal digital .4- 1^, recebido, reduzido pelos meios de redução. Os dois sinais são depois transmitidos por meio de multiplexagem e desmultiplexagem para o descodificador, o qual é baseado na descodificação em camadas e o qual, no caso de codificação com base em alta resolução, utiliza ambos os sinais e, no caso de descodificação com base em baixa resolução, utiliza somente o segundo sinal digital codificado. O descodificador compreende, os primeiros meios de reprocessamento de dados para processar um primeiro sinal digital codificado (indicado por, respectivamente "Q'1", "Τ'1" e por "bits MPEG-2" na figura 2 acima referida), os primeiros meios de memória do descodificador (e meios de compensação de movimento do descodificador que podem estar proporcionados em série com os mesmos, indicados no global por "Mc" na figura 2 acima referida) os quais se encontram acoplados ao primeiro meio de reprocessamento de dados, os segundos meios de reprocessamento de dados para processar um segundo sinal digital codificado (indicado por, respectivamente, "Q"1", "T1" e por "bits MPEG-1" na figura 2 acima referida) e os segundos meios de memória do descodificador (e segundos meio de compensação do movimento do descodificador que podem estar proporcionados em série com o mesmo, indicado no global por "Mc" na figura 2 acima referida) que se encontram acoplados aos segundos meios de reprocessamento de dados e, através dos meios de acoplamento do descodificador, aos primeiros meios de memória do descodificador. Os meios de acoplamento do descodificador compreendem os meios de previsão do descodificador (indicado por "Uc" na figura 2 acima referida). O conhecido sistema tem a desvantagem de apresentar uma certa ineficiência na codificação e descodificação se a camada que codifica com códigos de elevada resolução codifica um sinal que corresponde, por exemplo, a uma imagem de HDTV e a camada que codifica com baixa resolução codifica um sinal correspondente a uma imagem de TV convencional obtida da imagem Β - Sumário da invenção O objectivo da presente invenção é de proporcionar um sistema do tipo mencionado no preâmbulo que codifica e descodifica mais efícientemente diferentes normas de TV.

Para este efeito, o sistema de acordo com a invenção é caracterizado por os meios de acoplamento do codificador compreenderem meios de ajuste de acoplamento munidos com uma primeira entrada acoplada a uma saída dos primeiros meios de realimentação do codificador, uma segunda entrada acoplada a uma saída dos segundos meios de realimentação do codificador, uma entrada de controlo, e uma saída acoplada à entrada do codificador, executando os meios de ajuste de acoplamento uma combinação linear ponderada dos primeiros e segundos sinais digitais codificados que correspondem respectivamente a uma imagem de alta resolução anterior e uma imagem de baixa resolução actual, compreendendo o codificador os meios de controlo do codificador, acoplados à entrada do codificador, para obter, do sinal digital recebido, um sinal de controlo do codificador para controlar os meios de ajuste de acoplamento através da entrada de controlo, obtendo os meios de ajuste de acoplamento do sinal de controlo do codificador, o valor x do grau da referida combinação linear ponderada, sendo os primeiros e segundos sinais digitais codificados e o sinal de controlo do codificador, sinais de entrada do descodificador.

De acordo com uma norma HDTV (televisão de alta definição), uma imagem HDTV que, antes da codificação, corresponda ao sinal digital a ser codificado e, após a codificação corresponda ao primeiro sinal digital codificado (o sinal de alta resolução) deve ter dimensões com uma relação de 16:9, enquanto . 6 - l/Λη que uma imagem convencional que, antes da codificação, corresponda ao sinal digital reduzido a ser codificado e, após a codificação corresponda ao segundo sinal digital codificado (sinal de baixa resolução) deve ter dimensões com uma relação de 4:3. Sob estas condições, a área de superfície da imagem HDTV irá geralmente exceder a área de superfície da imagem convencional, podendo em qualquer dos casos a imagem HDTV ser dividida numa secção que corresponda à imagem convencional (a secção correspondente) e numa secção que exceda a mesma (secção excedente). O facto de um elemento de imagem se encontrar situado na secção correspondente ou na secção excedente da imagem HDTV é determinado por obtenção, com o meio de codificação, do código da posição do sinal digital a ser codificado e comparando-o com o código ajustável. Se o elemento de imagem se encontrar situado na secção correspondente, a camada que codifica com baixa resolução deve ser acoplada à camada que codifica com alta resolução de modo a ser passível de servir, se necessário, como uma previsão no último, dado que os elementos de imagem correspondendo aos códigos das camadas com resolução e previsão diferentes são uma entre muitas possibilidades. Se o elemento de imagem se encontrar situado na secção excedente da imagem HDTV, a camada que codifica com baixa resolução não tem que estar acoplada à camada que acopla com alta resolução porque a camada que codifica com baixa resolução não tem que servir como previsão no último (dado que o elemento de imagem se encontra situada fora da região actual de trabalho da camada que codifica com baixa resolução e previsão não sendo por isso uma entre muitas possibilidades), sendo tal alcançado desacoplando os segundos meios de realimentação do codificador dos primeiros meios de realimentação do codificador.

Nesta ligação, o desacoplamento deve ser interpretado com um sentido muito vasto. Se o sistema for, por exemplo, adicionalmente construído como um sistema no qual os meios de previsão do codificador se encontram -7- l/Μή f/ ί<η ambos ligados a uma entrada dos primeiros meios de processamento de dados e a uma entrada dos primeiros meios de realimentação do codificador de modo a impedir a presença de circuitos fechados encaixados, no descodificador, o desacoplamento pode ser alcançado proporcionando, num acoplamento, um comutador que se encontra fixado no estado não condutor, devendo em qualquer dos casos o descodificador também estar munido com um tal comutador. O desacoplamento pode também ser alcançado proporcionando, num acoplamento, um circuito lógico o qual, em resposta a um sinal de controlo, converte um sinal (um número arbitrário), originado da camada que codifica com baixa resolução e projectado para a camada que codifica com baixa resolução, num sinal sem sentido (por exemplo, o número zero). Neste caso, o descodificador teria que estar munido com um tal circuito lógico.

Se o código da posição compreende uma coordenada (x, y) e um ponto de esquina da imagem HDTV coincide com um ponto de esquina da imagem de TV convencional, é suficiente comparar o referido código de posição com um código ajustável (outra coordenada (x, y)) de modo a ser passível de determinar se um elemento de imagem se encontra situado numa secção correspondente ou excedente. Se os dois pontos de esquina não coincidem, serão necessários pelo menos dois códigos ajustáveis. Se o código da posição compreender um número isolado, o modo de numerar elementos de imagem (por exemplo da esquerda para a direita e depois de cima para baixo) a serem distinguidos na imagem HDTV, quer ambos os pontos de esquina coincidam ou não, determina com quantos códigos ajustáveis é que se deve fazer uma comparação. O código ajustável é ajustado no caso do codificador, por exemplo, determinando com um joystick que secção da imagem HDTV deve ser visível como uma imagem convencional. O aumento na eficiência da codificação e descodificação do sistema -8- Ι/Αη de acordo com a invenção toma-se possível porque o sistema ignora elementos de imagem situados na secção excedente, na codificação com baixa resolução e na previsão da codificação com alta resolução com base em sinais codificados com baixa resolução. A invenção é baseada na ideia de que se um sinal digital que representa uma imagem HDTV é para ser codificado com alta resolução e um sinal, obtido do mesmo e representando uma imagem convencional e menor, é para ser codificado com baixa resolução, é ineficiente codificar o sinal obtido, tirado de toda a área de superfície da imagem de HDTV com baixa resolução e utilizá-lo na previsão da codificação com alta resolução.

Uma primeira realização do sistema de acordo com a invenção é caracterizada por os meios de acoplamento do descodifícador compreenderem meios de ajuste de acoplamento do descodifícador, munidos com uma primeira entrada acoplada à saída dos primeiros meios de memória de descodifícador, uma segunda entrada acoplada à saída dos segundos meios de memória do descodifícador, uma entrada de controlo, e uma saída acoplada à saída dos primeiros meios de reprocessamento de dados, compreendendo o descodifícador meios de controlo do descodifícador para obter, de um primeiro sinal digital codificado recebido e do sinal de controlo de codificador, um sinal de controlo do descodifícador para controlar os meios de ajuste de acoplamento do descodifícador através da entrada de controlo para ajustar a relação dos sinais presentes na primeira e segunda entradas dos meios de ajuste de acoplamento do descodifícador.

Neste caso, os meios de comutação do codificador e os meios de comutação do descodifícador encontram-se concebidos, por exemplo, como meios comutadores, quer dizer o contacto principal encontra-se ligado ou através do primeiro contacto do comutador ou do segundo contacto do comutador. Se, sujeito a um "controlador de sistema", o contacto principal do meio de comutação do codificador se encontrar ligado através do primeiro contacto do comutadoT, a imagem prévia de alta resolução armazenada nos primeiros meios de memória do codificador, é utilizada de modo a prever a nova imagem de alta resolução. Se, sujeito ao "controlador de sistema", o contacto principal dos meios de comutação do codificador se encontrar ligado através de um segundo contacto do comutador, a imagem de baixa resolução actual é utilizada para prever a nova imagem de alta resolução. A informação necessária para isto, a qual tem origem no "controlador de sistema", é também transmitida por meio de multiplexagem e desmultiplexagem para o descodificador de modo a que os meios de comutação do descodificador se encontrem em sincronismo com os meios de comutação do codificador. Ambas, no codificador e no descodificador, as duas camadas podem ser desacopladas, ligando o contacto principal dos meios de comutação através do primeiro contacto de comutador. Para este efeito, os meios de codificação devem ser passíveis de influenciar a informação de controlo com origem no "controlador de sistema", por exemplo através de um circuito lógico a ser colocado entre o "controlador de sistema" e os meios de comutação do codificador. Nesta ligação, é concebível que o "controlador de sistema" compreenda os meios de controlo.

Os meios de comutação do codificador e os meios de comutação do descodificador podem, adicionalmente, ser concebidos como meios para ajustar uma relação de sinais presentes no primeiro contacto do comutador e segundo contacto do comutador para depois combinar os dois sinais ajustadas deste modo. Os meios de comutação podem estar munidos com meios para multiplicar o sinal presente no primeiro contacto do comutador pelo valor x e para multiplicar o sinal presente no segundo contacto do comutador pelo valor 1-x, em que 0 < x < 1. Neste caso, é também possível, fixando x=l, obter o desacoplamento das duas camadas no codificador e descodificador. -10- 1/ί*η

Uma segunda realização do sistema de acordo com a invenção é caracterizada por os meios de ajuste de acoplamento do codificador compreenderem meios de comutação do codificador, nos quais um contacto principal para saída se encontra acoplado à entrada do codificador, do qual um primeiro contacto de comutação para entrada se encontra acoplado a uma saída dos primeiros meios de memória do codificador, do qual um segundo contacto de comutação para entrada se encontra acoplado a uma saída dos segundos meios de memória do codificador através dos meios de previsão do codificador, e do qual uma entrada de controlo de comutação recebe o sinal de controlo do codificador para ajustar a relação de sinais presentes nos primeiros e segundos contactos de comutação para entrada dos meios de comutação do codificador, compreendendo os meios de ajuste de acoplamento do descodifícador, meios de comutação do descodificador, dos quais um contacto principal se encontra acoplado às saídas dos primeiros meios de reprocessamento de dados, dos quais um primeiro contacto de comutação se encontra acoplado à saída dos primeiros meios de memória do descodificador, dos quais um segundo contacto de comutação se encontra acoplado à saída dos segundos meios de memória do descodificador através dos meios de previsão do descodificador, e do qual uma entrada de controlo de comutação recebe o sinal de controlo do descodificador para ajustar a relação de sinais presentes nos primeiros e segundos contactos de comutação para entrada dos meios de comutação do descodificador.

Para determinar se um elemento de imagem se encontra situado na secção correspondente ou na secção excedente da imagem HDTV, obtém-se, com os meios do descodificador, o código da posição de um sinal digital codificado e compara-se com o código ajustável. Se o elemento de imagem se encontra situado na secção correspondente, a camada que descodifica com baixa resolução deve ser acoplada à camada que descodifica com alta resolução de modo a ser passível, se necessário, de servir como uma previsão do último porque as duas -π camadas descodificam os elementos de imagem correspondentes com resolução e previsão diferentes, entre várias possibilidades. Se o elemento de imagem se encontrar situado na secção excedente da imagem HDTV, a camada que descodifica com baixa resolução não tem que estar acoplada à camada que descodifica com alta resolução porque a camada que descodifica com baixa resolução não pode servir como uma previsão do último (dado que o elemento de imagem se encontra situado fora da região actual de trabalho da camada que descodifica com baixa resolução e previsão, não é possível, por isso, outras possibilidades), e isto é obtido desacoplando os segundos meios de memória do descodificador dos primeiros meios de memória do descodificador.

Deste modo, obtém-se um melhoramento máximo na eficiência da codificação e descodificação pelo sistema, porque agora somente o código ajustável tem que ser transmitido do codificador para o descodificador por meio do multiplexador e desmultiplexador e porque, como resultado, o codificador e o descodificador devem ter em conta a diferença na área de superfície entre a imagem HDTV e a imagem convencional, somente como função do código da posição obtida e código ajustável. Se o descodificador não se encontrar munido com o meio de descodificação, o codificador terá também de transmitir todo o género de informações de controlo elaboradas de modo a que o processo de descodificação apesar de tudo prossiga sincronamente nas várias camadas do descodificador (a descodificação de sinais correspondentes a imagens tendo diferentes áreas de superfície irá, depois de tudo, resultar num assincronismo entre as camadas). Se o descodificador se encontrar munido com meios de descodificador, é automaticamente assegurado o sincronismo interno sem que a informação de controlo elaborada tenha que ser transmitida ao mesmo tempo, tendo um efeito positivo na eficiência.

Além disso a invenção refere-se adicionalmente a um codificador -12-

para utilização no sistema de acordo com a invenção, compreendendo - uma entrada para recepção do sinal digital, - primeiros meios de processamento de dados, acoplados à entrada, para gerar um primeiro sinal digital codificado de acordo com uma primeira resolução, - primeiros meios de realimentação do codificador para realimentar pelo menos uma secção dos primeiros meios de processamento de dados, primeiros meios de realimentação do codificador esses que compreendem primeiros meios de memória do codificador, - meios de redução, acoplados a uma entrada, para reduzir o sinal digital recebido, - segundos meios de processamento de dados, acoplados a uma saída dos meios de redução, para gerar do sinal digital reduzido, um segundo sinal digital codificado de acordo com uma segunda resolução, inferior à referida primeira resolução, - segundos meios de realimentação do codificador para realimentar pelo menos uma secção dos segundos meios de processamento de dados, segundos meios de realimentação do codificador esses que compreendem segundos meios de memória do codificador, e - meios de acoplamento do codificador para acoplar os segundos meios de realimentação do codificador aos primeiros meios de realimentação do codificador, meios de acoplamento do codificador esses que compreendem meios de previsão do codificador. O codificador de acordo com a invenção é caracterizado por os meios de acoplamento do codificador compreenderem meios de ajuste de acoplamento munidos com uma primeira entrada acoplada a uma saída dos primeiros meios de realimentação do codificador, uma segunda entrada acoplada a uma saída dos segundos meios de realimentação do codificador, uma entrada de controlo, e uma saída acoplada à entrada do codificador, executando os meios de ajuste de acoplamento, uma combinação linear ponderada do primeiro e segundo sinais digitais codificados correspondendo respectivamente a uma imagem de alta resolução anterior e imagem de baixa resolução actual, compreendendo o codificador meios de controlo do codificador, acoplados à entrada do codificador, para obter, do sinal digital recebido, um sinal de controlo do codificador para controlar os meios de ajuste de acoplamento através da entrada de controlo, obtendo os meios de ajuste de acoplamento, do sinal de controlo do codificador, o valor x do grau da referida combinação linear ponderada, sendo o primeiro e segundo sinais digitais codificados e o sinal de controlo do codificador, sinais de saída do codificador.

Uma primeira realização do codificador de acordo com a invenção é caracterizada por os meios de desacoplamento compreenderem meios de comutação do codificador, dos quais um contacto principal (+) para saída se encontra acoplado à entrada do codificador, dos quais um primeiro contacto de comutação (X) para entrada se encontra acoplado aos primeiros meios de memória do codificador, dos quais um segundo contacto de comutação (1-X) para entrada, se encontra acoplado aos segundos meios de memória do codificador através dos meios de previsão do codificador, e dos quais uma entrada de controlo de comutação é uma entrada para o sinal de controlo do codificador para ajustar a relação de sinais presentes na primeira e segunda entradas dos meios de comutação do codificador. A invenção refere-se além disso a um descodificador para utilização no sistema de acordo com a invenção, compreendendo - primeiros meios de reprocessamento de dados para processar um primeiro sinal digital codificado de acordo com uma primeira resolução, ,4. (/*} ‘5^ - primeiros meios de memória do descodificador, que se encontram acoplados a uma saída dos primeiros meios de reprocessamento de dados, - segundos meios de reprocessamento de dados para processar um segundo sinal digital codificado de acordo com uma segunda resolução inferior à primeira resolução, - segundos meios de memória do descodificador, que se encontram acoplados a uma saída dos segundos meios de reprocessamento de dados, e - meios de acoplamento do descodificador para acoplar uma saída dos segundos meios de memória do descodificador e uma saída dos primeiros meios de memória do descodificador, à saída dos primeiros meios de reprocessamento de dados, meios de acoplamento do descodificador esses que compreendem meios de previsão do descodificador. O descodificador de acordo com a invenção é caracterizado por os meios de acoplamento do descodificador compreenderem meios de ajuste de acoplamento do descodificador munidos com uma primeira entrada acoplada à saída dos primeiros meios de memória do descodificador, uma segunda entrada acoplada à saída dos segundos meios de memória do descodificador, uma entrada de controlo, e uma saída acoplada a uma saída dos primeiros meios de reprocessamento de dados, executando os meios de ajuste de acoplamento do descodificador, uma combinação linear ponderada dos primeiros e segundos sinais digitais descodificados que correspondem respectívamente a uma imagem de alta resolução anterior e uma imagem actual, de resolução inferior, compreendendo o descodificador meios de controlo do descodificador para obter um sinal de controlo de descodificador de um sinal digital codificado recebido, e um sinal de controlo recebido, para controlar os meios de ajuste de acoplamento do descodificador através da entrada de controlo, obtendo os meios de ajuste de acoplamento do descodificador do sinal de controlo do descodificador, o valor x do grau da referida combinação linear ponderada. -15- l/Mj

Uma primeira realização do descodificador de acordo com a invenção é caracterizada por os meios de ajnste de acoplamento do descodificador compreenderem meios de comutação, dos quais um contacto principal (+) para saída se encontra acoplado aos primeiros meios de reprocessamento de dados, dos quais um primeiro contacto de comutação (X) para entrada, se encontra acoplado aos primeiros meios de memória do descodificador, dos quais um segundo contacto de comutação (1-X) para entrada se encontra acoplado aos segundos meios de memória do descodificador através dos meios de previsão do descodificador, e dos quais uma entrada de controlo de comutação é uma entrada para o sinal de controlo do descodificador para ajustar a relação de sinais presentes no primeiro e segundo contactos de comutação para entrada do meio de comutação do descodificador. C - Referências "Coded representation of picture and audio Information", "TMI Compatibility Experiments", por I. Parke, ISO-IEC/JTC1/SC29/WG11, MPEG92/291. D - Forma de realização preferida da invenção A invenção será pormenorizadamente descrita tomando como referência um exemplo de realização apresentado nas figuras. As figuras representam:

Figura 1 codificador de acordo com a invenção, (*η ^ ^—7

Figura 2 descodificador de acordo com a invenção, e

Figura 3 imagem HDTV e uma imagem convencional munida com códigos de posicionamento. O codificador apresentado na figura é o somatório de duas camadas. A primeira camada (10-21) codifica sinais baseando-se na resolução mais elevada, codificando a segunda camada (30-41) sinais, baseando-se na resolução mais baixa. A primeira camada compreende primeiros meios de processamento de dados 10, os quais são compostos por, um circuito de meios de transformação 11 em série, meios de quantificação 12 e meios de codificação 13 e de uma ligação em série, acoplada a um ponto de derivação situado entre os meios de quantificação 12 e os meios de codificação 13, dos meios de quantificação inversa 14 e meios de transformação inversa 15. Uma entrada dos meios de transformação 11 forma uma entrada dos meios de processamento de dados 10, que se encontra acoplada a uma saída do circuito de subtracção 16. Uma saída dos meios de codificação 13 forma uma saída de codificação dos meios de processamento de dados 10 para gerar um primeiro sinal digital codificado baseando-se na alta resolução, saída de codificação essa que se encontra acoplada a uma primeira entrada de um multiplexador 6. Uma saída dos meios de transformação inversa 15 forma uma saída de realimentação dos meios de processamento de dados 10 para (pelo menos parcialmente) realimentar os referidos meios de processamento de dados 10, cuja saída de realimentação se encontra acoplada a uma primeira (mais) entrada do circuito de adição 19. Uma saída do circuito de adição 19 encontra-se acoplada a uma entrada dos primeiros meios de memória do codificador 20. Este encontra-se acoplado bidireccionalmente aos primeiros meios de previsão de movimento 21 dos quais - 17-

uma saída de vector para gerar um primeiro sinal de vector se encontra acoplada a uma segunda entrada do multiplexador 6. Uma entrada dos meios de previsão de movimento do codificador 21 encontra-se acoplada a uma entrada 1 do codificador, entrada 1 essa que se encontra adicionalmente acoplada a uma primeira (mais) entrada do circuito de subtracção 16. Uma segunda entrada (menos) do último encontra-se acoplada a uma segunda entrada (mais) do circuito de adição 19 e a uma saída (contacto principal) dos meios de comutação 7 do codificador, do qual uma primeira entrada (primeiro contacto do comutador) se encontra acoplada a uma saída adicional dos meios de previsão de movimento do codificador 21. Uma entrada de controlo dos meios de comutação 7 do codificador encontra-se acoplada a uma quinta entrada do multiplexador 6 e a uma saída de um controlador do sistema 8, do qual uma entrada se encontra acoplada à entrada 1. O controlador de sistema 8 transmite um sinal x que representa o valor de x para o meio de comutação 7 do codificador e para o multiplexador 6, o qual depois transmite o sinal x para o descodificador de uma forma multiplexada. O meio de comutação 7 do codificador encontra-se munido com meios para ajustar a relação dos sinais presentes na primeira entrada e segunda entrada multiplicando o sinal presente na primeira entrada (originado dos primeiros meios de previsão de movimento do codificador 21) pelo valor x e multiplicando o sinal presente na segunda entrada (originário dos meios de previsão do codificador 3) pelo valor 1-x e adicionando os dois sinais obtidos deste modo. Para o valor x é o caso em que 0 < x < 1, cujo valor é determinado pelo controlador de sistema 8, de um modo a ser considerado a seguir, se encontra ajustado por meio da entrada de controlo do meio de comutação 7 do codificador. Os primeiros meios de memória do codificador 20 e os primeiros meios de previsão de movimento do codificador 21 formam juntos os primeiros meios de alimentação do codificador. A segunda camada compreende segundos meios de processamento -18- U/η de dados 30, os quais são realizados de uma ligação em série de meios de transformação 31, meios de quantificação 32 e meios de codificação 33 e ligações em série, acopladas a um ponto de derivação situado entre os meios de quantificação 32 e meios de codificação 33, de meios de quantificação inversa 34 e meios de transformação inversa 35. Uma entrada dos meios de transformação 31 forma uma entrada dos meios de processamento de dados 30, a qual se encontra acoplada a uma saída do circuito de subtracção 36. Uma saída dos meios de codificação 33 forma uma saída de codificação dos meios de processamento de dados 30 para gerar um segundo sinal digital codificado baseando-se na baixa resolução, cuja saída de codificação se encontra acoplada a uma terceira entrada de um multiplexador 6. Uma saída dos meios de transformação inversa 55 forma uma saída de realimentação dos meios de processamento de dados 30 para (pelo menos parcialmente) realimentar os referidos meios de processamento de dados 30, cuja saída de realimentação 5 se encontra acoplada a uma primeira (mais) entrada do circuito de adição 39. Uma saída do circuito de adição 39 encontra-se acoplada a uma entrada dos segundos meios de memória do codificador 40. Este encontra-se acoplado bidireccionalmente aos segundos meios de previsão de movimento do codificador 41, do qual uma saída de vector para gerar um segundo sinal de vector se encontra acoplada a uma quarta entrada do multiplexador 6. Uma entrada dos meios de previsão de movimento do codificador 41, encontra-se acoplada a uma saída dos meios de redução 2 para reduzir o sinal recebido, saída essa que se encontra axialmente acoplada a uma primeira entrada (mais) do circuito de subtracção 36. Uma segunda entrada (menos) do último encontra-se acoplada a uma saída adicional dos meios de previsão de movimento do codificador 41, cuja saída adicional se encontra adicionalmente acoplada a uma segunda entrada (mais) do circuito da adição 39. Os meios de redução 2, dos quais uma entrada se encontra acoplada à entrada 1 do codificador, compreendem meios de filtragem e meios de sub-amostragem. A saída do circuito de adição 39 encontra-se adicionalmente acoplada a uma entrada -19- l/iui dos meios de previsão 3 do codificador para acoplar os meios de processamento de dados 30 aos meios de processamento de dados 10. Uma saída dos meios de previsão do codificador 3, encontra-se acoplada a uma segunda entrada (um segundo contacto de comutador) dos meios de comutação 7 do codificador. Os meios de previsão 3 do codificador compreendem meios de intercalação e meios de sobre-amostragem. Simultaneamente, os segundos meios de memória do codificador 40 e segundos meios de previsão de movimento do codificador 41 formam juntos os segundos meios de realimentação do codificador. O funcionamento do codificador apresentado na figura 1 é conforme se segue. O sinal digital a ser codificado é colocado na entrada 1 como uma corrente de bits, formando um número pré-determinado de bits em cada caso, um elemento de imagem (pixel ou pel). Pressupondo-se que os meios de comutação do codificador se encontram ajustados com x=l e que o conteúdo dos primeiros meios de memória do codificador 20 está livre, um primeiro grupo de pels alcança os meios de processamento de dados 10 através do circuito de subtracção 16. Os meios de transformação 11 executam, por exemplo, uma transformação co-seno discreta no grupo de pares, o que determina o coeficiente associado para cada componente de frequência. Os meios de quantificação 12 quantificam o sinal obtido. O sinal quantificado é depois codificado pelos meios de codificação 13, por exemplo com base numa tabela bidimensional que gere novas palavras de código, as quais, em média, têm um comprimento menor do que as palavras que entram, e fornecidas ao multiplexador 6. Este primeiro grupo de pels transformado, quantificado e codificado, forma consequentemente a primeira secção do sinal codificado baseando-se na alta resolução. Após transformado e quantificado, o primeiro grupo de pels é inversamente quantificado pelos meios de quantificação inversa 14, inversamente transformado pelos meios de transformação inversa 15, e armazenado, através do circuito de adição 19, num primeiro local nos meios de memória do codificador 20. Um -20- '’-ρχ/4

segundo grupo de pels cruza o mesmo trajecto que o primeiro grupo de pels, passa pelo mesmo processamento e é armazenado num segundo local nos meios de memória do codificador 20, etc. até que todos os grupos de pels de uma imagem completa (a primeira imagem) tenham sido armazenados. O primeiro grupo de pels da próxima (segunda) imagem é depois colocado na entrada 1 e fornecido aos meios de previsão de movimento do codificador 21 o qual, baseando-se na imagem anterior (primeira) armazenada no meio de memória do codificador 20, investigam se existe uma possibilidade de ter lugar um certo movimento. Se assim for, o referido movimento é fornecido na forma do primeiro sinal de vector para o multiplexador 6. Ao mesmo tempo, os meios de memória do codificador 20 geram o primeiro grupo de pels da (primeira) imagem anterior, cujo primeiro grupo de pels é subtraído, através dos meios de previsão de movimento 21 do codificador e através dos meios de comutação 7 do codificador (porque o último se encontra ajustado com x=l) do primeiro grupo da pels da (segunda) imagem a ser codificada por meio do circuito de subtracção 16. Dado que a diferença entre o primeiro grupo de pels da segunda imagem e o primeiro grupo de pels da primeira imagem é então apresentada aos meios de processamento de dados 10, a codificação tem lugar apreciadamente de modo mais eficiente. O facto de os meios de previsão do codificador terem em conta possíveis movimentos no conteúdo da imagem das imagens seguintes, aumenta ainda mais a eficiência. Em vez de vectores, naturalmente que podem também ser transmitidos outros parâmetros de previsão determinados com base em outros processos de previsão. O que se encontra acima descrito é a operação do codificador com respeito à primeira camada, a qual se encontra construída em redor do meio de processamento de dados 10, sendo os meios de comutação do codificador ajustados com x=l. A operação com respeito à segunda camada, construída em 21. ΐΜη U^—η redor dos meios de processamento de dados 30, é em princípio idêntica (dado o ajuste de x=l), com excepção do seguinte. Os meios de processamento de dados 30 recebem, através do circuito de subtracção 36, o sinal recebido, o qual foi reduzido através dos meios de redução 2 e o qual possui uma resolução mais baixa do que o sinal presente na entrada 1 como consequência de filtragem e sub-amostragem. O sinal codificado gerado pelos meios de processamento de dados 30 é consequentemente codificado na base de uma resolução mais baixa (a resolução baixa).

Se os meios de codificação se encontrarem ajustados com x=l, o primeiro grupo de pels da imagem anterior (primeira) é subtraído do primeiro grupo de pels da (segunda) imagem a ser codificada por meio do circuito de subtracção 16. Como resultado, uma secção da imagem anterior armazenada, de alta resolução, é utilizada de modo a prever uma secção da nova imagem de alta resolução a ser codificada. Se a secção da imagem anterior de alta resolução se assemelhar somente ligeiramente, ou não se assemelhar, à secção correspondente da nova imagem de alta resolução a ser codificada, pode ser tomada uma decisão baseando-se na previsão de uma secção da nova imagem de baixa resolução. Neste caso, o meio de comutação do codificador deve ser ajustado com x=0. Embora a eficiência dos meios de processamento de dados tivesse aumentado no caso em que x=l porque só era necessário codificar a diferença entre o primeiro grupo de pels da segunda imagem e o primeiro grupo de pels da primeira imagem, no caso em que x=0, a eficiência do meio de processamento de dados 10 é também aumentada porque, como consequência do acoplamento da segunda camada à primeira camada através dos meios de previsão 3 do codificador um grupo de pels, codificados grosseiramente na segunda camada, só tem de ser codificado ainda mais finamente na primeira camada. A intercalação e sobre-amostragem pelos meios de previsão 3 do codificador é necessária devido aos diferentes níveis de resolução entre as duas camadas. -22- U»i

Os dois tipos de previsões são combinados se for escolhido um valor entre 0 e 1 para x. Se x=l/2, os dois tipos de previsões têm o mesmo peso. Se x < 1/2, a previsão baseada na imagem de baixa resolução actual pesa ainda mais, e se x > 1/2, a previsão baseada na imagem de alta resolução anterior, pesa ainda mais. Com um valor de x escolhido correctamente, parece ser possível alcançar 3dB de ganho na previsão em relação a um sistema no qual o meio de comutação do codificador se encontra concebido como um comutador de inversão (quer dizer com somente a possibilidade de x=0 ou x=l). O valor óptimo de x é determinado pelo controlador de sistema 8, o qual investiga, por exemplo, para todos os valores possíveis de x, quantos bits são necessários na saída de codificação dos meios de processamento de dados 10 de modo a reproduzir uma secção codificada de uma imagem. Neste caso, uma entrada adicional (não apresentada na figura 1) do controlador de sistema 8 encontra-se acoplada à saída dos meios de processamento de dados 10. O valor de x que exige menor número de bits forma neste caso o valor óptimo. A entrada adicional, não apresentada na figura 1, do controlador de sistema 8, pode também ser acoplada à saída do circuito de subtracção 16, tendo o quadrado do sinal resultante (sinal da diferença ou sinal de erro), presente nesta saída, tendo que ser calculado para todos os valores de x. O valor de x que produz o erro mais pequeno forma então o valor óptimo.

No codificador apresentado na figura 1, o controlador do sistema 8 compreende meios de controlo: - para obter um código de posição do sinal digital, - para comparar o código de posição com pelo menos um código ajustável, e - para desacoplar, sujeito a um resultado de comparação, os segundos meios de realimentação do codificador e os primeiros meios de realimentação do -23- codificador.

Para este efeito, os meios do codificador encontram-se acoplados à entrada 1 e encontram-se munidos, por exemplo, com um contador que obtém o código da posição da corrente de bits a serem codificados. Adicionalmente, os meios do codificador encontram-se acoplados, por exemplo a um joystick que é operado por um ser humano (de modo a determinar com o mesmo, que secção da imagem de HDTV 16:9 deve ser codificada com a resolução mais baixa como a imagem convencional de 4:3) e o qual gera o código ajustável que é alimentado para os meios do codificador. Adicionalmente, os meios do codificador encontram-se munidos, por exemplo, com um comparador para comparar o código da posição obtido por meio de utilização do contador com o código ajustável originado do joystick. Dependendo do resultado da comparação, o comparador gera, por exemplo, um um (1) lógico se o respectivo elemento de imagem (em relação ao código da posição) se encontrar fora da imagem convencional (ou na secção excedente da imagem HDTV), gerando o comparador, por exemplo, um zero (0) lógico se o respectivo elemento de imagem (em relação ao código de posição) se encontrar situado no interior da imagem convencional (ou na secção correspondente da imagem HDTV). Se o sinal de saída do comparador é fornecido a uma primeira entrada de uma porta OR e o sinal x a uma segunda entrada da mesma, o sinal x aparece na saída da porta OR se o respectivo elemento de imagem se encontrar na secção correspondente, surgindo um um (1) lógico na saída se o respectivo elemento de imagem se encontrar situado na secção excedente. Fornecer o sinal de saída da porta OR como um sinal x novo para os meios de comutação 7 do codificador tem como resultado que, se o respectivo elemento de imagem se encontrar situado na secção excedente, os meios de comutação do codificador são ajustados com x=l (independentemente do valor de x gerado pelo controlador de sistema 8), como resultado do qual, os primeiros e segundos meios de realimentação do codificador são desacoplados. Naturalmente que o mesmo é verdadeiro, para meios de comutação do codificador, os quais se encontram concebidos como meios de inversão e, consequentemente, têm somente os valores x=0 e x-1.

Se o sistema se encontrar construído como um sistema no qual os meios de previsão 3 do codificador se encontram ligados ambos a uma entrada dos primeiros meios de processamento de dados 10 e a uma entrada dos primeiros meios da memória do codificador 20 de modo a impedir circuitos fechados no descodificador e no qual os meios de comutação 7 do codificador se encontram então ausentes, o desacoplamento pode ser obtido proporcionando, num acoplamento (por exemplo entre os meios de memória do codificador 40 e meios de previsão do codificador 3), um comutador que se encontra colocado no estado não condutor. O desacoplamento pode também ser alcançado proporcionando, num acoplamento, um circuito lógico que, em resposta a um sinal de controlo, converte um sinal (um número arbitrário) que tem origem na camada que codifica com baixa resolução e serve para a camada que codifica com alta resolução num sinal sem sentido (por exemplo, o número zero). Colocar o comutador no estado não condutor pode neste caso ser controlado pelo comparador acima mencionado que pode também adicionalmente fornecer o sinal de controlo. O codificador não deve compreender menos de duas camadas, sendo em qualquer dos casos o sinal codificado com a alta resolução é apropriado, por exemplo, para reproduzir as denominadas imagens de televisão de alta definição, sendo o sinal codificado com a baixa resolução apropriado para reproduzir imagens de televisão normalizadas. Se o codificador compreender três camadas, os sinais podem ser codificados com a terceira camada para reproduzir, por exemplo, imagens para o denominado videofone, no qual é suficiente uma resolução ainda mais baixa. 25. Imj Ο descodifícador apresentado na figura 2 compreende um desmultiplexador 70, tendo uma entrada para receber o sinal multiplexado que tem origem no codificador e que compreende o primeiro sinal digital codificado, que tem a resolução mais elevada, o primeiro sinal de vector, o segundo sinal digital codificado, que tem a resolução mais baixa, o segundo sinal de vector, e um sinal x e o código ajustável. Na primeira saída do desmultiplexador 70, aparece o primeiro sinal digital codificado, na segunda saída do desmultiplexador 70 aparece o primeiro sinal de vector, numa terceira saída do desmultiplexador 70 aparece o segundo sinal digital codificado, numa quarta saída do desmultiplexador 70 aparece o segundo sinal de vector e numa quinta saída do desmultiplexador 70 aparece o sinal x e o código ajustável. A primeira saída do desmultiplexador 70 encontra-se acoplada a uma entrada dos primeiros meios de reprocessamento de dados 89, que compreendem ligações em série dos meios de codificação inversa 81, meios de quantificação inversa 82 e meios de transformação inversa 83, e dos quais uma saída se encontra acoplada a uma primeira entrada do circuito de adição 84. Uma saída do circuito de adição 84 forma uma primeira saída (alta resolução) do descodifícador e encontra-se acoplada a uma entrada dos primeiros meios de memória 85 do descodifícador, estando uma saída do último acoplada a uma entrada dos primeiros meios de compensação de movimento 86 do descodifícador. Uma entrada de vector do último encontra-se acoplada à segunda saída do desmultiplexador 70 para receber o (primeiro) sinal de vector, encontrando-se uma saída acoplada a uma primeira entrada (um primeiro contacto de comutador) dos meios de comutação 87 do descodifícador, do qual uma saída se encontra acoplada a uma segunda entrada do circuito de adição 84. Uma entrada de controlo dos meios do circuito do descodifícador 87 encontra-se acoplada a uma saída dos meios do descodifícador 90, do qual uma primeira entrada se encontra acoplada à quinta saída do desmultiplexador 70 para receber o sinal x e o código ajustável e do qual uma segunda entrada se encontra acoplada à primeira saída do desmultiplexador 70 -26- para receber o primeiro sinal digital codificado e obter daí o código de posição. A terceira saída do desmultiplexador 70 encontra-se acoplada a uma entrada dos segundos meios de reprocessamento de dados 79, os quais compreendem uma ligação em série dos meios de codificação inversa 71, meios de quantificação inversa 72 e meios de transformação inversa 73. Uma saída do último encontra-se acoplada à primeira entrada do circuito de adição 74, da qual uma saída se encontra acoplada através dos meios de previsão do descodificador 77, que compreendem meios de intercalação e meios de sub-amostragem, a uma segunda entrada (um segundo contacto de comutador) dos meios de comutação 87 do descodificador. A saída do circuito de adição 74, que forma uma segunda saída (baixa resolução) do descodificador, encontra-se também acoplada a uma entrada dos segundos meios de memória do descodificador 75, encontrando-se uma saída dos últimos acoplada a uma entrada do segundos meios de compensação de movimento do descodificador 76. Uma saída dos últimos encontra-se acoplada a uma segunda entrada do circuito de adição 74, encontrando-se uma entrada do vector acoplada à quarta saída do desmultiplexador 70 para receber o (segundo) sinal de vector. O funcionamento do descodificador apresentado na figura 2 é o seguinte. Os primeiros meios de reprocessamento de dados 89 executa, através dos meios de codificação inversa 81, uma codificação inversa no primeiro sinal digital codificado, por exemplo com base numa tabela, executando depois, através dos meios de quantificação inversa 82, uma quantificação inversa e após terem sido executados, através dos meios de transformação inversa, uma transformação inversa, por exemplo uma transformação co-seno discreta inversa. Os segundos meios de reprocessamento de dados 79 executam, através dos meios de codificação inversa 71, uma codificação inversa no segundo sinal digital codificado, por exemplo com base numa tabela, executando depois, através do meios de quantificação inversa 72, uma transformação inversa, e após isto, executando, através dos meios de transformação inversa 73, uma transformação inversa, por exemplo uma transformação co-seno discreta inversa. O sinal gerado pelos segundos meios de reprocessamento de dados 79 tem a resolução inferior e forma a diferença entre um grupo particular de pels de uma imagem particular e um grupo particular de pels de uma imagem anterior à mesma. Com ajuda do circuito de adição 74, segundos meios de memória do descodificador 75 e segundos meios de compensação de movimento do descodificador 76, o grupo particular de pels da imagem particular aparece então na segunda saída (baixa resolução) do descodificador. Este sinal é intercalado e sobre-amostrado com ajuda dos meios de previsão do descodificador 77, após o que é apropriado para ser fornecido à segunda entrada dos meios de comutação 87 do descodificador. O sinal gerado pelos primeiros meios de reprocessamento de dados 89 é de alta resolução e forma a diferença entre um grupo particular de pels de uma imagem particular e um grupo particular de pels de uma imagem antes da mesma. Com ajuda do circuito de adição 84, primeiros meios de memória 85 do descodificador, primeiros meios de compensação de movimento 86 do descodificador e meios de comutação 87 do descodificador, o grupo particular de pels da imagem particular aparece então na primeira saída (alta resolução) do descodificador.

Os meios de comutação 87 do descodificador recebem o sinal x através da quinta saída do desmultiplexador 70 porque, enquanto estiverem a detectar um código de posição que implica que o respectivo elemento de imagem esteja situado na secção correspondente da imagem HDTV, o meio do descodificador 90 permite que o referido sinal x passe inalterado. Assim que o meio de descodificação 90 detecte um código de posição que implique que o respectivo elemento de imagem esteja situado na secção excedente, eles alteram o -28-

sinal x para x=l, como resultado do qual ambas as camadas no descodificador são desacopladas. A derivação do código da posição, a comparação do referido código de posição com o código ajustável e a intervenção no sinal x tem lugar do mesmo modo que descrito para o meio do codificador, aplicando-se as alternativas referidas nesta ligação também aos meios de codificação 90. A utilização do multiplexador 6 e do desmultiplexador 70 é, naturalmente, somente uma realização. Deste modo, é concebível, por exemplo, em gravadores de vídeo que a transmissão de sinais do codificador para o descodificador tenha lugar através de ligações individuais normais, existindo, adicionalmente, processos para além da multiplexagem e desmultiplexagem pelos quais sinais diferentes podem também ser transferidos (tais como técnicas de modulação e desmodulação). Além disso, os multiplexadores separados podem ser utilizados para cada camada no codificador e desmultiplexadores separados para cada camada no descodificador. A imagem HDTV (16:9) apresentada na figura 3 é feita de 32 áreas, com um código de posição bidimensional para cada área, 1,1 na parte superior à esquerda, 4,1 na parte inferior à esquerda, 1,8 na parte superior direita e 4,8 na parte inferior direita. A imagem convencional (4:3) é feita de 24 áreas, com um código de posição bidimensional para cada área, 1,2 na parte esquerda superior, 4,2 na parte esquerda inferior, 1,7 na parte direita superior e 4,7 na parte direita inferior. Neste diagrama, a secção correspondente é apresentada pelos códigos das posições 1,2...1,7 e 2,2...2,7 e 3,2...3,7 e 4,2...4,7. A secção excedente é representada pelos códigos de posição 1,1 e 1,8 e 2,1 e 2,8 e 3,1 e 3,8 e 4,1 e 4,8. Ao fixar a posição da imagem convencional em relação à imagem dada em relação à imagem HDTV por meio de um joystick e escolhendo como códigos ajustáveis, por exemplo, o canto superior esquerdo e o canto inferior direito da imagem convencional, toma-se possível determinar qualquer área que se encontra -29- situada na secção correspondente ou na secção excedente, comparando o código da posição associado com o mesmo, aos dois códigos ajustáveis. Se uma ponta da esquina da imagem convencional coincide com a ponta da esquina da imagem HDTV, é igualmente suficiente comparar o código da posição com um código ajustável. Além disso, são naturalmente concebíveis códigos de posição diferentes dos códigos unidimensionais mencionados aqui, tais como, por exemplo, números bidimensionais, tendo em qualquer dos casos um código de posição geralmenle que ser comparado com vários códigos ajustáveis.

Deverá ser mencionado que as áreas 8x4=32 (relação 8:4 ou 16:8) apresentadas na figura 3 são insuficientes para apresentar correctamente uma imagem HDTV (com as relações correctas). Para este efeito, serão necessários não menos do que 16x9=144 áreas. Neste caso, a imagem convencional deverá compreender 12x9=108 áreas em que esta imagem compreende 6x4=24 áreas (relação 3:2 ou 6:4) na figura 3. A figura 3 apresenta, contudo, somente uma concepção arbitrária, a qual tem sido mantida tão simples quanto possível. Além disso, a figura 3 indica que o sistema de acordo com a invenção e o codificador e o descodificador de acordo com a invenção, não têm de ser interpretados como limitativos: o sistema, o codificador e o descodificador são, em princípio, apropriados para codificar e descodificar qualquer sinal de alta resolução (o que corresponde a uma imagem tendo primeiras dimensões) e qualquer sinal de baixa resolução derivado do mesmo (corresponde a uma imagem tendo dimensões diferentes).

Lisboa, 1 de Fevereiro de 2001

LUIS SILVA CARVALHO Agente Oficial da Propriedade Industrial RUA VICTOR CORDON, 14 1200 LÍSBOA

Claims

-1- REIVINDICAÇÕES 1. Sistema compreendendo pelo menos um codificador para codificar um sinal digital e pelo menos um descodificador para descodificar um sinal digital codificado, codificador esse munido com: uma entrada (1) para recepção do sinal digital, primeiros meios de processamento de dados (10), acoplados à entrada, para gerar um primeiro sinal digital codificado, de acordo com uma primeira resolução, primeiros meios de realimentação (19, 20, 21) do codificador para realimentar pelo menos uma secção dos primeiros meios de processamento de dados, primeiros meios de realimentação do codificador esses que compreendem primeiros meios de memória (20) do codificador, meios de redução (2), acoplados à entrada, para reduzir o sinal digital recebido, segundos meios de processamento de dados (30), acoplados a uma saída dos meios de redução, para gerar do sinal digital reduzido, um segundo sinal digital codificado de acordo com uma segunda resolução, inferior à referida primeira resolução, segundos meios de realimentação (39, 40, 41) do codificador para realimentar pelo menos uma secção dos segundos meios de processamento de dados, segundos meios de realimentação do codificador esses que compreendem segundos meios de memória (40) do codificador, e meios de acoplamento (3, 7) do codificador para acoplar os segundos meios de realimentação do codificador aos primeiros meios de realimentação do codificador, cujos meios de acoplamento do codificador compreendem meios de previsão (3) do codificador, e cujo descodificador se encontra munido com primeiros meios de reprocessamento de dados (89) para processar o primeiro sinal digital codificado, primeiros meios de memória (85) do descodificador que se encontram acoplados aos primeiros meios de reprocessamento de dados, segundos meios de reprocessamento de dados (79) para processar o segundo sinal digital codificado, segundos meios de memória (75) do descodificador que se encontram acoplados a uma saída dos segundos meios de reprocessamento de dados, e meios de acoplamento (77, 87) do descodificador para acoplar a uma saída dos segundos meios de memória do descodificador e uma saída dos primeiros meios de memória do descodificador, à saída dos primeiros meios de processamento de dados, meios de acoplamento do descodificador esses que compreendem meios de previsão (77) do descodificador. caracterizado por os meios de acoplamento do codificador compreenderem meios de ajuste de acoplamento (7) munidos com uma primeira entrada acoplada a uma saída dos primeiros meios de realimentação do codificador, uma segunda entrada acoplada a uma saída dos segundos meios de realimentação do codificador, uma entrada de controlo, e uma saída acoplada à entrada do codificador, executando os meios de ajuste de acoplamento uma combinação linear ponderada dos primeiros e segundos sinais digitais codificados que correspondem respectivamente a uma imagem de alta resolução anterior e uma imagem de baixa resolução actual, compreendendo o codificador os meios de controlo (8) do codificador, acoplados à entrada do codificador, para obter, do sinal digital recebido, um sinal de controlo do codificador para controlar os meios de ajuste de acoplamento através da entrada de controlo, obtendo os meios de ajuste de acoplamento do sinal de controlo do codificador, o valor x, com 0 < x < 1, do grau da referida combinação linear ponderada, sendo os primeiros e segundos sinais digitais codificados e o sinal de controlo do codificador, sinais de entrada do descodificador.
2. Sistema de acordo com a reivindicação 1, caracterizado por os meios de acoplamento do descodificador compreenderem meios de ajuste de acoplamento (87) do descodificador, munidos com uma primeira entrada acoplada à saída dos primeiros meios de memória de descodificador, uma segunda entrada acoplada à saída dos segundos meios de memória do descodificador, uma entrada de controlo, e uma saída acoplada à saída dos primeiros meios de reprocessamento de dados, compreendendo o descodificador meios de controlo (90) do descodificador para obter, de um primeiro sinal digital codificado recebido e do sinal de controlo de codificador, um sinal de controlo do descodificador para controlar os meios de ajuste de acoplamento do descodificador através da entrada de controlo para ajustar a relação dos sinais presentes na primeira e segunda entradas dos meios de ajuste de acoplamento do descodificador.
3. Sistema de acordo com a reivindicação 2, caracterizado por os meios de ajuste de acoplamento do codificador compreenderem meios de comutação (7) do codificador, nos quais um contacto principal para saída se encontra acoplado à entrada do codificador, do qual um primeiro contacto de comutação para entrada se encontra acoplado a uma saída dos primeiros meios de memória do codificador, do qual um segundo contacto de comutação para entrada se encontra acoplado a uma saída dos segundos meios de memória do codificador através dos meios de previsão do codificador, e do qual uma entrada de controlo de comutação recebe o sinal de controlo do codificador para ajustar a relação de -4- Ι/ίΑη sinais presentes nos primeiros e segundos contactos de comutação para entrada dos meios de comutação (7) do codificador, compreendendo os meios de ajuste de acoplamento do descodificador, meios de comutação (87) do descodificador, dos quais um contacto principal se encontra acoplado às saídas dos primeiros meios de reprocessamento de dados, dos quais um primeiro contacto de comutação se encontra acoplado à saída dos primeiros meios de memória do descodificador, dos quais um segundo contacto de comutação se encontra acoplado à saída dos segundos meios de memória do descodificador através dos meios de previsão do descodificador, e do qual uma entrada de controlo de comutação recebe o sinal de controlo do descodificador para ajustar a relação de sinais presentes nos primeiros e segundos contactos de comutação para entrada dos meios de comutação (87) do descodificador.
4. Codificador para utilização no sistema de acordo com a invenção, compreendendo uma entrada (1) para recepção do sinal digital, primeiros meios de processamento de dados (10), acoplados à entrada, para gerar um primeiro sinal digital codificado de acordo com uma primeira resolução, primeiros meios de realimentação (19, 20, 21) do codificador para realimentar pelo menos uma secção dos primeiros meios de processamento de dados, primeiros meios de realimentação do codificador esses que compreendem primeiros meios de memória (20) do codificador, meios de redução (2), acoplados a uma entrada, para reduzir o sinal digital recebido, segundos meios de processamento de dados (30), acoplados a uma saída dos meios de redução, para gerar do sinal digital reduzido, um segundo sinal digital codificado de acordo com uma segunda resolução, inferior à -5-

(yÍA/· referida primeira resolução, segundos meios de realimentação (39, 40, 41) do codificador para realimentar pelo menos uma secção dos segundos meios de processamento de dados, segundos meios de realimentação do codificador esses que compreendem segundos meios de memória (40) do codificador, e meios de acoplamento (3, 7) do codificador para acoplar os segundos meios de realimentação do codificador aos primeiros meios de realimentação do codificador, meios de acoplamento do codificador esses que compreendem meios de previsão (3) do codificador. caracterizado por os meios de acoplamento do codificador compreenderem meios de ajuste de acoplamento (7) munidos com uma primeira entrada acoplada a uma saída dos primeiros meios de realimentação do codificador, uma segunda entrada acoplada a uma saída dos segundos meios de realimentação do codificador, uma entrada de controlo, e uma saída acoplada à entrada do codificador, executando os meios de ajuste de acoplamento, uma combinação linear ponderada do primeiro e segundo sinais digitais codificados correspondendo respectivamente a uma imagem de alta resolução anterior e imagem de baixa resolução actual, compreendendo o codificador meios de controlo (8) do codificador, acoplados à entrada do codificador, para obter, do sinal digital recebido, um sinal de controlo do codificador para controlar os meios de ajuste de acoplamento através da entrada de controlo, obtendo os meios de ajuste de acoplamento, do sinal de controlo do codificador, o valor x, 0 <= x <= 1, do grau da referida combinação linear ponderada, sendo o primeiro e segundo sinais digitais codificados e o sinal de controlo do codificador, sinais de saída do codificador.
5. Codificador de acordo com a reivindicação 4, caracterizado por os meios de desacoplamento compreenderem meios de comutação (7) do codificador, dos quais um contacto principal (+) para saída se encontra acoplado -6-à entrada (1) do codificador, dos quais um primeiro contacto de comutação (X) para entrada se encontra acoplado aos primeiros meios de memória (20) do codificador, dos quais um segundo contacto de comutação (1-X) para entrada, se encontra acoplado aos segundos meios de memória (40) do codificador através dos meios de previsão (3) do codificador, e dos quais uma entrada de controlo de comutação é uma entrada para o sinal de controlo do codificador para ajustar a relação de sinais presentes na primeira e segunda entradas dos meios de comutação (7) do codificador.
6. Descodificador para utilização no sistema de acordo com a invenção, compreendendo primeiros meios de reprocessamento de dados (89) para processar um primeiro sinal digital codificado de acordo com uma primeira resolução, primeiros meios de memória (85) do descodificador, que se encontram acoplados a uma saída dos primeiros meios de reprocessamento de dados, segundos meios de reprocessamento de dados (79) para processar um segundo sinal digital codificado de acordo com uma segunda resolução inferior à primeira resolução, segundos meios de memória (75) do descodificador, que se encontram acoplados a uma saída dos segundos meios de reprocessamento de dados, e meios de acoplamento (77, 87) do descodificador para acoplar uma saída dos segundos meios de memória do descodificador e uma saída dos primeiros meios de memória do descodificador, à saída dos primeiros meios de reprocessamento de dados, meios de acoplamento do descodificador esses que compreendem meios de previsão (77) do descodificador.

-7- Ι/Λη caracterizado por os meios de acoplamento do descodificador compreenderem meios de ajuste de acoplamento do descodificador (87) munidos com uma primeira entrada acoplada à saída dos primeiros meios de memória do descodificador, uma segunda entrada acoplada à saída dos segundos meios de memória do descodificador, uma entrada de controlo, e uma saída acoplada a uma saída dos primeiros meios de reprocessamcnto dc dados, executando os meios de ajuste de acoplamento do descodificador, uma combinação linear ponderada dos primeiros e segundos sinais digitais descodificados que correspondem respectivamente a uma imagem de alta resolução anterior e uma imagem actual de resolução inferior, compreendendo o descodificador meios de controlo (90) do descodificador para obter um sinal de controlo de descodificador de um sinal digital codificado recebido, e um sinal de controlo recebido, para controlar os meios de ajuste de acoplamento do descodificador através da entrada de controlo, obtendo os meios de ajuste de acoplamento do descodificador do sinal de controlo do descodificador, o valor x, 0 <= x <= 1, do grau da referida combinação linear ponderada.
7. Descodificador de acordo com a reivindicação 6, caracterizado por os meios de ajuste de acoplamento do descodificador compreenderem meios de comutação (87), dos quais um contacto principal (+) para saída se encontra acoplado aos primeiros meios de reprocessamento de dados (89), dos quais um primeiro contacto de comutação (X) para entrada, se encontra acoplado aos primeiros meios de memória (85) do descodificador, dos quais um segundo contacto de comutação (1-X) para entrada se encontra acoplado aos segundos meios de memória (75) do descodificador através dos meios de previsão (77) do descodificador, e dos quais uma entrada de controlo de comutação é uma entrada para o sinal de controlo do descodificador para ajustar a relação de sinais presentes no primeiro e segundo contactas de comutação para -8- entrada do meio de comutação (87) do descodificador. Lisboa, 1 de Fevereiro de 2001

LUIS SÍLVA CARVALHO Agente Oficia! da Propriedade Industriai RUA VtCTOR CORDON, 14 1200 LISBOA