KR20000062325A - 집적회로전극구조 및 이것의 제조공정 - Google Patents

집적회로전극구조 및 이것의 제조공정 Download PDF

Info

Publication number
KR20000062325A
KR20000062325A KR1019997005771A KR19997005771A KR20000062325A KR 20000062325 A KR20000062325 A KR 20000062325A KR 1019997005771 A KR1019997005771 A KR 1019997005771A KR 19997005771 A KR19997005771 A KR 19997005771A KR 20000062325 A KR20000062325 A KR 20000062325A
Authority
KR
South Korea
Prior art keywords
electrode
layer
adhesive layer
platinum
annealing
Prior art date
Application number
KR1019997005771A
Other languages
English (en)
Inventor
조세프 디. 구찌아로
래리 디. 맥밀란
디 아라우조 칼로스 에이. 파즈
Original Assignee
래리 디. 맥밀란
시메트릭스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 래리 디. 맥밀란, 시메트릭스 주식회사 filed Critical 래리 디. 맥밀란
Publication of KR20000062325A publication Critical patent/KR20000062325A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/4558—Perforated rings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1229—Composition of the substrate
    • C23C18/1245—Inorganic substrates other than metallic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

강유전체 전자장치(80, 317C)용 전극(79, 329)은, 티탄 등의 접착층(98, 326)을 25Å과 500Å사이의 두께로 퇴적한 다음, 백금 등의 귀금속층(81, 328)을 접착층보다 적어도 10배 두껍게 퇴적함으로써 SiO2절연층(77, 324)위에 형성된다. 다음에, 전극은 접착층의 최소산화물공융점보다 높은 온도에서의 어닐링된다. 전극은 5분이내에 이것의 어닐링온도에 도달하도록 하는 증가율로 어닐링노내로 이송된다. 접착층의 상대두께와 어닐링의 급속한 증가율은, 티탄이 백금을 통하여 확산되기 전에 산화물내에 모두 구속되도록 야기하고, 전극을 불안정하게 할 수 있는, 백금내에 티탄의 금홍석형상의 형성과 보이드 및 힐록 등의 결함을 방지한다.

Description

집적회로전극구조 및 이것의 제조공정{INTEGRATED CIRCUIT ELECTRODE STRUCTURE AND PROCESS FOR FABRICATING SAME}
귀금속으로 형성된 전극은 집적회로 및 다른 박막 전자장치에 널리 사용된다. 귀금속전극은, 가장 효과적인 강유전체가 산소분위기에서 600℃ 내지 850℃의 어닐링온도를 필요로하는 금속산화물이므로, 메모리응용에 사용되는 강유전체커패시터 등의 강유전체디바이스의 전극에 대해 특히 선호된다. 이러한 어닐링은 종래 전극으로 사용된 다른 금속을 일반적으로 산화시키거나 또는 용융시키고, 결과의 금속산화물은 CMOS구조를 오염시킬 수 있고, 일반적으로 소망하는 것보다 도전성이 낮다. 승온된 온도에서 산소로 노출된 경우 산화를 방지하고 양호한 도전성을 보유하는 백금등의 귀금속의 능력에 의해 이들은 전극으로서 이상적인 것이 된다. 예를 들면, 1000 내지 5000Å두께의 백금의 박막의 전기전도성은 약 0.5 내지 0.8Ω/㎟(ohms/square)이다.
그러나, 가장 첨단의 집적회로와 박막응용은 실리콘디옥사이드(SiO2) 등의 절연층 위에 강유전체커패시터가 제조되도록 요구한다. 백금과 다른 귀금속은 일반적으로 이러한 절연층에 잘 접착되지 않는다. 예를 들면, 실리콘디옥사이드 내에 백금의 고체용해도는 영이다. 따라서 귀금속은 절연층의 표면위에 놓여 있고, 집적회로 또는 다른 박막전자장치의 후속하는 공정스텝에 의해 응력이 도입됨에 따라, 박리 등의 기계적 결함을 가지기 쉽다. 이러한 이유로, 티탄 등의 접착층은, 백금 내에 확산되고 실리콘디옥사이드와 반응하는 접착층의 능력에 기인하여, 절연층과 귀금속전극 사이에 일반적으로 퇴적된다. 예를 들면, 1991년 4월 2일에 윌리엄 엘. 라슨씨에게 발행된 미국특허 제 5,005,102호를 보면, 접착층은 귀금속내로 확산되고 절연층과 양호하게 접착해서 산화물을 형성함으로써 절연층과 반응한다. 그러나, 접착재료는 부가의 안정성문제와 감소된 전도성으로 이끈다. 예를 들면, 본 발명에 대한 종래예가 아닌 1994년 1월 1일, K. Sreenivas씨 등의 응용물리학의 J. Investigation of Pt/Ti bilayer metallization on silicon for ferroelectric thin film integration, Vol.75(1)을 보면, 종래예에서 모든 접착층/귀금속전극의 조합은 저항률을 증가시키고 전극의 신뢰성을 감소시키는 상당히 많은 힐록, 보이드 및 다른 결함을 야기한다. 또한, 티탄은 백금 내에 매우 급속도로 확산되고, 많은 경우에 후속하는 어닐링공정시, 백금을 완전히 통과하여 백금의 표면위에 절연층을 형성한다. K. Sreenivas 등의 Supra P.235를 보자. 그러므로, 승온된 온도에서의 산소어닐링을 필요로 하는 강유전체 및 다른 재료에 대한 전극의 양호한 전도성 및 안정성을 야기하는 구조와 공정이 필요하다.
본 발명은 집적회로전극구조 및 다른 박막 전자구성요소를 위한 전극구조에 관한 것이고, 더욱 상세하게는 내화금속접착층과 함께 귀금속을 사용한 전극에 관한 것이다.
도 1은 본 발명에 의한 전극을 형성하는 공정의 주된 스텝을 도시하는 흐름도
도 2는 본 발명의 전극구조와 제조방법을 사용하여 제조된 DRAM집적회로 메모리셀의 바람직한 실시예의 단면도
도 3은 본 발명에 의한 박막커패시터가 한층 확대된 것을 도시하는 실리콘웨이퍼의 상면도
도 4는 본 발명에 의한 박막커패시터 디바이스를 도시하는 도 3의 선(4-4)을 따라 취한 단면의 일부분
도 5는 본 발명에 중요한 전극의 일면을 도시하는 도 2,3 및 4의 커패시터의 하부전극구조의 상세도
〈도면의 주요부분에 대한 설명〉
71: 하부기판 72: 트랜지스터
73A,73B: 소스/드레인활성영역 74: 게이트
75: 필드산화영역 76: 메모리셀
77: 제 1절연층 79,329: 박막전극
80: 커패시터 81,328: 귀금속층(백금층)
82, 330: 강유전체/유전체층 86: 제 2절연층
88: 배선층 98,326: 접착층
300:웨이퍼(IC디바이스) 317A, 317B, 317C: 디바이스
322: 실리콘웨이퍼 324: 실리콘디옥사이드 절연층
332: 제 2전극(백금층)
본 발명은 상기 문제를 해결하고, 접착층 내의 접착재료의 양을 최소화함으로써 양호한 귀금속전극을 제공한다. 본 발명은 또한 접착재료내의 금홍석산화물을 최소한한다.
본 발명에 의하면, 접착재료의 층은 500옹스트롬(Å)이하의 두께이어야 한다. 바람직하게는, 접착층의 두께는 25Å과 500Å의 사이이다. 귀금속층의 두께에 대한 접착층의 두께의 비는 1:10이하이다. 바람직하게는, 전극은 산소내에서 높은 증가율(ramp rate), 즉, 10분 내에, 가장 바람직하게는 5분이내에 이것의 어닐링온도에 도달하도록 하는 증가율로 어닐링된다.
실리콘디옥사이드 절연층에 대한 최적의 전극은, 약 5분 이내에 이것의 어닐링온도에 도달하도록 하는 증가율로 산소내에서 약 650℃에서 어닐링된 전극인, 실리콘디옥사이드 절연층위에 형성된 약 200Å두께의 티탄층과 후속해서 약 2000Å의 백금층으로 이루어진다.
본 발명은, 1마이크론 미만의 전체두께를 가지는 박막전극의 제조방법으로서, 상기 방법은, 기판을 제조하는 스텝과; 전도성재료로 이루어진 접착층을 상기 기판위에 형성하는 스텝과; 상기 접착층의 두께보다 적어도 8배 두꺼운, 상기 접착층재료와 상이한 귀금속층을 상기 접착층위에 형성하는 스텝과; 상기 접착층재료의 최소산화물공융점(minimum oxide eutectic temperature)과 동일하거나 보다 높은 온도에서 상기 기판위의 상기 전극을 어닐링하는 스텝으로 이루어진 박막전극의 제조방법을 제공한다. 바람직하게는, 접착층을 형성하는 스텝은 25Å과 500Å사이의 두께의 층을 형성하는 것으로 이루어진다. 바람직하게는, 상기 귀금속층은 두께가 상기 접착층보다 적어도 10배 두껍다. 바람직하게는, 상기 어닐링스텝은 10분 내에 상기 온도에 도달하도록 하는 증가율로 상기 기판위의 상기 전극을 어닐링노내로 이동시키는 것으로 이루어진다. 바람직하게는, 상기 증가율로 5분 이내에 상기 온도에 도달하도록 한다. 바람직하게는, 상기 접착층은 티탄으로 이루어지고, 상기 귀금속은 백금으로 이루어진다. 바람직하게는, 상기 티탄층의 두께는 200Å이하이고, 상기 백금층의 두께는 적어도 2000Å이다. 바람직하게는, 상기 어닐링온도는 622℃와 850℃ 사이이고, 상기 어닐링은 5분과 45분 사이동안 행해진다. 가장 바람직하게는, 상기 어닐링온도는 650℃이고, 상기 어닐링은 30분동안 행해진다.
본 발명의 다른 측면에서는, 1마이크론 미만의 전체두께를 가지는 박막전극의 제조방법으로서, 상기 방법은, 기판을 제조하는 스텝과; 전도성재료로 이루어진 접착층을 상기 기판위에 형성하는 스텝과; 상기 접착층재료와 상이한 귀금속층을 상기 접착층위에 형성하는 스텝과; 상기 접착층재료의 최소산화물공융점과 동일하거나 보다 높은 온도에 10분 이내에 도달하도록 하는 증가율로, 상기 기판위의 상기 전극을 어닐링노내로 이동시키는 것으로 이루어지고, 상기 기판위의 상기 전극을 이 온도에서 어닐링하는 스텝으로 이루어진 박막전극의 제조방법을 제공한다. 바람직하게는, 상기 증가율은 5분이내에 상기 온도에 도달하도록 한다. 바람직하게는, 상기 접착층재료는 티탄이고 상기 귀금속은 백금이다. 바람직하게는, 상기 어닐링온도는 622℃와 850℃사이이다. 바람직하게는, 상기 어닐링은 5분과 45분 사이동안 행해진다. 바람직하게는, 상기 어닐링온도는 650℃이고, 상기 어닐링은 30분동안 행해진다.
본 발명은 또한, 제 1전극, 제 2전극, 및 상기 제 1전극과 제 2전극사이의 강유전체재료로 이루어진 집적회로 강유전체커패시터에 있어서, 상기 제 1전극은, 500Å두께까지의 재료층으로 이루어진 접착층과; 상기 접착층위에 형성되고, 상기 접착층재료와 상이한 재료로 이루어지고, 상기 접착층보다 적어도 8배 두꺼운 귀금속층으로 이루어진 집적회로 강유전체커패시터를 제공한다. 바람직하게는, 상기 귀금속층은 두께가 상기 접착층보다 적어도 10배 두껍다. 바람직하게는, 상기 접착층은 티타늄디옥사이드로 이루어지고, 상기 귀금속은 백금으로 이루어진다. 바람직하게는, 상기 티타늄옥사이드층은 200Å이하의 두께이고, 상기 백금층은 적어도 2000Å의 두께이다.
본 발명의 또다른 측면에서는, 제 1전극, 제 2전극, 및 상기 제 1, 제 2전극사이의 강유전체재료로 이루어진 집적회로 강유전체커패시터에 있어서, 상기 제 1전극은, 제 1재료로 형성된 접착층과; 상기 제 1재료와 상이한 제 2재료로 이루어지고, 두께 T를 가지는, 상기 강유전체재료와 상기 접착층사이의 귀금속층과; 상기 접착층과 상기 귀금속층의 계면에 형성되고, 상기 제 1재료가 상기 귀금속층내로 확산되고, L≤0.5T인 두께 L을 가지는 영역을 특징으로 하는 확산영역으로 이루어진 집적회로 강유전체커패시터를 제공한다. 바람직하게는, L≤.25T이다. 바람직하게는, 상기 접착층은 티타늄디옥사이드로 이루어지고 상기 귀금속은 백금으로 이루어진다.
본 발명의 또 다른 측면에서는, 집적회로내의 강유전체재료와 조합하여 사용하기 위한 전극에 있어서, 상기 전극은, 제 1재료로 형성된 접착층과; 상기 제 1재료와 상이한 제 2재료로 이루어지고, 두께 T를 가지는, 상기 강유전체재료와 상기 접착층사이의 귀금속층과; 상기 접착층과 상기 귀금속층의 계면에 형성되고, 상기 확산영역은 상기 제 1재료가 상기 귀금속층내로 확산되고, L≤0.5T인 두께 L을 가지는 영역을 특징으로 하는 확산영역으로 이루어진 전극을 제공한다. 바람직하게는 L≤.25T이다. 바람직하게는, 상기 접착층은 티타늄디옥사이드로 이루어지고, 상기 귀금속은 백금으로 이루어진다.
본 발명의 또다른 측면에서, 집적회로내의 강유전체재료와 조합하여 사용하기 위한 전극에 있어서, 상기 전극은, 500Å두께 미만의 재료층으로 이루어진 접착층과; 상기 강유전체재료와 상기 접착층 사이에 상기 접착층재료와 상이한 재료로 이루어진 귀금속층으로 이루어진 것을 특징으로 하는 전극을 제공한다. 바람직하게는, 상기 귀금속층은 두께가 상기 접착층보다 적어도 8배 두껍다. 바람직하게는, 상기 접착층은 티타늄디옥사이드로 이루어지고, 상기 귀금속은 백금으로 이루어진다.
본 발명의 또다른 측면에서, 집적회로내의 강유전체커패시터와 조합하여 사용하기 위한 전극에 있어서, 상기 전극은, 접착층과; 상기 접착층재료와 상이한 재료로 이루어지고, 상기 접착층보다 적어도 8배 두꺼운, 상기 강유전체재료와 상기 접착층사이의 귀금속층으로 이루어진 것을 특징으로 하는 전극을 제공한다. 바람직하게는, 상기 접착층은 티타늄디옥사이드로 이루어지고, 상기 귀금속은 백금으로 이루어진다.
본 발명은 또한, 집적회로내의 강유전체재료와 조합하여 사용하기 위한 전극으로서, 티타늄으로 이루어지고 400Å두께까지의 층으로 이루어진 전극을 제공한다. 바람직하게는, 상기 층은 200Å두께까지이다.
상기 전극은 수년동안 안정하고 효과적인 것으로 증명되었다. 전극의 연구에서, 티타늄옥사이드의 최소산화물 공융형성온도, 즉, 622℃이상의 온도까지 급속히 증가시키는 것은, 티타늄디옥사이드내로 티탄을 급속히 구속함으로써 티타늄/백금의 계면에 근접한 백금부분으로 티탄의 확산을 제한한다. 적은 양의 티탄은 존재하는 TiO2의 양을 제한하고, 급속어닐링은 티타늄옥사이드, 즉, Ti2O4, Ti3O6등의 금홍석형상의 형성을 방지한다. TiO2는 티탄에 비해 9:5의 부피팽창률을 가지고, 금홍석형상은 더욱 높은 부피팽창계수를 가진다. 따라서, 티타늄디옥사이드 특히 금홍석형상의 양을 제한하는 것은, 보다 적은 응력을 야기하고, 힐록, 보이드 및 다른 결함의 수를 대폭 감소시킨다.
도 2에는, 본 발명에 의한 전극이 사용되는 전형적인 집적회로(100)의 일부분을 도시한다. 도시된 부분은, 트랜지스터(72)와 커패시터(80)를 포함하는 1T/1C DRAM/FERAM 메모리셀(76)로 이루어진다. 메모리셀(76)은, 층(82)이 유전체인 경우 DRAM메모리셀이고, 층(82)이 강유전체인 경우 FERAM메모리셀이다. 그러므로, 이것을 유전체/강유전체층(82)을 포함하는 DRAM/FERAM셀(76)로 칭하고, 또는 간단히 메모리셀(76)로 칭하기도 한다. 커패시터(80)는 트랜지스터(72)로부터 커패시터를 분리하는 두꺼운 절연층(77)위에 형성된다. 이 실시예는, 강유전체/유전체 내의 원자의 트랜지스터의 실리콘으로의 이동을 방지하기 위해 트랜지스터 (72)로부터 커패시터 강유전체/유전체(82)를 분리하도록 요구되거나 도는 소망하는 경우, ABO3형 산화물과 적층슈퍼격자재료 등의 강유전체 또는 유전체재료에 대해 특히 바람직하다. 집적회로(100)는 하부기판(71), 바람직하게는, 트랜지스터(72)가 형성되는 단결정실리콘웨이퍼를 포함한다. 트랜지스터(72)는 하부기판(71)의 도핑영역에 의해 형성된 소스/드레인 활성영역(73A)과 (73B), 및 게이트(74)로 이루어진다. 집적회로(100)는 또한 필드산화영역(75)과, 커패시터(80)가 형성되는 제 1절연층(77)을 포함한다. 제 1절연층(77)은, 공지된 바와 같이, 상이한 스텝에서 형성되나 동일한 재료로 이루어지므로 본질적으로 융합되는 게이트산화물과 열산화물을 포함한다. 제 1절연층(77)은 또한 1995년 11월 21일에 발행된 미국특허 제 5,468,684호에 개시된 바와 같이 다른 층도 부가하여 포함한다. 커패시터(80)는 제 1전극(79), 강유전체/유전체층(82) 및 제 2전극(84)을 포함한다. 제 1전극(79)은 접착층(98)과 귀금속(81)을 포함한다. 제 2절연층(86)은 커패시터 (80)위에 놓여 있고, 종종 금속화층으로 칭하는 배선층(88)은, 활성영역(73B)을 커패시터(80)의 제 1전극(81)에 접속하고, 활성영역(73A) 및 제 2전극(84)을 회로의 다른 부분에 접속한다. 배선층(88)은, 바람직하게는 백금으로 되나, 어릴링공정시 바람직하게는 활성영역(73A) 및 (73B)과, 바람직하게는 티탄으로 된 제 2층(91)과, 바람직하게는 백금으로 된 제 3층(93)을 접촉시키는 영역(90)내에 백금실리사이드를 형성하고, 커패시터전극(81)과 (84)의 표면(99)과 (97)에 각각 접촉하는 층인 층(89)을 포함하는 다층구조인 것이 바람직하다. 바람직하게는 실리코니트라이드 또는 실리콘옥시니트라이드 등의 밀봉재료, 또는 도핑되지 않은 실리콘디옥사이드와 인으로 도핑된 SOG가 번갈아 적층된 층인 덮개층(95)은 집적회로의 적층구조를 완성한다. 다시, 본 발명은 바람직하게는 전극(79)을 제조하는 방법에 관한 것이므로, 이러한 전극의 구조와 제조방법은 이하 더욱 상세히 설명될 것이다. 다른 부분은 1995년 11월 21일에 발행된 미국특허 제 5,468,684호에 개시된 바와 같이 또는 다른 종래의 방법에 의해 제조될 수 있다. 공지된 바와 같이, (100)등의 집적회로는 나중에 수백개의 각각의 집적회로칩으로 절단되고, 각 칩은 수천 또는 수백막의 셀(76)을 포함하는 웨이퍼위에 일반적으로 형성된다. 다음에 각 칩은 패키지되어 완성된 집적회로를 양산하게 된다.
이하, 설명에서, 도 2의 실시예는 본 발명의 구조와 공정을 사용한 전자장치 (100)의 바람직한 실시예이므로, 도 2의 DRAM/FERAM 실시예에 관해서 본 발명의 방법을 설명한 것이다. 그러나, 본 발명은 이 방법이 박막전극을 사용한 다른 DRAM/FERAM실시예와 많은 다른 전자장치를 조합하는데 또한 사용될 수 있도록 기대되는 것으로 이해되어야 한다. 또한, 도 2의 커패시터는 커패시터와 집적회로의 다른 부분에 대한 이 부분의 일반적인 관계를 도시하는데 유용한 일반화된 것이고, 본 발명의 공정과 구조를 사용하여 형성된 실제의 커패시터는 다소 상이한 형태를 가질 수 있음을 알아야 한다.
용어 "기판"은 집적회로의 분야에서 보통 2가지 뜻으로 사용되고 있는 것으로 이해되어야 한다. 보통 집적회로가 제조되는, 도 2에서 (71)등의 실리콘, 갈륨 아세나이드 또는 다른 웨이퍼를 칭하는데 사용된다. 여기서는, 이것을 앞에서 "하부기판"으로서 칭했다. 다른 때에는, 이 용어는 특정한 층이 형성되는 집적회로의 불완전한 부분을 칭하는데 사용된다. 예를 들면, 이러한 의미에서, 도 2에서 커패시터(80)가 형성되는 "기판"은 일반적인 용어로 층(77)을 칭하는 불완전한 집적회로이다. 또, 다른 때에는, 용어 "기판"은 재료가 형성되는 중간층을 의미하는데 사용된다. 이러한 의미에서, 층(77)은 커패시터(80)가 형성되는 중간기판이다. 이 명세서에서, 용어 "기판"은 다른 층이 형성되는 임의의 층을 광범위하게 의미하는데 사용된다. 특히, 도 2에서 (80)등의 커패시터에 대해 설명하는 경우, "기판"은 가장 가깝게는 층(77)이고 더욱 일반적으로는 층(77)과 그 아래의 층이다. 다음에 도 2에서 강유전체/유전체층(82)등의 활성층에 대해 설명하는 경우, "기판"은 가장 가깝게는 귀금속(81)이고, 더욱 일반적으로는 하부전극(79)과 그 아래의 불완전한 집적회로의 모든 층이다.
본 명세서에서 "박막"이란 용어는 집적회로의 관점에서 얇은 막을 의미하는 것으로 또한 이해되어야 한다. 즉, 용어 "박막"은 때때로 매크로스코픽 디바이스분야에서 약 100마이크론두께 미만의 막을 의미하는 것으로 사용된다. 일반적으로 이러한 소위 "박막"은 이들이 가장 얇을 때 1마이크론두께 이상이다. 이러한 막은 집적회로 표준만큼 얇지 않고, 항상 집적회로와 양립할 수 없는 공정에 의해 제조된다. 본 명세서에서, "박막"은 1마이크론두께 미만의 막을 의미하고 바람직하게는 0.5마이크론 두께미만이다.
도 1에 관해 설명하면, 본 발명에 의한 바람직한 공정의 스텝을 도시하는 흐름도를 도시한다. 이 공정은 본 발명에 의한 집적회로품질의 박막커패시터 디바이스의 시험샘플이 제조된 예의 웨이퍼(300)(도 3 내지 도 5)에 관해서 설명한 것이다. 이들 도면은 실제 커패시터의 임의의 특정한 부분의 실제평면도 또는 단면도를 의미하지는 않으나, 다른 가능한 것보다 본 발명의 구조와 공정을 더욱 명확히 이용하고 충분히 나타내는 대표적인 것으로 이상화되는 것으로 이해되어야 한다. 도 4는 선(4-4)을 따라 취한 도 3의 웨이퍼(300)의 단면을 도시한다. 도 1,3,4 및 5에 있어서, 웨이퍼(300)는 스텝 10(도 1)에서 제조된 P형 실리콘기판으로 이루어진 것이 바람직하다. 스텝 12에서, 대략 5000Å두께의 실리콘디옥사이드 절연층(324)이 기상성장하였다. 다음에, 스텝 14에서, 얇은 접착층(326)이 바람직하게는 본래 있던 장소에서 스퍼터링함으로써 실리콘디옥사이드(324)위에 퇴적되었다. 바람직하게는, 층(326)은 500Å이하 두께의 티탄이고, 가장 바람직하게는 200Å두께의 티탄층이다. 다음에, 스텝 16에서, 두께 T의 귀금속층(328)이 퇴적된다. 바람직하게는, 귀금속은 백금이나, 또한 팔라듐 또는 다른 귀금속이어도 된다. 바람직하게는 층(328)은 접착층(326)보다 적어도 10배 두껍다. 가장 바람직하게는, 이것은 2000Å의 팔라듐(328)이고, 본래 있던 장소에서 스퍼터링함으로써 퇴적된다. "본래 있던 장소에서(in-situ)"는 티탄과 팔라듐 모두가 진공을 파괴함이 없이 스퍼터됨을 의미한다. 이하 상세히 설명하는 바와 같이, 티탄은 실리콘디옥사이드와 반응하여 산화되는 백금내에 확산되고, 백금(328)이 실리콘디옥사이드(324)에 접착하는 것을 촉진하는 티탄이 최소량으로 사용되므로 실리콘의 내부로부터 백금내로 티타늄디옥사이드가 계속해서 이어질 필요가 있다. 스텝 18에서, 전극(329)이 어닐링된다. 바람직하게는, 어닐링은 푸시시간과 풀시간을 더하여 5분 내지 45분동안 450℃와 850℃사이에서 산소노내에서 행해진다. 바람직하게는, 웨이퍼는 온도에 관해서 분당 5인치이상의 증가율로 노내로 도입되어, 약 100℃의 초기온도로부터 150℃의 최종어닐링온도까지 10분내에 증가되는 온도증가율이 된다. 가장 바람직하게는, 산소는 분당 5리터의 흐름을 가지는 100％이고, 증가율은 분당 9.0인치로, 개시온도(100℃ 내지 150℃)로부터 650℃의 노온도까지 5분이하의 온도증가율이 되고, 전체 어닐링시간은 노내로 엘리펀트(elephant)를 푸시하는 시간과, 엘리펀트를 풀하는 시간을 더하여 30분이다. 대안으로, 산소의 감압 또는 1기압미만이 사용되어도 된다. 어닐링공정에서, 티탄은 백금내로 거리 L로 확산된다. 티탄은 또한 실리콘디옥사이드 내로 확산되고 이것과 반응해서 티타늄디옥사이드와 실리콘디옥사이드의 화합물의 박층(326')(도 5)을 형성한다. 두꺼운 실리콘디옥사이드층(324)과의 계면근처에서 층(326')은 주로 실리콘디옥사이드를 감소시킴으로써 형성된 실리콘을 다소 가지는 실리콘디옥사이드이고, 층(327)과의 계면 근처에서는 주로 실리콘디옥사이드를 감소시킴으로써 형성된 실리콘을 다소 가지는 티타늄디옥사이드이다. 확산거리 L내에서, 티탄은 백금결정의 결정경계를 따라 있는 티타늄디옥사이드를 형성한다. 길이 L은 백금층(328)의 두께 T와 동일하거나 이보다 1/2작고, 바람직하게는 백금두께의 0.1과 0.25배 사이이다. 다음에, 스텝 20에서, 집적회로가 완성된다. 이 완성스텝은 이하 상세히 설명할 공정을 통하여 강유전체 또는 유전체재료의 층(330) 및 제 2전극(332)을 형성하는 것을 포함한다. 제 2전극(332)은 바람직하게는 2000Å의 백금층(332)이고 스퍼터링에 의해 형성되는 것이 바람직하다. 그러나, 또한 백금층과, 텅스텐 또는 니켈 등의 다른 금속층과, 알루미늄층 등의 다층전극이어도 된다. 또는, 몇몇 다른 전극구조이어도 된다. 재료(330)는 스트론튬 비스무트 탄탈레이트, 스트론튬 비스무트 탄탈륨 니오베이트 및 바륨 비스무트 니오베이트 등의 적층슈퍼격자재료인 것이 바람직하다. 적층슈퍼격자재료의 완전한 설명은 1996년 5월 21일에 본 발명자에게 발행된 미국특허 제 5,519,234호에 주어져 있다. 재료(330)는 또한 BST와 PZT등의 ABO3형 퍼로프스키트, 또는 다른 금속산화물재료이어도 된다. 재료(330)의 퇴적후, 웨이퍼(300)는 다시 어닐링되고, 포토마스크공정으로 패턴화되고, 전극층 (328)까지 아래로 에칭되어 전극(328)의 넓은 영역에 의해 분리된 다양한 크기의 사각커패시터장치(317A),(317B),(317C) 등 (도 3)을 제조한다. 장치(317A), (317B), (317C) 등의 크기는 도 3에서 크게 확대된다. 각 장치(317A), (317B), (317C)등은, 백금전극층(328)에 테스트장치의 하나의 리드를 접속하고, 특정한 장치(317A), (317B), (317C) 등의 다른 전극층(332)을 테스트장치의 다른 리드에 접속된 미세한 프로브와 접촉함으로써 테스트될 수 있다.
도 3 내지 도 5에 도시된 형태의 예의 장치의 제조에 대해 이하 예에서 상세히 설명된다. 각 설명은 제조공정에서 사용된 반응성성분을 열거하는 표에 의해 행해지고, 각각은 적절한 강유전체 및/또는 유전체성질의 설명으로 이어진다. 사용되는 용매는 각 표를 따르는 공정의 설명에서 설명된다. 표에서, "FW"는 화학식량을 나타내고, "g"는 그램을 나타내고, "mmoles"은 밀리몰을 나타내고, "Equiv."는 용액내의 등가몰수를 나타낸다. "크실렌"은 크실렌의 3개의 상이한 분할을 포함하는 시판의 크실렌용액, 또는 대안으로 단순한 파라, 메다 또는 오르토 크실렌을 나타낸다. 비스무트 2-에틸헥사노에이트는 74％의 네프타내에 비스무트 2-에틸헥사노에이트의 의 시판의 비스무트용액을 나타내고; 이 경우에 화학식량은 괄호속에 나타내서, 네프타의 존재를 고려하여 단지 비스무트 2-에틸헥사노에이트의 화학식량보다는 전체로서 용액내 비스무트의 등가화학식량임을 나타낸다. 모든 공정은 기재된 다른 것을 제외하고는 콜로라도주 콜로라도스프링스에서 대기압에서 행해졌다. 이하 처음의 6개의 실시에에서, 설명된 재료가 제조된 모든 초기의 웨이퍼기판은, 도 4에 층(322),(324),(326) 및 (328)로 도시된 바와 같이 적층기판이었고, 전극어닐링스텝 18후, 약 5000Å까지 습식성장된 필드산화층(324), 티탄이 스퍼터링된 200Å두께의 층(326) 및 백금이 스퍼터링된 2000Å의 층(328)을 가지고 5Ωcm와 25Ωcm사이의 저항률의 P형실리콘으로 된 실리콘기판(322)을 가지는, 도 5에 도시된 바와 같은 층(322), (324), (326'), (327) 및 (328)이 된다. 층(330)과 (332)이 실시예에서 설명된 바와 같이 퇴적된 후, 웨이퍼(300)는 포지티브 또는 네거티브포토레지스트중 하나를 포토마스크스텝과 조합하여 사용해서 도 3에 도시된 바와 같이 패턴화되었다. 포지티브포토레지스트가 실시예에서 지시된 경우, 레지스트는 5000RPM으로 스핀온되고, 2분동안 95℃에서 열판위에서 소프트베이킹되고, 이어서 7초의 UV노광과, 1분의 현상 및 1분의 수세와, 140℃에서 5분의 하드베이킹을 포함하는 표준포토마스크공정이 행해진다. 네거티브포토레지스트가 예에서 지시된 경우, 네거티브레지스트는 5000RPM으로 스핀온되고, 5분동안 90℃에서 열판위에서 소프트베이킹되고, 이어서 4초의 UV노광과, 1분의 현상 및 1분의 수세와, 140℃에서 5분의 하드베이킹을 사용하는 표분포토마스크공정이 행해진다. IPC스트립이 지시된 경우, 이것은 500mTorr산소와 350watts에서 Ion Plasma Corporation "베렐에칭기"를 사용한 산소플라즈마스트립이다. 급속열공정(RTP)이 지시되는 경우, 공정은 AG협회 모델 410열발생기에 의해 행해졌고, 주어진 증가율은 온도를 동작온도까지 증가시키는 기간동안이고, 주어진 시간기간은 온도가 동작온도에 유지된 시간이다. 모든 경우에 3리터/분의 산소흐름의 RTP어닐링에 사용된다.
실시예 1
스트론튬 비스무트 탄탈레이트-SrBi2Ta2O9
표 I에 도시된 화합물이 측정되었다.
화합물 FW g mmole Equiv.
탄탈륨에톡사이드 406.26 4.9553 12.197 2.0000
2-에틸헥사논산 144.21 8.7995 61.019 10.006
스트론튬 87.62 0.5330 6.0831 0.9975
2-에틸헥사논산 144.21 1.7613 12.213 2.0026
비스무트 2-에틸헥사노에이트 (862.99) 10.525 12.196 1.9998
스트론튬은 2-에틸헥사논산과 80㎖의 2-메톡시에탄올의 첫번째 측정치에 혼합되었다. 혼합물은 반응률을 가속하기 위해 약 70℃와 90℃사이의 저온에서 교반되었다. 모든 스트론튬이 반응하고, 용액이 대략 실론으로 냉각되면, 탄탈륨에톡사이드에 이어 2-에틸헥사논산의 두번째 측정치가 첨가되었다. 혼합물은 에탄올과 물을 증류해내기 위해 115℃의 최대온도까지 교반하면서 가열되었다. 다음에 75㎖의 크실렌에 이어 비스무트 2-에틸헥사노에이트가 첨가되었다. 용액은 60.0㎖의 용액만 남을 때까지 약 125℃의 최대온도로 교반하면서 가열되었다. SrBi2Ta2O9의 농도는 리터당 0.102몰이었다. 웨이퍼는 30분동안 공기중에서 140℃로 베이킹해서 탈수되었다. 층이 퇴적되고 백금하부전극(328)을 포함하는 상태에서 도 4에서와 같이 1㎖의 SrBi2Ta2O9용액을 웨이퍼(300)위에 위치시키는데 점안기를 사용하였다. 웨이퍼는 20초동안 1500RPM으로 스핀되었다. 다음에 웨이퍼는 열판위에 놓여서 3분동안 공기중에서 약 250℃로 베이킹되었다. 웨이퍼위에 용액을 퇴적하기 위해 점안기를 사용하는 스텝으로부터 열판위에서 베이킹하는 스텝까지가, 다른 층을 위해 반복되었다. 다음에 웨이퍼는 확산노내로 이송되었고 2시간동안 5ℓ/m의 산소흐름내에서 750℃로 어닐링되었다. 2000Å의 백금의 상부층(332)이 스퍼터링되고, 레지스트가 도포되고, 이어서 표준포토마스크공정, 이온밀에칭, IPC스트립 및 30분동안 5ℓ/m의 산소흐름내에서 750℃로 최종접촉어닐링이 행해졌다. 결과의 시료는 테스트되어 1010사이클 후 무시할 수 있는 피로를 가진 분극능력을 가지는 것을 발견하였다. 이 결과는 종래예의 재료와 비교했을 때 놀라운 것이고, 이 커패시터가 강유전체 절환메모리에서 무기한으로 지속될 수 있음을 나타낸다.
더욱 많은 최근의 시료에서, SrBi2Ta2O90.2몰의 농도를 가지는 상기 설명한 바와 같은 크실렌내의 프리커서용액은 n-부틸아세테이트 0.13몰로 희석된 다음,웨이퍼위에서 스핀온되고 상기 설명한 바와 같이 처리되었다. 테스트되었을 때, 이 시료는 무시할 수 있는 피로를 나타냈을 뿐만 아니라, 두 시료에 대한 2Pr의 값이 종래예와 비교했을 때 특히 높은 값인 ㎠당 각각 13.39와 25.06μC이었다.
실시예 2
스트론튬 비스무트 니오베이트-SrBi2Nb2O9
표 Ⅱ에 도시된 화합물이 측정되었다.
화합물 FW g mmole Equiv.
스트론튬 87.62 0.5625 6.4198 1.0000
2-에틸헥사논산 144.21 2.0940 14.520 2.2618
비스무트 2-에틸헥사노에이트 (862.99) 11.079 12.838 1.9998
니오브부톡사이드 458.48 5.8862 12.839 1.9999
2-에틸헥사논산 144.21 9.2911 64.428 10.036
스트론튬은 30㎖의 2-메톡시에탄올에 넣어졌다. 2-에틸헥사논산의 첫번째측정치가 첨가되어 완전히 반응하도록 하였다. 비스무트 2-에틸헥사노에이트에 이어서 35㎖의 크실렌이 첨가되었다. 니오브부톡사이드와 2-에틸헥사논산의 두번째 측정치에 이어 40㎖의 크실렌이 첨가되었다. 혼합물은, 부탄올, 물, 및 2-메톡시에탄올이 모두 제거될 때가지, 123℃의 최대온도로 교반하면서 가열되었다. 최종부피는 63㎖이었고, 최종질량은 57.475g이었다. SrBi2Nb2O9의 농도는 리터당 0.102몰이거나, 또는 용액의 그램당 0.1117mmole이었다. 웨이퍼는 30분동안 공기중에서 140℃로 베이킹해서 탈수되었다. 층이 퇴적되고 백금하부전극(328)을 포함하는 상태에서 도 4에서와 같이 1㎖의 SrBi2Nb2O9용액을 웨이퍼위에 위치시키는데 점안기를 사용하였다. 웨이퍼는 20초동안 1000RPM으로 스핀되었다. 다음에 웨이퍼는 열판위에 놓여서 2분 30초동안 공기중에서 230℃로 베이킹되었다. 웨이퍼위에 SrBi2Nb2O9용액을 퇴적하기 위해 점안기를 사용하는 스텝으로부터 열판위에서 베이킹하는 스텝까지가, 다른 층을 위해 반복되었다. 다음에 웨이퍼는 확산노내로 이송되었고, 40분동안 5ℓ/m의 산소흐름내에서 750℃로 어닐링되었다. 2000Å의 백금의 상부층(332)이 스퍼터링되고, 네거티브레지스트가 도포되고, 이어서 표준포토마스크공정, 이온밀에칭, IPC스트립 및 30분동안 5ℓ/m의 산소흐름내에서 750℃로 최종접촉어닐링이 행해졌다. 결과의 시료가 테스트되었다. 시료는 메모리용의 양호한 강유전체였고, 비교적 "신속한"절환재료이었다.
실시예 3
스트론튬 비스무트 탄탈륨 니오베이트- SrBi2TaNb2O9
표 Ⅲ에 도시된 화합물이 측정되었다.
화합물 FW g mmole Equiv.
스트론튬 87.62 0.5821 6.6435 1.0001
2-에틸헥사논산/ 144.21 1.9770 13.709 2.0635
비스무트 2-에틸헥사노에이트 (862.99) 11.4687 13.289 2.0005
탄탈륨부톡사이드 546.522 3.6303 6.6426 1.0000
니오브부톡사이드 458.48 3.0456 6.6428 1.0000
2-에틸헥사논산 144.21 9.6081 66.626 10.030
스트론튬은 30㎖의 2-메톡시에탄올에 넣고, 2-에틸헥사논산의 첫번째 측정치가 첨가되어 완전히 반응하도록 하였다. 다음에, 비스무트 2-에틸헥사노에이트에 이어서 40㎖의 크실렌이 첨가되었다. 탄탈륨부톡사이드와 니오브부톡사이드에 이어 2-에틸헥사논산의 두번째 측정치와 40㎖의 부가의 크실렌이 첨가되었다. 혼합물은, 물, 부탄올, 및 2-메톡시에탄올이 모두 증류되어 65㎖의 용액이 남을 때까지, 122℃의 최대온도로 교반하면서 가열되었다. SrBi2TaNbO9의 농도는 리터당 0.102몰이었다. 웨이퍼는 30분동안 공기중에서 140℃로 베이킹해서 탈수되었다. 층이 퇴적되고 백금하부전극(328)을 포함하는 상태에서 도 4에서와 같이 1㎖의 SrBi2TaNbO9용액을 웨이퍼위에 위치시키는데 점안기를 사용하였다. 웨이퍼는 20초동안 1000RPM으로 스핀되었다. 다음에 웨이퍼는 열판위에 놓여서 5분동안 공기중에서 250℃로 베이킹되었다. 웨이퍼는 급속열처리기 내에 놓여서, 125°/sec의 증가율로 700℃의 온도에서 3ℓ/m의 산소흐름내에서 30초동안 어닐링되었다. 웨이퍼위에 SrBi2TaNbO9용액을 퇴적하기 위해 점안기를 사용하는 스텝으로부터 RTP 스텝까지가, 다른 층을 위해 반복되었다. 다음에 웨이퍼는 확산노내로 이송되었고, 2시간동안 5ℓ/m의 산소흐름내에서 750℃로 어닐링되었다. 2000Å의 백금의 상부층(332)이 스퍼터링되고, 포지티브레지스트가 도포되고, 이어서 표준포토마스크공정, 이온밀에칭, IPC스트립 및 30분동안 5ℓ/m의 산소흐름내에서 750℃로 최종접촉어닐링이 행해졌다. 결과의 시료가 테스트되어 피로가 거의 없음을 나타냈다.
10％ 내지 20％의 과잉 비스무트를 가지는 스트론튬 비스무트 탄탈레이트와 스트론튬 비스무트 탄탈륨 니오베이트에서 행해진 더욱 많은 최근의 테스트는, 최상의 종래예의 재료보다 거의 100만배 양호한, 1012사이클을 겪은 후 본질적으로 피로가 없는 것을 나타냈다.
실시예 4
바륨 비스무트 탄탈레이트- BaBi2Ta2O9
표 Ⅳ에 도시된 화합물이 측정되었다.
화합물 FW g mmole Equiv.
바륨 137.327 0.9323 6.7889 1.0000
2-에틸헥사논산/ 144.21 1.9733 13.684 2.0156
비스무트 2-에틸헥사노에이트 (862.99) 11.717 13.577 1.9999
탄탈륨부톡사이드 546.522 7.4211 13.579 2.0002
2-에틸헥사논산 144.21 9.9216 68.800 10.134
바륨은 40㎖의 2-메톡시에탄올과 20㎖의 톨루엔에 넣어 천천히 반응시키고, 2-에틸헥사논산의 첫번째 측정치가 첨가되어 완전히 반응하도록 하였다. 다음에, 비스무트 2-에틸헥사노에이트에 이어서 40㎖의 크실렌이 첨가되었다. 용액은 물, 톨루엔 및 2-메톡시에탄올을 증류하기 위해 약 123℃의 최대온도까지 교반하면서 가열하였다. 용액을 실온까지 냉각되도록 한 다음에, 탄탈륨부톡사이드에 이어 2-에틸헥사논산의 두번째 측정치와 40㎖의 부가의 크실렌이 첨가되었다. 혼합물은, 66㎖의 용액이 남을때까지 부탄올을 증류하기 위해 교반하는 동안, 약 123℃의 온도로 가열되었다. BaBi2Ta2O9의 농도는 리터당 0.103몰이었다. 웨이퍼는 30분동안 공기중에서 140℃로 베이킹해서 탈수되었다. 층이 퇴적되고 백금하부전극 (328)을 포함하는 상태에서 도 4에서와 같이 1㎖의 BaBi2Ta2O9용액을 웨이퍼위에 위치시키는데 점안기를 사용하였다. 웨이퍼는 20초동안 1000RPM으로 스핀되었다. 다음에 웨이퍼는 열판위에 놓여서 5분동안 공기중에서 250℃로 베이킹되었다. 웨이퍼는 급속열처리기내에 놓여서, 125°/sec의 증가율로 700℃의 온도에서 3ℓ/m의 산소흐름내에서 30초동안 어닐링되었다. 스핀기위에 BaBi2Ta2O9용액을 퇴적하기 위해 점안기를 사용하는 스텝으로부터 RTP스텝까지가, 다른 층을 위해 반복되었다. 다음에 웨이퍼는 확산노내로 이송되었고, 2시간동안 5ℓ/m의 산소흐름내에서 750℃로 어닐링되었다. 2000Å의 백금의 상부층(332)이 스퍼터링되고, 포지티브레지스트가 도포되고, 이어서 표준포토마스크공정, 이온밀에칭, IPC스트립 및 30분동안 5ℓ/m의 산소흐름내에서 750℃로 최종접촉어닐링이 행해졌다. 결과의 시료가 테스트되어 도 5에 도시된 결과가 되었다.
BaBi2Ta2O9는 절환강유전체가 아니라, 1MHz에서 166의 유전상수를 가지는 페러일렉트릭이었다. 이것은 집적회로에서 가장 일반적으로 사용되는 유전체막, 실리콘디옥사이드에 대한 3.9의 유전상수에 비해서 매우 큰 유전상수이다. BaBi2Ta2O9시료에 대한 누설전류곡선은 또한 저전압에서 무시할 수 있을 정도, 즉, 10-10amps/㎠의 오더로 양호하였다. 종래의 집적회로에서 사용하는 전압범위, 즉 1 내지 10V에 걸쳐, 2400Å시료를 가로지르는 누설전류는 약 10-8amps/㎠이하로 유지되고, 여전히 매우 작다.
실시예 5
리드 비스무트 탄탈레이트-PbBi2Ta2O9
표 V에 도시된 화합물이 측정되었다.
화합물 FW g mmole Equiv.
크실렌 내의 리드 2-에틸헥사노에이트 (1263.6) 16.691 13.029 1.1000
비스무트 2-에틸헥사노에이트 (753.35) 18.095 24.019 2.0002
탄탈륨부톡사이드 546.52 13.126 24.017 2.0001
2-에틸헥사논산 144.21 17.967 124.59 10.375
미리 제조된 크실렌 저장용액 내의 리드 2-에틸헥사노에이트 및 비스무트 2-에틸헥사노에이트가 40㎖의 크실렌과 혼합되었다. 다음에, 탄탈륨부톡사이드에 이어 2-에틸헥사논산이 첨가되었다. 혼합물은 1시간동안 약 70℃와 90℃사이의 저온에서 교반된 다음, 66㎖의 용액이 남을 때까지 부탄올을 증류하기 위해 114℃의 최대온도까지 상승하였다. 10％의 과잉납을 가지는 상태에서 PbBi2Ta2O9의 농도는 리터당 0.172몰이었다. 웨이퍼는 30분동안 공기중에서 140℃로 베이킹해서 탈수되었다. 층이 퇴적되고 백금하부전극(328)을 포함하는 상태에서 도 4에서와 같이 1㎖의 PbBi2Ta2O9용액을 웨이퍼위에 위치시키는데 점안기를 사용하였다. 웨이퍼는 20초동안 1000RPM으로 스핀되었다. 다음에 웨이퍼는 열판위에 놓여서 2분 30초동안 공기중에서 375℃로 베이킹되었다. 웨이퍼위에 PbBi2Ta2O9용액을 위치시키기 위해 점안기를 사용하는 스텝으로부터 베이킹하는 스텝까지가, 다른 층을 위해 반복되었다. 다음에 웨이퍼는 확산노내로 이송되었고, 90분동안 5ℓ/m의 산소흐름내에서 750℃로 어닐링되었다. 2000Å의 백금의 상부층(332)이 스퍼터링되고, 네거티브레지스트가 도포되고, 이어서 표준포토마스크공정, 이온밀에칭, IPC스트립 및 30분동안 5ℓ/m의 산소흐름내에서 750℃로 최종접촉어닐링이 행해졌다. 시료는 테스트되고, BaBi2Ta2O9의 유전상수보다 작은 1MHz에서 114의 유전상수를 가졌으나, 여전히 종래의 반도체 유전체의 유전상수의 30 내지 40배였다. 누설전류는 더욱 높았으나, 여전히 집적회로에서 일반적인 전압의 범위내에서 양호한, 약 500kV/cm이하의 계에 대해 10-7amp/㎠이하이었다. 이 재료는, 납의 존재에 의해 방사손상에 극도의 저항을 가지므로, 특히 흥미가 있다. 재료가 화합되는 성분은 또한 종래의 집적회로의 재료와 상호 양립할 수 있다.
실시예 6
바륨 비스무트 니오베이트-BaBi2Nb2O9
표 Ⅵ에 도시된 화합물이 측정되었다.
화합물 FW g mmole Equiv.
바륨 137.327 0.9419 6.8588 1.0000
2-에틸헥사논산 144.21 2.0538
비스무트 2-에틸헥사노에이트 (862.99) 11.838 13.717 1.9999
니오브부톡사이드 458.48 6.2894 13.718 2.0001
2-에틸헥사논산 144.21 10.051 69.697 10.162
바륨은 30㎖의 2-메톡시에탄올과 20㎖의 톨루엔에 넣어 천천히 반응시키고, 2-에틸헥사논산의 첫번째 측정치가 첨가되어 교반하면서 완전히 반응하도록 하였다. 다음에, 비스무트 2-에틸헥사노에이트에 이어서 50㎖의 크실렌이 첨가되었다. 혼합물은, 물, 톨루엔 및 2-메톡시에탄올을 모두 증류하기 위해, 약 118℃의 최대온도로 교반하면서 가열하였다. 용액을 실온까지 냉각되도록 한 다음에, 니오브부톡사이드에 이어 2-에틸헥사논산의 두번째 측정치와 30㎖의 부가의 크실렌이 첨가되었다. 혼합물은, 68㎖의 용액이 남을 때까지 부탄올과 물을 모두 증류하기 위해 교반하는 동안, 약 124℃의 온도로 가열되었다. BaBi2Nb2O9의 농도는 리터당 0.101몰이었다, 웨이퍼는 30분동안 공기중에서 140℃로 베이킹해서 탈수되었다. 층이 퇴적되고 백금하부전극(328)을 포함하는 상태에서 도 4에서와 같이 1㎖의 BaBi2Nb2O9용액을 웨이퍼위에 위치시키는데 점안기를 사용하였다. 웨이퍼는 20초동안 1000RPM으로 스핀되었다. 다음에 웨이퍼는 열판위에 놓여서 2분동안 공기중에서 230℃로 베이킹되었다. 웨이퍼는 급속열처리기내에 놓여서, 125℃/sec의 증가율로 700℃의 온도에서 3ℓ/m의 산소흐름내에서 30초동안 어닐링되었다. 웨이퍼위에 BaBi2Nb2O9용액을 퇴적하기 위해 점안기를 사용하는 스텝으로부터 RTP스텝까지가, 다른 층을 위해 반복되었다. 다음에 웨이퍼는 확산노내로 이송되었고, 1시간동안 5ℓ/m의 산소흐름내에서 750℃로 어닐링되었다. 2000Å의 백금의 상부층(332)이 스퍼터링되고, 네거티브레지스트가 도포되고, 이어서 표준포토마스크공정, 이온밀에칭, IPC스트립 및 30분동안 5ℓ/m의 산소흐름내에서 750℃로 최종접촉어닐링이 행해졌다. 결과의 시료는 1MHz에서 103.46의 유전상수를 가졌다. 이것은 BaBi2Nb2O9와 PbBi2Ta2O9에 대한 유전상수보다 낮으나 여전히 매우 놓다. 결과의 누설전류는 다시 BaBi2Nb2O9와 PbBi2Ta2O9에 대한 값만큼 양호하지 않으나, 여전히 약 300kV/cm이하의 계에 대해 ㎠당 10-6amp이하이었다.
나머지 실시예에서, 적층슈퍼격자재료는 1995년 10월 10일에 발행된 미국특허 제 5,456,945호에 개시된 바와 같이 미스트형상퇴적공정을 사용하여 퇴적되었다. 몇몇 이들 실시예에서, 티탄층(326)(도 4)은 사용되지 않았다. 얻을 수 있는 커패시터의 수율은 항상 티탄접착층이 사용된 실시예보다 훨씬 높았다. 상기 나타낸 바와 같이, 티탄이 사용된 모든 예에서, 티탄층은 대략 200Å두께이었고, 백금층(328)은 대략 2000Å두께이었다.
실시예 7
표 Ⅶ에 도시된 화합물이 측정되었다.
화합물 FW g mmole Equiv.
탄탈륨부톡사이드 546.52 52.477 96.020 2.0000
2-에틸헥사논산 144.21 87.226 604.85 12.598
스트론튬 87.63 4.2108 48.052 1.0009
비스무트 2-에틸헥사노에이트 (790.10) 82.702 104.67 2.1802
탈탈륨부톡사이드와 2-에틸헥사논산을 플라스크내에 넣고, 약 50㎖의 크실렌이 첨가되었다. 혼합물은 48시간동안 약 70℃와 90℃ 사이의 저온에서 교반되었다. 스트론튬이 첨가되고, 용액은 반응이 완료될 때까지 저온에서 다시 교반되었다. 다음에 40㎖의 증류액이 남을 때까지 부탄올을 증류하기 위해 교반하는 동안, 120℃의 온도까지 온도는 상승하였다. 다음에, 비스무트 2-에틸헥사노에이트가 첨가되어 크실렌을 가지는 240㎖로 희석되었다. SrBi2Ta2O9의 농도는 리터당 0.200몰이었다. 이 프리커서는 사용할 때까지 저장되었다.
퇴적 직전에, 상기 설명한 바와 같이 4㎖의 스트론튬 비스무트 탄탈레이트 프리커서를 10㎖의 메틸에틸케톤(MEK)개시제와 함께 미스트생성기내에 넣었다. 실리콘디옥사이드층(324)과 그 위에 퇴적된 백금층(328)을 가지는 실리콘웨이퍼(322)로 이루어진 기판(325)은 기판홀더위의 퇴적챔버 내에 놓였다. 이 경우에, 티탄층(326)은 없었다. SrBi2Ta2O9이 미스크형상퇴적공정에 의해 퇴적된 다음, 웨이퍼(300)는 퇴적챔버로부터 제거되고 열판위에 놓여서 2분동안 150℃의 온도에서 건조된 다음, 5분동안 400℃의 온도에서 베이킹되었다. 다음에, 웨이퍼(300)는 30초동안 750℃에서 RTP가 행해지는 급속열처리오븐으로 이송되었다. 다음에, 웨이퍼(300)는 퇴적챔버로 되돌아가서, 미스트가 다시 형성되고 퇴적스텝이 미스트와 웨이퍼(300)에 UV가 적용되는 상태로 반복되었다. 제 2층을 위한 RTP는 산소내에서 30초동안 725℃에서 행해졌다. 다음에, 웨이퍼(300)는 1시간 동안 산소내에서 어닐링되었다. 결과의 막(330)은 대략 2100Å두께였다.
제 2어닐링후, IC장치(300)는 완료되었다. 즉, 제 2백금전극(332)이 스퍼터링된 다음, 웨이퍼는 공지의 포토-레지스트기술을 사용하여 에칭되어 하부전극(328)을 통하여 전기적으로 접속된 복수의 커패시터(317A),(317B)등을 제조하였다.
무보상 Sawyer-Tower회로를 사용하여, 10,000Hz와 1V, 1.5V, 2V, 2.5V, 3V 및 5V의 전압에서 상기 공정에 의해 제조된 스트론튬 비스무트 탄탈레이트 커패시터에 대한 히스테리시스측정이 행해졌다. 히스테리시스곡선은 메모리내에서 양호하게 기능하는 커패시터임을 나타내는 위로 길죽한 박스형이었다. 분극률 2Pr은 5V측정에 대해 20.9μC/㎠이었다. 보자력 전압 2Vc는 1.66V이었다. 동일한 시료에 대한 측정누설전류는 5V에서 ㎠당 약 7×10-8amp이었고 낮은 전압에서는 상당히 낮았고, 또 이것은 재료가 메모리내에서 양호하게 기능함을 나타내는 양호한 결과이다.
기판(325)이 200Å두께의 티탄층(326)을 포함하는 것을 제외하고는 상기 실시예 7에서와 같이 다른 시료가 제조되었다. 5V에 대한 분극률은 12.9μC/㎠이었다. 보자력 전압 2Vc는 2.16V로 측정되었다. 5V에서 측정된 누설전류는 5×10-8amp/㎠이었다.
수율은 백금/티탄전극보다 훨씬 양호함을 알게 되었다. 백금만의 하부전극에 대해서는 장치의 거의 1/2이 무른 반면, 백금/티탄하부전극에 대해서는 장치가 모두 무르지 않았다.
기판(325)이 백금하부전극시료를 위해 산소내에서 30분동안 800℃에서 또한 Ti/Pt시료를 위해 산소내에서 30분동안 650℃에서 예비어닐링된 것을 제외하고는 상기 미스트형상퇴적 실시예에 나타낸 바와 같이 또다른 스트론튬 비스무트 탄탈레이트 커패시터의 실시예가 행해졌다. 백금만의 하부전극시료에 대해서, 수율은 단지 약 10％로 떨어졌으나, 2Pr값은 21.6μC/㎠로 증가되었다. Ti/Pt하부전극에 대해서, 수율은 100％에 유지되었으나, 분극률은 11.8μC/㎠로 떨어졌다.
실시예 8
Ti/Pt하부전극을 가지는 스트론튬 비스무트 탄탈륨 니오베이트 커패시터의 시료를, 탄탈륨부톡사이드를 니오브 이소프로폭사이드로 대치한 것 외에는 실시예 7의 스트론튬 비스무트 탄탈레이트 프리커서와 동일한 방법으로 제조된 스트론튬 비스무트 니오베이트 프리커서를 스트론튬 비스무트 티타네이트 프리커서에 첨가한 것을 제외하고는, 실시예 7에서 설명한 바와 같이 제조하였다. 스트론튬 비스무트 니오베이트 프리커서의 양은 프리커서 내의 니오브에 대한 탄탈의 비가 대략 50/50이 되도록 첨가되었다. 결과의 강유전체층(330)의 두께는 1900Å 내지 2300Å의 범위였고, 분극률은 5V에서 11.7μC/㎠ 내지 12.5μC/㎠의 범위였고, 보자계 2Ec는 124V/cm 내지 136kV/cm였고, 누설전류는 5V에서 5×10-6amp/㎠ 내지 1×10-5amp/㎠이었다.
실시예 9
표 Ⅷ에 도시된 화합물이 측정되었다.
화합물 FW g mmole Equiv.
탄탈륨부톡사이드 546.52 52.4650 96.020 2.0000
2-에틸헥사논산 144.21 87.222 604.83 12.600
니오브 이소프로폭사이드 388.35 11.184 28.799 0.6000
스트론튬 87.63 5.0490 57.617 1.2003
2-에틸헥사논산 144.21 24.710 171.35 3.5698
비스무트 2-에틸헥사노에이트 (753.08) 105.44 140.01 2.7802
탄탈륨부톡사이드 및 니오브 이소프로폭사이드를 2-에틸헥사논산의 첫번째 측정치 및 약 50㎖의 크실렌과 함께 플라스크 내에 넣었다. 혼합물은 48시간동안 약 70℃와 90℃사이의 저온에서 교반되었다. 2-에틸헥사논산의 두번째 측정치에 이어 스트론튬이 첨가되었다. 용액은 완전히 반응할 때까지 저온에서 다시 교반되었다. 다음에, 온도는 약 40㎖의 증류액이 남을 때까지 부탄올을 증류하기 위해 교반하는 동안, 120℃의 최대온도까지 상승되었다. 다음에, 비스무트 2-에틸헥사노에이트가 첨가되어 크실렌을 가지는 260㎖로 희석되었다. Sr1.2Bi2.78TaNb0.4O9의 농도는 리터당 0.200몰이었다. 이 프리커서는 사용할 때까지 저장되었다.
퇴적 직전에, 상기 설명한 바와 같이 4㎖의 스트론튬 비스무트 탄탈륨 니오베이트 프리커서를 10㎖의 메틸에틸케톤(MEK)개시제와 함께 미스트생성기(46)의 용기(54)내에 넣었다.
이 프리커서를 사용하여, 티탄/백금하부전극을 가지는 커패시터의 시료는 실시예 7에서 설명한 바와 같이 제조되었다. 하나의 시료는 2150Å두께의 막(330), 5V에서 12.7μC/㎠의 분극률 2Pr, 166kV/cm의 보자계 2Ec 및 5V에서 5×10-5amp/㎠의 누설전류를 가진다. 다른 시료는 2050Å두께의 막(330), 5V에서 14.7μC/㎠의 분극률 2Pr, 166kV/cm의 보자계 2Ec 및 5V에서 4×10-7amp/㎠의 누설전류를 가진다.
실시예 10
미스트생성기 내에 프리커서를 넣기 직전에 첨가되는 최종용매가 메틸에틸케톤 대신에 n-부틸아세테이트인 것을 제외하고는 실시예 9에서와 같이 몇몇 다른 시료가 제조되었다. 몇몇 예에서, 크실렌과 함께 공용매로서 부틸아세테이트의 첨가에 의해, 이유는 아직 알려지지 않았으나, 더욱 양호한 품질의 장치를 얻게 된다. n-부틸아세테이트는 일반적으로 크실렌보다 양호하게 기판을 적시고, 더욱 양호한 스텝커버리지를 제공하는 것으로 알려져 있다. 두 시료는 1850Å두께의 막(330)을 가지고, 하나는 5V에서 14.1μC/㎠의 분극률 2Pr, 182kV/cm의 보자계 2Ec 및 5V에서 1×10-7amp/㎠의 누설전류를 가지는 반면, 다른 하나는 5V에서 12.9μC/㎠의 분극률 2Pr, 199kV/cm의 보자계 2Ec 및 5V에서 3×10-7amp/㎠의 누설전류를 가진다.
상기 실시예에서 설명한 바와 같이 제조된 전극은 1013사이클 만큼의 테스트를 통해 또한 실온 및 150℃만큼 증가된 온도에서 여러해 지난후, 안정하고 높은 전도성을 유지했다. 부가의 분석은 어닐링후 남아 있는 층(326')이 산화되지 않은 티탄을 사실상 포함하지 않는 것을 나타냈다. 그러므로, 티탄은 모두 산화물내에 구속되어 있고, 백금(328)을 통하여 이동할 "유리된"티탄이 사실상 없어 커패시터의 전자특성이 변화되지 않는다. 또한, 티타늄옥사이드의 거의 대부분은 티타늄옥사이드임을 알게 되었다. 따라서, 금홍석형상 산화물의 큰 팽창계수는 피할 수 있다.
상기 실시에 나타난 바와 같이, 귀금속층(328)의 두께는 티탄층(326)의 두께의 10배인 것이 바람직하다. 상대두께가 10대 1(백금 대 티탄)미만이면, 다소의 티탄은 산화되지 않을 양호한 기회가 있다. 이것은 장치의 수율 및/또는 전기성능을 심각하게 저하할 수 있다. 또한, 도 5에서 길이 "L"이 백금층(328)의 두께 T의 0.5배보다 크면, 힐록이 형성될 것이다. 따라서, 티탄(326)의 두께가 백금(328)의 두께보다 훨씬 얇은 것은 매우 중요하다. 또한, 백금(328)의 최소두께는 티탄의 확산길이보다 큰 것이 틀림없고 바람직하게는 확산길이의 2배이상이다.
또한, 접착층(326)은 귀금속층(328)에 비해 얇을뿐만 아니라, 접착층의 절대두께는 작은, 즉 25Å과 500Å사이인 것도 중요하다. 그렇지 않으면, 백금결정구조의 경계의 영역내의 티타늄옥사이드의 양은 매우 커서, 티타늄옥사이드와 백금(328)사이의 확장계수의 차이는 힐록과 다른 결함을 생성시키고 또한 전극을 불안정하게 할 것이다.
또한, 전극 어닐링스텝 18은 접착재료의 최소산화물공융점보다 높은 온도로 금속히 증가되는 것이 중요하고, 즉 10분이내에 완전한 어닐링온도에 도달하는 램프레이트로 장치를 노내에 넣어야 한다. 그렇지 않으면, 접착재료(326)의 층이 얇은 경우에도, 재료는 산화되기 전에 귀금속(328)을 통하여 완전히 확산되고, 산화는 금홍석형상의 산화물을 생성할 수도 있다. 두가지 결과는 전극을 불안정하게 하고, 전자특성을 저하시킨다.
본 발명에 의한 전극은, 매우 안정하고, 호의적으로 백금만의 전극의 전도성에 비해 0.7Ω/㎟(Ω/square) 내지 1.0Ω/㎟(Ω/square)의 전도성을 가짐을 알게 되었다.
본 발명의 바람직한 실시예로 고려되고 있는 것에 대해 설명하였으나, 본 발명은 이것의 기술사상 또는 본질적인 특성으로부터 일탈함이 없이 다른 특정한 형태로 실시될 수 있음을 이해하게 될 것이다. 예를 들면, 루테늄 등의 다른 접착재료가 티탄 대신 사용될 수 있고, 기판에 따라서 접착재료는 산화물 이외의 다른 화합물을 형성해도 된다. 따라서, 본 실시예는 모든 관점에서 제한적인 것이 아니라 실례가 되는 것으로 고려된다. 본 발명의 기술적 범위는 앞의 설명보다는 첨부된 청구범위에 의해 나타난다.

Claims (10)

1마이크론 미만의 전체두께를 가지는 박막전극(79,329)의 제조방법으로서, 상기 방법은, 기판(77,324)을 제조하는 스텝과; 상기 기판위에 타탄으로 이루어진 접착층(98,326)을 형성하는 스텝과; 상기 접착층위에 상기 접착층의 두께보다 적어도 8배 두꺼운 귀금속층(81,328)을 형성하는 스텝으로 이루어진 박막전극의 제조방법에 있어서, 상기 방법은 5분 내지 45분 동안 622℃와 동일하거나 또는 보다 높은 온도에서 상기 기판위의 상기 전극을 어닐링하는 스텝으로 이루어진 것을 특징으로 하는 박막전극의 제조방법.
제 1항에 있어서, 상기 어닐링온도는 622℃ 내지 850℃ 사이인 것을 특징으로 하는 박막전극의 제조방법.
제 2항에 있어서, 상기 어닐링온도는 650℃이고, 상기 어닐링은 30분동안 행해지는 것을 특징으로 하는 박막전극의 제조방법.
제 1항에 있어서, 상기 어닐링스텝은 10분 이내에 상기 온도에 도달하도록 하는 증가율(ramp rate)로 상기 기판위의 상기 전극을 어닐링노내로 이동시키는 것을 포함하는 것을 특징으로 하는 박막전극의 제조방법.
1마이크론 미만의 전체두께를 가지는 박막전극(79,329)의 제조방법으로서, 상기 방법은, 기판(77,324)을 제조하는 스텝과; 상기 기판위에 최소산화물 공융점(minimum oxide eutectic temperature)을 가지는 전도성재료로 이루어진 접착층(98,326)을 형성하는 스텝과; 상기 접착층위에 상기 접착층재료와 상이한 귀금속층(81,328)을 형성하는 스텝으로 이루어진 박막전극의 제조방법에 있어서, 상기 방법은 상기 접착층재료의 상기 최소산화물공융점과 동일하거나 또는 이보다 높은 온도에서 상기 기판위의 상기 전극을 어닐링하는 스텝을 포함하고, 상기 어닐링스텝은 10분 이내에 상기 온도에 도달하도록 하는 증가율로 상기 기판위의 상기 전극을 어닐링노내로 이동시키는 것을 포함하는 것을 특징으로 하는 박막전극의 제조방법.
제 4항 또는 제 5항에 있어서, 상기 증가율은 5분 이내에, 상기 온도에 도달하도록 하는 것을 특징으로 하는 박막전극의 제조방법.
제 1항 또는 제 5항에 있어서, 상기 접착층재료는 티탄이고 상기 귀금속은 백금인 것을 특징으로 하는 박막전극의 제조방법.
집적회로(100)에 사용하기 위한 전극(79, 324)으로서, 상기 전극은, 제 1재료로 형성된 접착층(98, 326)과; 상기 제 1재료와 상이한 제 2재료로 이루어지고, 두께 T를 가지는 귀금속층(81, 328)으로 이루어진 집적회로용 전극에 있어서, 상기 전극은, 상기 제 1재료가 상기 귀금속층내에 확산되고, 확산영역(327)은 L≤0.5T인 두께 L을 가지는 영역으로 이루어지고, 상기 접착층과 상기 귀금속층의 계면에 형성된 것을 특징으로 하는 집적회로용 전극.
제 8항에 있어서, L≤0.25T인 것을 특징으로 하는 집적회로용 전극.
제 8항에 있어서, 상기 접착층은 티타늄디옥사이드로 이루어지고, 상기 귀금속은 백금으로 이루어진 것을 특징으로 하는 집적회로용 전극.
KR1019997005771A 1996-12-23 1997-12-19 집적회로전극구조 및 이것의 제조공정 KR20000062325A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/772,606 1996-12-23
US08/772,606 US5723171A (en) 1992-10-23 1996-12-23 Integrated circuit electrode structure and process for fabricating same

Publications (1)

Publication Number Publication Date
KR20000062325A true KR20000062325A (ko) 2000-10-25

Family

ID=25095624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997005771A KR20000062325A (ko) 1996-12-23 1997-12-19 집적회로전극구조 및 이것의 제조공정

Country Status (5)

Country Link
US (1) US5723171A (ko)
EP (1) EP0948807A1 (ko)
JP (1) JP4240542B2 (ko)
KR (1) KR20000062325A (ko)
WO (1) WO1998028784A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972428A (en) * 1996-03-05 1999-10-26 Symetrix Corporation Methods and apparatus for material deposition using primer
KR100404649B1 (ko) 1998-02-23 2003-11-10 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치 및 그 제조방법
KR100268453B1 (ko) * 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
KR100279297B1 (ko) * 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
KR100293720B1 (ko) * 1998-10-01 2001-07-12 박종섭 반도체 소자의 캐패시터 형성 방법
US6204158B1 (en) * 1998-12-18 2001-03-20 Advanced Technology Materials, Inc. Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate
US6421223B2 (en) 1999-03-01 2002-07-16 Micron Technology, Inc. Thin film structure that may be used with an adhesion layer
DE19959711A1 (de) 1999-12-10 2001-06-21 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht
US6475911B1 (en) * 2000-08-16 2002-11-05 Micron Technology, Inc. Method of forming noble metal pattern
US6534357B1 (en) * 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
JP2002252143A (ja) * 2000-12-21 2002-09-06 Alps Electric Co Ltd 温度補償用薄膜コンデンサ及び電子機器
US7045459B2 (en) * 2002-02-19 2006-05-16 Northrop Grumman Corporation Thin film encapsulation of MEMS devices
US7335552B2 (en) * 2002-05-15 2008-02-26 Raytheon Company Electrode for thin film capacitor devices
WO2006132107A1 (ja) * 2005-06-10 2006-12-14 Adeka Corporation ２－エチルヘキサン酸ニオブ誘導体、該誘導体の製造方法、該誘導体を含有する有機酸金属塩組成物及び該組成物を用いた薄膜の製造方法
JP4932183B2 (ja) * 2005-06-10 2012-05-16 株式会社Ａｄｅｋａ 有機酸金属塩組成物及び該組成物を用いた薄膜の製造方法
JP2006342138A (ja) * 2005-06-10 2006-12-21 Adeka Corp ２−エチルヘキサン酸ニオブ誘導体及びその製造方法
JP4866880B2 (ja) * 2008-06-16 2012-02-01 株式会社日立製作所 電極、ガスセンサおよびその製造方法
KR101528657B1 (ko) * 2008-10-29 2015-06-12 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 전기 작동 소자 및 소자 내 도판트의 형성을 제어하는 방법
WO2011055605A1 (ja) * 2009-11-06 2011-05-12 株式会社日立製作所 ガスセンサ
US9018083B2 (en) 2011-05-04 2015-04-28 Hewlett-Packard Development Company, L.P. Electrically actuated device and method of controlling the formation of dopants therein

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423087A (en) * 1981-12-28 1983-12-27 International Business Machines Corporation Thin film capacitor with a dual bottom electrode structure
JPS60184690A (ja) * 1984-03-02 1985-09-20 Permelec Electrode Ltd 耐久性を有する電極及びその製造方法
US4713260A (en) * 1985-08-22 1987-12-15 Harris Corporation Method of ensuring adhesion of chemically vapor deposited oxide to gold integrated circuit interconnect lines
US4801469A (en) * 1986-08-07 1989-01-31 The United States Of America As Represented By The Department Of Energy Process for obtaining multiple sheet resistances for thin film hybrid microcircuit resistors
US5179071A (en) * 1987-11-06 1993-01-12 The United States Of America As Represented By The Secretary Of Commerce High Tc superconductor contact unit having low interface resistivity
DD276180A1 (de) * 1988-10-06 1990-02-14 Werk Fuer Fern Sehelektronik V Verfahren zur ausbildung ohmscher kontakte auf n-typ-silizium mit niedriger dotierungskonzentration
US5215866A (en) * 1989-08-09 1993-06-01 Avantek, Inc. Broadband printed spiral
US5190601A (en) * 1989-12-07 1993-03-02 Sumitomo Electric Industries, Ltd. Surface structure of ceramics substrate and method of manufacturing the same
JP3256623B2 (ja) * 1993-05-28 2002-02-12 株式会社東芝 半導体装置の製造方法
US5612560A (en) * 1995-10-31 1997-03-18 Northern Telecom Limited Electrode structure for ferroelectric capacitors for integrated circuits

Also Published As

Publication number Publication date
JP2001505367A (ja) 2001-04-17
WO1998028784A1 (en) 1998-07-02
JP4240542B2 (ja) 2009-03-18
US5723171A (en) 1998-03-03
EP0948807A1 (en) 1999-10-13

Similar Documents

Publication Publication Date Title
US6541279B2 (en) Method for forming an integrated circuit
KR100516630B1 (ko) 층형상초격자재료 및 ａｂｏ₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
KR20000062325A (ko) 집적회로전극구조 및 이것의 제조공정
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
EP0815588B1 (en) Low temperature process for fabricating layered superlattice materials
JP3996767B2 (ja) 集積回路及び集積回路の形成方法
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
JP2002509647A (ja) チタン酸バリウムストロンチウムの薄膜を製造する方法
KR19990044056A (ko) 분극혼화성의 버퍼층을 가지는 금속절연체반도체구조
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
US6245580B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6362503B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
WO2001076771A2 (en) Low temperature oxidizing method of making a layered superlattice material
JPH04287968A (ja) 集積回路装置およびその製造方法
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
JPH11251523A (ja) 半導体装置及びその製造方法
JP2004519856A (ja) 改良された微細構造を有する積層超格子材料の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid