MXPA06011688A - Receptor digital avanzado. - Google Patents

Abstract

Un receptor digital para procesar una senal recibida de un canal incluye un desmodulador digital y un compensador acoplado al desmodulador digital. El compensador incluye un filtro de alimentacion delantera y un compensador de realimentacion de decision (DFE), en donde el filtro de alimentacion delantera incluye una pluralidad de tapas de filtro de alimentacion delantera. Los coeficientes son asociados con la pluralidad de tapas de filtro de alimentacion delantera y los valores de todos los coeficientes asociados con la pluralidad de tapas de alimentacion delantera son dinamicamente determinados.

Description

RECEPTOR DIGITAL AVANZADO REFERENCIA CRUZADA SOLICITUDES RELACIONADAS Está solicitud reclama el beneficio de la Solicitud Provisional de E.U.A. No. 60/561,085 presentada el 09 de Abril, 2004, e intitulada "Receptor digital avanzado" y además reclama el beneficio de la Solicitud Provisional de E.U.A. No. 60/601,026, presentada el 12 de Agosto, 2004, y intitulada "Receptor Digital Avanzado". La presente solicitud también incorpora por referencia la Solicitud de E.U.A. serie No. 10/408,053, presentada el 04 de Abril, 2003, e intitulada "Recuperación de Portador para Receptor DTV", Solicitud de E.U.A. serie No. 09/875,720, presentada el 06 de Junio, 2001, intitulada "Compensador Adaptable que tiene un tamaño de paso variable influenciado por la salida de un decodificador de enrejado", (ahora Patente E.U.A. No. 6,829,297), Solicitud de E.U.A. en serie No. 10/407,634, presentada el 04 de Abril, 2003, intitulada "Sistema y Método para recuperación de reloj de símbolo", Solicitud de E.U.A. serie No. 09/884,256, presentada el 19 de Junio, 2001, intitulada "Decodificador de Enrejado Combinado y Compensador de Realimentación de Decisión", Solicitud de E.U.A. serie No. 10/407,610, presentada el 04 de Abril, 2003, intitulada "Estructura Transpuesta Para un Compensador de Realimentación de Decisión Combinado con un Decodificador de Enrejado".

ANTECEDENTES DE LA INVENCIÓN 1.- Campo de la Invención. La presente invención se refiere generalmente a técnicas de comunicación digitales, y más particularmente, a un aparato y un método para desarrollar valores compensados de muestras de una señal recibida de un canal. 2.- Descripción de los Antecedentes de la Invención. La transmisión de datos separada es una transmisión de mensajes de un transmisor a un receptor a través de un canal de comunicación. Un emisor de mensaje o dispositivo que envía, localizado en el transmisor, se comunica con un receptor de mensaje al seleccionar un mensaje y enviar una señal correspondiente o forma de onda que represente este mensaje a través del canal de comunicación. El receptor determina el mensaje enviado al observar la salida de canal. La transmisión sucesiva de mensajes de datos separados se conoce como comunicación digital. El ruido de canal frecuentemente interfiere con la transmisión y degrada el mensaje transmitido y lo guía a cierta incertidumbre como contenido del mensaje original en el receptor. El receptor utiliza un procedimiento conocido como detección para decidir que mensaje, o secuencia de mensaje, transmitió el emisor. La detección óptima minimiza la probabilidad de una decisión de receptor errónea en el cual se transmitió el mensaje. Los mensajes están compuestos de secuencias digitales de bits convertidos en señales eléctricas que se envían a través del canal. Estos bits típicamente se codifican antes de modulación. La codificación es el procedimiento de convertir los mensajes de una forma innata, típicamente bits, en valores que representan los mensajes. La modulación es un procedimiento para convertir los valores en señales análogas para transmisión a través del canal. El canal distorsiona las señales transmitidas tanto de forma determinista como con ruido aleatorio. Aquellas condiciones que interfieren con la recepción apropiada incluyen ruido gausiano (Gaussian) blanco adictivo (AWGN) y ruido coherente, distorsión de canal dependiente de frecuencia, distorsión de canal dependiente de tiempo, y trayectoria múltiple de desvanecimiento. Debido a estos efectos, existe una probabilidad que el mensaje enviado se corrompa cuando alcanza al receptor. Con la recepción, el receptor desmodula la forma de onda entrante. En general, la desmodulación intenta recuperar las señales transmitidas originales tan precisamente como sea posible y convierte las señales recuperadas a estimados de los valores. Estos son varios pasos para este procedimiento, que incluyen disminuir la mezcla de la radiofrecuencia (RF) y señales de frecuencia intermedias de banda de base cercana (IF) a la representación de banda de base, compensación de canal, y decodificación. La recuperación de símbolo y portador se toma para que las muestras de tiempo separadas estén en la velocidad de símbolo correcto y la señal se mueve exactamente hacia abajo a la banda de base. El receptor emplea un detector para determinar de forma probabilística los estimados de valor. Es importante que los métodos de desmodulación y detección de la señal recibida como se emplean por el receptor consideren tanto los valores posibles transmitidos como el potencial para errores inducidos de canal. Los estimados de valor después se decodifican al convertir los estimados de valor de nuevo en la forma innata del mensaje. Los sistemas de comunicaciones digitales reciben en la información transmitida al muestrear periódicamente la salida del desmodulador una vez por intervalo de símbolo. Esto requiere que el diseño del receptor supere los problemas asociados con la sincronización del sistema, como relacionado al símbolo de recuperación de tiempo y portador, bajo condiciones de canal de transmisión ideal. Los tiempos óptimos para que el receptor muestre la señal recibida generalmente son desconocidos debido al retraso de propagación para el transmisor al receptor y la influencia de condiciones de canal tal como trayectoria múltiple. El retraso de propagación en la señal transmitida también resulta en un equivalente de fase de portador. Para esos sistemas de transmisión que requieren que un receptor emplee un detector coherente de fase, el receptor desarrolla un estimado del retraso de propagación y deriva un estimado del tiempo de símbolo transmitido y el error de fase directamente de la señal recibida. La excepción para este caso donde el piloto o señales de control se fijan en la señal transmitida. En tal caso, el receptor utiliza el piloto o señal de control fijos para sincronizar el receptor al transmisor. En cualquier caso, el receptor supera los obstáculos de sincronización de sistema al realizar 3 funciones básicas: recuperación de portador, recuperación de tiempo, y compensación de canal. Como se notó anteriormente, el procedimiento de recuperación de portador incluye un número de pasos con el cual se desmodula la señal de radio frecuencia recibida (RF). En parte, la señal cerca de banda de base se desmodula para recuperar la señal de banda de base que soporta información y remover cualquier equivalente de fase de portador residual. Este paso final frecuentemente se denomina como el cierre de fase. El procedimiento de recuperación de tiempo se utiliza para recuperar la base de tiempo de transmisor y sincronizar los relojes de receptor y transmisor. Una vez logrado, esta sincronización permite que el receptor muestre la señal recibida en puntos óptimos en el tiempo y reducir errores de corte. El procedimiento de compensación de canal intenta compensar las imperfecciones dentro del canal de transmisión, que cambian la amplitud y fase de la señal recibida mientras cruza el canal. Estas imperfecciones generalmente son dependientes de frecuencia, dependientes de tiempo, y dinámicas. Debido a esto, es ventajoso emplear un sistema de filtro de compensador adaptable para remover la amplitud y distorsiones de fase del canal. Existe un número de técnicas de ciclos cerrados en fase (PLL) en existencia. Una lista limitada de acercamientos ilustrativos que se aprecia por aquellos expertos en la técnica, son ciclos de Costas, ciclos de cuadrado y más generalmente, ciclos dirigidos de decisión y dirigidos a no decisión. Los mecanismos de cierre de fase típicamente involucran tres elementos comunes. Existe detección/generación de error de fase, procesamiento de error de fase, y reconstrucción de fase local. La operación de detección de error de fase, como se implemento por un detector de fase, deriva una medida de diferencia de fase entre la fase de señal transmitida mientras se detecte en le receptor, y el estimado de fase de la señal entrante cuando se desarrolla por el receptor. La medida de red de fase está la diferencia entre la fase de la señal recibida y transmitida real. La operación de procesamiento de error de fase, comúnmente representada por un integrador o filtro de ciclo de paso bajo, extrae las tendencias de diferencia de fase esenciales al promediar, durante un periodo de tiempo o dentro de una ventana de tiempo, la magnitud del error de fase. Propiamente diseñado, la operación de procesamiento de error de fase rechaza el ruido aleatorio y otros componentes no deseados de la señal dé error de fase. Con el fin de asegurar estabilidad, el filtro de ciclo absorbe la ganancia residente en el detector de fase. Existen métodos de detección de error de fase análogos, digitales y análogos-digitales híbridos utilizados dentro de ciclos cerrados de fase. Estos métodos utilizan componentes que incluyen, pero no se limitan a, detectores de fase de 2p de módulo, detectores de fase binaria, filtros de división de fase, y estimadores de fase de probabilidad máxima. La operación de reconstrucción de fase local es responsable de controlar la generación y fase de un oscilador local. El oscilador local se utiliza para desmodular la señal cerca de banda de base con una frecuencia de oscilador localmente generada que tiene la misma frecuencia y fase que la señal de banda cercana. Cuando se cierra, la señal de oscilador local resultante tiene ia misma frecuencia y características de fase que la señal que se desmodula a la banda de base. El oscilador local se puede implementar utilizando ya sea medios análogos o digitales. Varios tipos de osciladores de cristal controlados por voltaje y osciladores numéricamente controlados, VCXO's y NCO's, respectivamente, se pueden utilizar para regenerar el portador local. En el caso de un circuito análogo, la operación de reconstrucción de fase local se implementa utilizando un oscilador controlado por voltaje. El VCXO utiliza la información de error de base procesada para regenerar la fase local de la señal entrante al forzar el error de fase a cero. Cualquier mecanismo de cierre de fase tiene algún retraso finito en práctica para que el mecanismo intente predecir la fase entrante y después mida la precisión de esa predicción en la forma de un nuevo error de fase. Entre más rápida sean las desviaciones de arrastre de mecanismos de cierre de fase en la fase, el mecanismo será más susceptible al ruido aleatorio y otras imperfecciones. Es decir la mayoría del caso en donde la señal recibida existe en un ambiente de trayectoria múltiple resistente. De esa forma, se hace un tratado apropiado entre estos dos efectos competentes cuando se diseña un sistema de sincronización.

La recuperación de tiempo, o sincronización, es el procedimiento con el cual un receptor sincroniza la base de tiempo local de la misma de la velocidad de símbolo de transmisor. Esto permite que el tiempo de muestreo preciso inicie durante el periodo de símbolo para maximizar la probabilidad de determinar correctamente el valor de símbolo transmitido. Como se describió previamente, el subsistema PLL es insuficiente para recuperar la velocidad de símbolo. En vez de eso, se agrega una función de recuperación de tiempo de símbolo separada e combinación con el PLL para proporcionar recuperación de tiempo. La recuperación de tiempo de símbolo inapropiada es una fuente de interferencia de ínter símbolo (ISI) y degrada significativamente el desempeño del receptor. Como aquellos expertos en la técnica apreciarán, el muestreo apropiado de la salida de desmodulador es directamente dependiente de la recuperación de tiempo apropiada. Existe un número de métodos utilizados por el sistema para realizar recuperación de reloj local. En un primer sistema, varios tipos de señales de reloj se codifican en la corriente de bit. En un segundo sistema, se transmiten símbolos de sincronización no predefinidos y solo se envían datos y el reloj local se deriva de la corriente de datos recibida. Se debe notar que el último sistema padece ser más predominante debido al deseo de eficiencia de banda ancha. Además, los métodos de recuperación de tiempo también se distinguen para su uso de la salida de dispositivo de decisión del receptor. Una metodología ayudada por no decisión no depende de la salida del dispositivo de decisión. Como un ejemplo de tal método de metodología esta el método de recuperación de tiempo de ley de cuadrados. También, la recuperación de tiempo de cubierta es un método de recuperación de tiempo de ley de cuadro equivalente utilizado en un receptor de Modulación de Amplitud de Cuadratura (QAM). La recuperación de tiempo dirigida por decisión (también conocida como ayudada por decisión) utiliza la salida de dispositivo de decisión. Un ejemplo de un método de recuperación de tiempo dirigido a decisión minimiza el error de cuadro significativo, sobre la fase de tiempo de muestreo, entre la salida ya sea del compensador lineal (LE) o un compensador de realimentación de decisión (DFE) y la salida del dispositivo de decisión. El dispositivo de decisión es responsable de asignar un valor de símbolo a cada muestra obtenida del desmodulador. Existen tanto dispositivos de decisión dura como suave. Un ejemplo de un dispositivo de decisión dura es un cortador de decisión o un decodificador de Viterbi. En el caso de los métodos de recuperación de tiempo dirigidos por decisión, se toma cuidado para asegurar que no haya retraso excesivo entre la salida del dispositivo de decisión y la función de muestreo de entrada. El retraso excesivo degrada el desempeño total del receptor o. en el peor caso, causa que el ciclo cerrado por fase se haga inestable. Como se apreciara por aquellos expertos en la técnica, la calidad de los estimados de tiempo de símbolo depende de la relación de señal a ruido tal (SNR) y es una función de la forma de pulso de señal y las características de canal. Existen numerosas fuentes de distorsión de canal e interferencia que pueden resultar en el desempeño de receptor pobre, mientras se mide por la velocidad de error de bit (BER) o por las velocidades de transferencia de datos totales de una señal de receptor. Los factores incluyen ruido, AWGN, interferencia de ínter-símbolo (ISI) y condiciones de trayectoria múltiple. Los receptores también compensan los canales que tienen significantes características de trayectoria múltiple. Existen varios significados de clasifica o describir fenómeno de trayectoria múltiple, dependiendo de la respuesta de frecuencia de canal y el tiempo que varia los efectos de trayectoria múltiple. Cuatro categorías comunes, familiares para los expertos en la técnica, son desvanecimiento no selectivo de frecuencia cambiante lenta, desvanecimiento no selectivo de frecuencia cambiante rápida, desvanecimiento selectivo de frecuencia cambiante lenta, y desvanecimiento selectivo de frecuencia cambiante rápida. Típicamente, la trayectoria múltiple es el resultado de la señal transmitida que llega al receptor a través de diferentes trayectorias de transmisión, cada una tiene un tiempo de propagación de compuesto único al receptor. El ISI inducido de trayectoria múltiple resulta en el receptor que contiene con una amplitud no constante y respuesta de fase no lineal del canal. El segundo efecto se denomina como el desvanecimiento. El desvanecimiento es debido al retraso de propagación asociado con cada trayectoria de propagación que resulta en interferencia constrictiva y destructiva en el receptor. El desvanecimiento causa degradación de SNR. Esta descripción falta de detalle además se refine en cuatro categorías, familiares para aquellos expertos en la técnica, como se resume por las implicaciones prácticas de la misma. En la práctica, un canal que exhibe desvanecimiento no selectivo de frecuencia cambiante lentamente significa que todas las trayectorias de propagación se reciben dentro de un periodo de símbolo y que el canal afecta de igual forma todos los componentes de frecuencia de señal. Eso se considera el fenómeno de canal de desvanecimiento más fácilmente compensado. El desvanecimiento no selectivo de frecuencia cambiante rápida surge en donde el canal varía durante ei periodo de símbolo. El desvanecimiento rápido es muy difícil de compensar efectivamente. Un canal se puede caracterizar como teniendo trayectoria múltiple selectiva de frecuencia lenta en donde el canal distorsiona el símbolo recibido en el dominio de frecuencia y no todos los componentes de frecuencia se afectan igualmente. Como consecuencia, la forma de pulso de banda de base se distorsiona y resulta la interferencia de ínter-símbolos. Finalmente el desvanecimiento selectivo de frecuencia cambiante rápido, se considera el tipo de peor caso de canal, y resulta cuando el símbolo recibido se esparce sobre muchos períodos de símbolo y las características de canal también varían durante el periodo de símbolo. El desvanecimiento también se divide aproximadamente en categorías de desvanecimiento de gran y pequeña escala como se muestra en la Figura 1. Los grandes movimientos del receptor, tal como ocurre en aplicaciones móviles, causan el desvanecimiento a gran escala, mientras el desvanecimiento a pequeña escala es debido al movimiento del receptor. El desvanecimiento a gran escala taimen se llama desvanecimiento de registro normal, debido a que la amplitud del mismo tiene una función de densidad de probabilidad de registro normal. El desvanecimiento de pequeña escala se describe usualmente como desvanecimiento de Rayleigh o Ricean-fading, dependiendo en que función de distribución de probabilidad (pdf) lo describe mejor. Además, una distribución de Nakagami-m también se utilizo para caracterizar algunas condiciones de canal de trayectoria múltiple. Muchos sistemas de comunicaciones digitales modernos emplean compensación adaptable para compensar los efectos de condiciones cambiantes y molestias en el canal de transmisión de señal. La compensación se utiliza para remover la interferencia de ínter-símbolo de banda de base causada por la distorsión de canal de transmisión y se puede realizar en señales de banda de base o de bande de paso. La compensación frecuentemente se realiza en la señal cerca de banda de base antes de la recuperación de portador y la mezcla descendente para producir una señal de banda de base. Este es particularmente el caso en un procedimiento de recuperación de portador dirigido a decisión, como se apreciara por aquellos expertos en la técnica, que requiere al menos un ojo parcialmente abierto. Una representación de un diagrama de ojo de banda lateral de vestigio de 8-VSB se muestra en La Figura 2. El diagrama de ojo es el traslape de muchos rastros de la amplitud de señal RF recibida en el instante de muestreo. La ' convergencia de muchos trazos de señal forma siete "ojos" que coinciden con la ocurrencia de pulsos de reloj en el receptor. En cada tiempo de muestreo, la amplitud RF desmodulada asume uno de 8 niveles posibles. Si la señal 8-VSB se corrompe durante transmisión estos "ojos" se acercarán y desaparecerán, mientras la señal RF ya no poseerá la amplitud correcta en el instante correcto. Un sistema de filtro de compensador adaptable es esencialmente un filtro digital adaptable que tiene una frecuencia modificable y respuesta de fase que compensa las distorsiones de canal. Como se pareciera por aquellos expertos en la técnica, varias arquitecturas, métodos y algoritmos están disponibles para implementar esta función. En una modalidad, un compensador de alimentación delantera (FFE) desarrolla una señal parcialmente compensada que se proporciona a un compensador de realimentación de decisión (DFE). En los sistemas típicos de este tipo, el FFE es responsable de minimizar o eliminar fantasmas que resultan de la interfase de ínter-símbolo (ISl) precursora mientras el DFE es responsable de minimizar o eliminar fantasmas que resultan de ISI postcursor. En otro sistema, el FFE reduce o elimina fantasmas debido a que el precursor y algunos ISI de postcursor mientras el DFE reduce o elimina fantasmas que resultan del ISl postcursor. El impacto en el desempeño del receptor de ISI inducido de trayectoria múltiple se reduce por la aplicación de estimación de canal y compensación. La efectividad del estimado de canal tiene una relación directa a la eliminación de ISI. Un estimado de canal ideal, en teoría, permitiría la remoción completa del ISI. Al obtener un estimado de canal ideal, sin embargo, es problemático cuando se presenta con características de canal particularmente odiosas. Otro acercamiento para mejorar el desempeño en la presencia de interferencia de trayectoria múltiple se basa en el principio de diversidad. Las trayectorias de propagación diferentes se utilizan en combinación para mitigar el desvanecimiento de trayectoria múltiple. Esto es posible debido a que las trayectorias de propagación usualmente no se correlacionan, lo que significa que es poco probable que todas ellas se desvanezcan simultáneamente. El concepto de diversidad moldea al mecanismo de desvanecimiento de canal como un error de estallido de canal. De esta forma, proporciona copias redundantes a base temporal o de frecuencia de la información transmitida que mejora la probabilidad de transmisión de datos exitosa.

Las técnicas de diversidad incluyen diversidad temporal y diversidad de frecuencia. La diversidad de frecuencia requiere que alguna información se transmita sobre un número de portadores en donde el espacio de portadores sucesivos compensa o excede la banda ancha coherente del canal de información. La diversidad temporal emplea el uso de un número (L) de versiones de desvanecimiento independiente de la misma señal de aportación de información transmitida en las ranuras de tiempo diferentes L, en donde la separación entre la ranura de tiempo sucesivas compensa o excede el tiempo de coherencia del canal. De esa forma L copias de información transmitidas se presentan al receptor en tiempos variantes basados en la trayectoria de transmisión. Una realización de este concepto es un Receptor de Inclinación.

El Receptor de Inclinación explota el fenómeno de trayectoria múltiple para mejorar el desempeño del sistema. Los correladores de banda de base múltiple se utilizan para procesar individualmente múltiples componentes de trayectoria múltiple. Las salidas de correlacionador se agregan después para aumentar la resistencia de señal total. Las caracterizaciones anteriores se pretenden solo como una lista parcial, no limitante de técnicas ilustrativas que se pueden emplear y que no se incluyen de ninguna forma para representar ninguna limitación sobre la invención descrita. A pesar de las numerosas técnicas disponibles en le presente estado de la técnica, los receptores exhiben degradación de desempeño significante en la presencia de ambientes de trayectoria múltiples resistentes. Esto es particularmente verdadero en el caso de sistema de transmisión digital terrestre. En particular, el presente estado del receptor de técnica que utiliza un compensador típicamente utiliza métodos sus trayentes para remover las señales de trayectoria múltiple interferente. Esto tiene una desventaja distinta en un ambiente de desvanecimiento de trayectoria múltiple cambiante. En particular, estos sistemas de receptor intentan identificar y cerrarse en la señal recibida más fuerte individual que entra a través de una trayectoria o canal de transmisión dado. Esto se realiza en el inicio del compensador al establecer una tapa de magnitud de unidad en un punto central de FFE. Con la recepción, las señales que corresponden a otras trayectorias de transmisión se remueven de forma substraible de la señal total entrante. Esto remueve efectivamente toda la diversidad del procedimiento de recepción (si la diversidad se utilizó en el sistema). También, el receptor puede perder el cierre mientras la resistencia de la señal de trayectoria múltiple primaria se desvanece o aparece una nueva señal más resistente. Esto introduce equivalente de fase portadora significante en el receptor. Las condiciones de trayectoria múltiple cambiante de esa forma frecuentemente necesitan que un receptor vuelva a adquirir un cierre de portador, que resulta en una interrupción notada posiblemente notable en información que fluye a un usuario en el receptor.

BREVE DESCRIPCIÓN DE LA INVENCIÓN De acuerdo con otro aspecto de la invención, un receptor digital para procesar una señal recibida de un canal incluye un desmodulador digital y un compensador acoplado al desmodulador digital. El compensador incluye un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera incluye una pluralidad de tapas de filtro de alimentación delantera. Los coeficientes están asociados con la pluralidad de tapas de alimentación delantera y los valores de todos los coeficientes asociados con la pluralidad de tapas de filtro de alimentación delantera son dinámicamente determinados. De acuerdo con otro aspecto de la presente invención, un receptor digital para procesar una señal recibida de un canal incluye una unidad de sincronización, un desmodulador digital acoplado a la unidad de sincronización, y un compensador acoplado al desmodulador. El compensador incluye un filtro de alimentación delantera y un compensador de reaiimentación de decisión (DFE), en donde el filtro de alimentación delantera y el DEF incluyen una pluralidad de tapas. Los coeficientes están asociados con la pluralidad de tapas y los valores de todos los coeficientes asociados con la pluralidad de tapas con optimizados conjuntamente. De acuerdo con otro aspecto de la presente invención, un método para procesar una señal recibida de un canal incluye proporcionar un desmodulador digital y proporciona un compensador acoplado al desmodulador. El compensador incluye un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera incluye una pluralidad de tapas de filtro de alimentación delantera. Los coeficientes están asociados con la pluralidad de tapas de filtro de alimentación delantera y los valores de todos los coeficientes asociados con la pluralidad de tapas de filtro de alimentación delantera son dinámicamente determinados. De acuerdo con otro aspecto de la presente invención, un método para procesar una señal recibida de un canal incluye proporcionar una unidad de sincronización, proporcionar un desmodulador digital acoplado a la unidad de sincronización, y proporcionar un compensador acoplado al desmodulador. El compensador incluye un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera y el DFE incluyen una pluralidad de tapas. Los coeficientes están asociados con la pluralidad de tapas y los valores de todos los coeficientes asociados con la pluralidad de tapas son conjuntamente optimizados. De acuerdo con otro aspecto más de la presente invención, un medio legible por computadora para procesar una señal recibida de un canal ¡ncluye la programación para implementar múltiples rutinas. Una primera rutina implementa un desmodulador digital. Una segunda rutina implementa un compensador en respuesta al desmodulador. El compensador incluye un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera incluye una pluralidad de tapas de filtro de alimentación delantera y en donde los coeficientes están asociados con la pluralidad de tapas de filtro de alimentación delantera. Una tercera rutina dinámicamente determina los valores de todos los coeficientes asociados con la pluralidad de tapas de filtro de alimentación delantera. De acuerdo con otro aspecto de la presente invención, un medio legible por computadora para procesar una señal recibida de un canal incluye la programación para implementar múltiples rutinas. Una primera rutina implementa una unidad de sincronización. Una segunda rutina implementa un desmodulador digital en respuesta a la unidad de sincronización. Una tercera rutina implementa un compensador en respuesta al desmodulador. El compensador incluye un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera y el DFE incluyen una pluralidad de tapas, y en donde los coeficientes están asociados con la pluralidad de tapas. Una cuarta rutina conjuntamente optimiza los valores de todos los coeficientes asociados con la pluralidad de tapas. Otros aspectos y ventajas de la presente invención serán evidentes al considerar la siguiente descripción detallada.

BREVE DESCRIPCIÓN DE LOS DIBUJOS La Figura 1 es una gráfica que muestra la relación entre desvanecimiento a pequeña y gran escala con el tiempo; La Figura 2 es una gráfica que muestra un patrón de ojo abierto modulado de ocho-VSB; La Figura 3 es un diagrama de bloque esquemático de un receptor digital avanzado de acuerdo con la presente invención; La Figura 4 es un diagrama del formato de segmento de código de estructura de banda de base ATSC que muestra el segmento de datos de estructura de sincronización de marco; La Figura 5 es un esquema de una modalidad de un compensador para utilizar en el receptor digital avanzado de la Figura 3; La Figura 6 es un diagrama de bloque de una modalidad de una unidad de estimación de retraso de canal a base de sincronización de segmento (CDEU); La Figura 7 es un diagrama que muestra la posición relativa de un centro virtual relativo para fantasmas detectados en un canal de transmisión; La Figura 8 es un diagrama que muestra las posiciones relativas de fantasmas detectados en un canal de transmisión; La Figura 9 es un diagrama de bloque de una modalidad de un correlador de sincronización de segmento ATSC; La Figura 10 es un diagrama de bloque de una modalidad de un integrador "de escape"; La Figura 11 es un diagrama de bloque de una modalidad de un estimador centroide; La Figura 12 es un diagrama de flujo que ilustra la operación de un CDEU; La Figura 13 es un diagrama de bloque de otra modalidad de un CDEU basado en sincronización de segmento; La Figura 14 es un diagrama de bloque de una modalidad de un CDEU a base de sincronización de marco; La Figura 15 muestra la ubicación de señales de fantasma en un canal de transmisión relativo a funciones de ventana; La Figura 16 es un diagrama de flujo que ilustra operaciones de otra modalidad de un CDEU; La Figura 17 es la ubicación de señales de fantasma en un canal de transmisión relativo a funciones de ventana; La Figura 18 es un diagrama de bloque de otra modalidad de un CDEU a base de sincronización de marco; La Figura 19A-19D muestran la relación entre el centro virtual del canal virtual, salidas FFE (ZFUERA)> y las tapas de FFE y DFE y coeficientes; Las Figuras 20A y 20B muestran la relación entre el centro virtual del canal virtual, salida FFE (ZFUERA)> y las tapas FFE y DFE; La Figura 21 es un diagrama de flujo de operación que ¡lustra la operación del sistema.20 de la Figura 3 para desarrollar una estructura de compensador traslapado o un compensador sin una tapa de centro fija; La Figura 22 es un diagrama de bloque de una modalidad de un compensador traslapado con rastreador de fase; La Figura 23 es un diagrama de bloque de una modalidad de un compensador traslapado con un rastreador de fase; La Figura 24 es un diagrama de bloque de una modalidad de un compensador traslapado con un rastreador de fase; La Figura 25 es un diagrama de bloque de una modalidad de un compensador traslapado con un rastreador de fase; La Figura 26 es un diagrama de bloque de una modalidad de un compensador traslapado con un rastreador de fase; La Figura 27 es un diagrama de bloque de una modalidad de un compensador traslapado con un rastreador de fase; • La Figura 28 es un diagrama de bloque de una modalidad de un compensador traslapado con un rastreador de fase; La Figura 29 es un diagrama de bloque de una modalidad de una sincronización y sistema de realimentación de desmodulación que emplea un compensador traslapado; La Figura 30 es un diagrama de flujo que ¡lustra la operación de otra modalidad del sistema 900 de La Figura 29 para controlar la operación de un procedimiento de optimización de compensador traslapado y ciclos de realimentación de control de sincronización y desmodulación; La Figura 31 es un diagrama de bloque de otra modalidad de un sistema de realimentación de sincronización y desmodulación que emplea un compensador traslapado; La Figura 32 es un diagrama de bloque de una modalidad de un compensador traslapado dentro de un ciclo de realimentación de desmodulación y sincronización combinado; La Figura 33 es un diagrama de bloque de una modalidad de un compensador traslapado dentro de un ciclo de realimentación de desmodulación y sincronización combinado; La Figura 34 es un diagrama de bloque de una modalidad de un compensador traslapado dentro de un ciclo de realimentación de desmodulación y sincronización combinado; La Figura 35 es un diagrama de bloque de una modalidad de un compensador traslapado dentro de un ciclo de realimentación de desmodulación y sincronización combinado; Las Figuras 36A y 36B muestran características cualitativas de un filtro equivalente en tiempo y postfiltro equivalente en portador, respectivamente; La Figura 37 es un diagrama de bloque de una modalidad de un sistema de control dirigido a correlación de sincronización de campo/marco para controlar un VCXO en un sistema de receptor digital; Las Figuras 38A-38C muestran una relación de una función de peso de correlación para ubicación de señales de fantasma en el canal; La Figura 39 es un diagrama de bloque de una modalidad de un sistema de realimentación de sincronización dirigido a correlación; La Figura 40 es un cuadro de flujo que describe la operación de una modalidad de un sistema de ciclo de realimentación y sincronización dirigida; La Figura 41 es un diagrama de bloque de una modalidad de un sistema que produce una señal de control dirigida a correlación a base de sincronización de segmento; La Figura 42 es un cuadro de flujo que describe la operación de una modalidad de un sistema para generar una señal de control dirigida de correlación de base de sincronización de segmento; La Figura 43 es un diagrama de bloque de una modalidad de un ciclo de realimentación de rastreo de portador dirigido de correlación a base de sincronización de segmento; y La Figura 44 es un diagrama de bloque de una modalidad de un ciclo de realimentación de sincronización dirigido de retraso de canal.

DESCRIPCIÓN DETELLADA DE LAS MODALIDADES PREFERIDAS Para propósitos de promover un entendimiento de los principios de la invención, ahora se hará referencia a las modalidades ilustrada en los dibujos y el idioma específico que se utilizara para describir la misma. Sin embargo se entiende que no se pretende ninguna limitación del alcance de la invención. Cualquiera de las alteraciones a y además modificación de las modalidades descritas, y cualquiera de las otras solicitudes de los principios de la invención como se describen aquí se contemplan como normalmente se le ocurriría a un experto en la técnica a la que se refiere la invención. Un aspecto del presente sistema ilustrado en la Figura 3 es un sistema de receptor digital con estabilidad y desempeño significativamente mejorados cuando se reciben las señales moduladas en varios ambientes de trayectoria múltiple. Las técnicas, dispositivos, y sistemas modalizados en este nuevo receptor digital se pueden adaptar a varios formatos de modulación, que incluyen, pero no se limitan a, QAM, QAM, VSB. Ilustrativamente, un estándar de transmisión ilustrativo no limitante de interés es el estándar ATSC adoptado para la transmisión HDTV en los Estados Unidos. El estándar de transmisión ATSC utiliza una señal 8-VSB portador suprimido que tiene una señal de piloto en la frecuencia de portador suprimido para utilizarse para lograr el cierre de portador en un receptor VSB. Como se muestra en la Figura 4, el formato de transmisión de datos ATSC comprende dos campos por marco. Cada campo tiene 313 segmentos que consisten de 832 símbolos de nivel múltiple. Cada segmento tiene un carácter de sincronización de segmento de cuatro símbolos seguido por una carga útil de 828 símbolos. El primer segmento de cada campo contiene un segmento de sincronización de campo mientras los segmentos restantes se utilizan para transportar paquetes de datos. La sincronización de campo se caracteriza por una secuencia de número pseudoaleatorio (PN) de 511 símbolos predeterminada y tres secuencias (PN) largas de 63 símbolos predeterminadas. La secuencia (PN) larga de 63 símbolos media (PN) se invierte en cada campo sucesivo. Una señal de control de modo VSB (definida en el tamaño de constelación VSB) sigue la última secuencia 63 PN, que se sigue por 92 símbolos reservados y 12 símbolos copiados del campo previo. Se entenderá por aquellos expertos en la técnica que la presente invención es adaptable a otros estándares de transmisión sin experimentación indebida. Una modalidad de la presente invención es el sistema 20, mostrado en la Figura 3. El sistema 20 recibe y procesa una señal de transmisión ATSC e incluye un receptor de extremo frontal análogo 30, sincronización 40, desmodulador digital 42, filtro de raíz Nyquist (NRF) 44, compensador 46, corrección de error hacia delante (FEC) 48, control no coherente (NSC) 50, control dirigido a decisión (DDC) 52 y sistema de control 54. Otras modalidades del sistema 20 también detectan la presencia de una sincronización de segmento, sincronización de campo/marco, y la relación señala ruido, SNR en varios puntos en el sistema 20. Ilustrativamente, algunas modalidades del sistema 20 determinan el SNR de los datos recibidos. Otras modalidades determinan el SNR de la señal recibida basándose en la señal de sincronización recibida. Ciertas otras modalidades cuantifican el desempeño del compensador basándose en la velocidad de error de datos. Similarmente, otros elementos del sistema 20 también utilizan una velocidad de error de datos para cuantificar el desempeño de los mismos. Incluso otras modalidades, también utilizan métricas de desempeño desarrolladas por el decodificador de enrejado en el compensador como se describió en la patente de E.U.A. No.6,829,297. Algunas modalidades dei sistema 20 también detectan una señal de sincronización de marco o campo en una de las salidas del compensador 46. Otras modalidades del sistema 20 determinan si la sincronización 40 o desmodulador digital 42 se cierra a la señal recibida. El sistema de control 54 se conecta (no mostrado) a varios elementos del sistema 20 y generalmente dirige la función del sistema 20. Ilustrativamente, en algunas modalidades, el sistema de control 54 prevé el inicio de sistema, selección de modo de operación, y adaptación de los coeficientes de compensador. Como se describe posteriormente, el sistema de control 54 recibe un estimado de retraso de canal 84 (CDE), salida de compensador 88, y decisiones símbolo de adaptación 94. El sistema de control 54 también recibe sincronización de segmentos de señales 96, sincronización de campo/marco 98, SNR 100, cierre de DSXO 102, y cierre NCO 104. La sincronización de segmento 96 es una señal que indica que una sincronización de segmento válido se detectó en la salida deseada del compensador 46 u otros elementos del sistema 20. La sincronización de campo/marco 98 es una señal que indica que una sincronización de campo/marco válido se detectó en una salida válida deseada del compensador 46 u otros elementos del sistema 20. Similarmente, SNR 100 es un SNR estimado de la señal recibida en una salida deseada del compensador 46. El cierre DCXO 102 es una señal que indica que la sincronización 40 se cerró a al base de tiempo de la señal entrante. Finalmente, el cierre NCO 104 es una señal que indica que el desmodulador digital 42 se cerró al portador entrante. La entrada del receptor de extremo frontal análogo 30 se conecta a una antena u otra fuente de señal que recibe una señal de transmisión. El receptor de extremo frontal análogo 30 sintoniza una señal de transmisión RF deseada, y proporciona un control de obtención automático (AGC) y amplificación de señal, y convierte la señal recibida a una frecuencia intermedia (IF) para utilizarse en el procedimiento de desmodulación. El receptor de extremo frontal analógico 30 puede incluir circuitos de sincronización RF, circuito IF, y circuito de control de obtención automático para optimizar la señal recibida en la presencia de ruido. El receptor de extremo frontal analógico 30 también convierte hacia abajo la señal recibida en una señal de banda de base cercana. Ilustrativamente, la señal de banda de paso lF recibida de una señal 8-VSB suprimida de portador de banda de base cercano adaptada en el estándar ATSC puede centrarse aproximadamente a 5.38 MHz.

De acuerdo con la presente ¡nvención, la sincronización 40 es parte de la función de recuperación de tiempo total responsable de muestrear la señal entrante y sincronizar el sistema 20 a la base de tiempo de la señal entrante. La sincronización 40 recibe una señal de banda de base cercana análoga 60 del receptor de extremo frontal análogo 30 y produce una señal de banda de base cercana digitalizada 62. La sincronización 40 también recibe señal de realimentación de sincronización dirigida de decisión 66 del control dirigido de decisión 52, y una señal de realimentación de sincronización no coherente 64 de control no coherente 54. En una modalidad de la presente ¡nvención, la sincronización 40 incluye un convertidor A/D (no mostrado) que muestrea la señal de banda de base cercana análoga entrante 60 para producir una señal de banda de base cercana digital 60 basándose en un reloj de muestra producido por un VCXO controlado de realimentación. El sistema de control 54 controla la sincronización 40 para seleccionar cualquier señal de realimentación de sincronización dirigida de decisión 66 o señal de* realimentación de decisión no coherente 64 para controlar la fase y frecuencia del reloj de muestra A/D. En otras modalidades, la sincronización 40 también recibe una señal de realimentación de control dirigida de correlación (no mostrada). La señal de realimentación seleccionada se filtra para producir una señal de control que rige la frecuencia de salida DECXO y la fase. Ilustrativamente, en ciertas modalidades el sistema de control 54 inicialmente configura la sincronización 40 para utilizar señal de realimentación de sincronización no coherente 64 para regir la operación VCXO. La señal de banda de base cercana análoga 60 se muestrea por sincronización 40 basándose en el reloj de muestra VCXO de realimentación controlada. Después de que el sistema 20 se convierte al menos parcialmente, el sistema de control 54 selectivamente configura la sincronización 40 para utilizar la señal de realimentación de sincronización dirigida de decisión 66 para regir la operación VCXO. Ilustrativamente, algunas modalidades de sincronización 40 adaptadas a un sistema ATSC incluyen un VCXO que dirige un muestreo A/D a una velocidad de aproximadamente 21.52 MHz, que es el doble que la velocidad de símbolo de la señal recibida en un sistema ATSC. Después de que se cerró el VCXO a la base de tiempo de la señal recibida, el sistema de control 54 recibe una indicación positiva del Cierre VCXO 1102. Se apreciará que existen numerosas técnicas disponibles para aquellos expertos en la técnica para determinar si un VCXO se cierra a una señal entrante. En otras modalidades, la sincronización 40 re-muestrea la salida de una A/D de una velocidad fija. Ilustrativamente, un A/D muestrea la señal entrante 60 a una velocidad fija. El convertidor de velocidad de muestra re-muestrea la señal de banda de base cercana digitalizada para desarrollar una velocidad de muestra de salida deseada que se sincroniza a la velocidad de símbolo entrante. Similar a lo discutido anteriormente, el sistema de control 64 selectivamente controla el procedimiento de muestreo al utilizar ya sea la señal de realimentación de sincronización no coherente 64 o la señal de realimentación de sincronización dirigida a decisión 66 basándose en el estado operacional del sistema 20. El desmodulador digital 42 es parte del rastreo de portador total y función de recuperación del sistema 20 y desmodulada la salida de banda cercana de sincronización 40 a la banda de base. Como se muestra en la Figura 3, el desmodulador digital 42 recibe la señal de banda de base cercana digitalizada 62 de la sincronización 40, a una señal de realimentación de rastreo de portador dirigido a decisión 74 del control dirigido a decisión 52, y la señal de realimentación de rastreo portador no coherente 72 del control no coherente 50. Aunque no se muestra, otras modalidades del desmodulador digital 42 también reciben una señal de realimentación de control dirigida a correlación. De acuerdo con una modalidad, el desmodulador digital 42 digitalmente modula hacia abajo la señal de banda de base cercana 62 a una salida de banda de base compleja sobre muestreada de 2 tiempos que tiene una señal en componente en fase 68 y señal de componente de cuadratura 70. Antes de los pasos de filtrado, discutidos anteriormente, la señal de componente en fase 68 y la señal de componente de cuadratura 70 ambos tienen componentes de frecuencia negativos y positivos. La salida del desmodulador digital 92 se filtra por paso bajo por el Filtro de Raíz Nyquist 44 para remover señales fuera de banda.

Como se explicó anteriormente, el sistema de control 54 controla selectivamente la señal de realimentación que rige la operación del desmodulador digital 42. Durante el arranque del sistema inicial, la operación del desmodulador digital 42 se rige por una señal de realimentación de rastreo de portador no coherente del NCC 50. El NCC 50 rastrea la frecuencia de portador recibida y rige la frecuencia de mezcla hacia abajo producida por una porción NCO del desmodulador digital. Después que el sistema 20 se converge al menos parcialmente, el sistema de control 54 configura el desmodulador digital 42 para utilizar la señal de ciclo de realimentación controlado dirigido a decisión para proporcionar rastreo de portador mejorado y rige y el procedimiento de conversión hacia abajo. En algún punto deseado de la operación de desmodulación digital, el Cierre NCO 104 indica al sistema de control 54 que el NCO está cerrado para el portador de la señal recibida. En algunas modalidades de la presente ¡nvención, solo la señal de componente en fase 68 se utiliza por el compensador 46 para reducir la complejidad del sistema. Alternativamente, otras modalidades de la presente invención utilizan la señal de banda de base sobre-muestreada en conjunto con un FFE fraccionalmente espaciado incorporado en el compensador 46 del sistema 20. El desmodulador 42 proporciona la señal en componente en fase 68 y la señal de componente de cuadratura 70 como entradas tanto para el NRF 44 como para NCC 50. El NRF 44 filtra los componentes de frecuencia superiores de la señal desmodulada para producir una señal de banda de base en fase filtrada (lF) 76 y señal de banda de base de cuadratura filtrada (QF) 78 como entradas al compensador 46. En algunas modalidades, el NRF 44 es un filtro de paso bajo con una banda ancha con lado doble de 5.38 MHz y 11% de impresión.

Como se describió en las solicitudes copendientes del inventor, la Solicitud de E.U.A. No. 10/408,053 intitulada "Recuperación de Portador para Receptores DTV" y Solicitud de E.U.A. No. 10/407,634 intitulada "Sistema y Método para Recuperación de Reloj de Símbolos" incorporadas aquí, NCC 50 utiliza la señal piloto e información redundante en las ranuras de Nyquist superior e inferior para desarrollar una señal de realimentación de rastreo de portador no coherente y una señal de sincronización de tiempo de símbolo no coherente. Como se mencionó anteriormente, el NCC 50 proporciona la señal de realimentación de rastreo de portador no coherente 72 como una entrada al desmodulador digital 42 y la señal de realimentación de sincronización no coherente 64 como una entrada a la sincronización 40. Como se ilustró en la Figura 3 el compensador 46 recibe la señal de componente de banda de base lF 76 y QF 78 del NRF 44. En algunas modalidades, el compensador 46 se utiliza lF 76 y QF 78. En otras modalidades, el compensador 46 solo utiliza lF 76, también denominado como el componente real de la señal desmodulada. Algunas modalidades del compensador 46 establecen y actualizan coeficientes que utilizan técnicas de alimentación delantera, mientras otros utilizan técnica de realimentación tal como reajuste LMS. Si estas modalidades estiman el retraso de canal como parte de este procedimiento. El compensador 46 proporciona el sistema de control 54 con el CDE 84. El sistema de control 54 después dirige el procedimiento de adaptación de coeficiente de compensador a través de un algoritmo LMS para desarrollar una respuesta de canal virtual que crea una señal recibida estable al combinar ventajosamente una multiplicidad de señales de fantasma recibidas. En otras modalidades, el compensador 46 incluye un decodificador de enrejado integrado en la estructura de compensador. En algunas modalidades, la salida de codificador de enrejado se utiliza para actualizar las muestras de datos en el DFE de compensador o dirigir el procedimiento de adaptación de coeficiente de compensador en una base en curso. En otras modalidades, las salidas de etapa de decodificador de enrejado intermedia se utilizan para dirigir el compensador. Incluso en otras modalidades, como se muestra en la Solicitud de patente de E. U. A. No. 10/407,610, intitulada "Estructura Transpuesta para Compensador de Realimentación de Decisión Combinado con Decodificador de Enrejado", incluye una estructura de decodificador de enrejado DFE combinada. Incluso en otras modalidades, como se muestra en la Solicitud de patente de E. U. A. No. 09/884,256, la salida de las etapas intermedias de un codificador de enrejado se acopla a través de un delineador a entradas de ciertas etapas del DFE. Como se describió aquí, el compensador 46 incluye técnicas para estimar el retraso de canal de transmisión a través del cual se transmite la señal de soporte de información. El compensador 46 proporciona el sistema de control 54 con el CDE 84, que se utiliza en conjunto con otras técnicas de adaptación de compensador para desarrollar los coeficientes de etapa del compensador 46. El sistema de control 54 utiliza el CDE 84 para alinear el compensador relativo al canal. El CDE 84 se desarrolla de un estimado de una respuesta de impulso de canal (CIR). Algunas modalidades estiman el CIR al correlacionar la llegada de señal de sincronización. Ciertas modalidades utilizan la señal de sincronización de campo/marco. Otras modalidades utilizan una señal de sincronización de segmentos. Incluso otras modalidades utilizan tanto la sincronización de segmentos como la sincronización de marco para entrenar los coeficientes del compensador 46. Además, otras modalidades estiman el CIR al correlacionar otras señales dentro de la señal recibida. Algunas modalidades del compensador 46 no tienen tapa de centro o tapa de referencia. Esto permita ventajosamente que el compensador permanezca estable e incluso cuando un fantasma de trayectoria múltiple disminuye significativamente la señal recibida principal. Otras modalidades incluyen un compensador traslapado con una salida de centro virtual. En un compensador traslapado algunas muestras contenidas en las porciones FFE y DFE dei compensador 46 se relacionan temporalmente. La estructura de compensador traslapado permite que el centro virtual se coloque estratégicamente dentro del compensador para minimizar el efecto de ruido y mejorar el desempeño total. Además, algunas modalidades del compensador 46 también incluyen un rastreador de fase dirigida a decisión para remover cualquier ruido de fase recibido al no eliminado por el desmodulador digital 42. Ciertas de estas modalidades también incluyen técnicas para enlazar la operación de la señal de realimentación de rastreo de portador dirigida 74 a la operación del rastreador de fase dirigido a decisión. Como se ilustra en la Figura 3, en algunas modalidades del sistema 20, el compensador 46 proporciona control dirigido a decisión 52 a una decisión de símbolo de sincronización 86 y una señal de datos compensada correspondiente 88. Como se describió aquí, la señal de datos compensada 88 es la señal de datos proporcionada al dispositivo de decisión (no mostrado) del compensador. La decisión de símbolo de sincronización 86 es el valor producido por un dispositivo a decisión dentro del compensador. En algunas modalidades, la decisión de símbolo de sincronización 86 es la salida de un cortador de decisión. En otras modalidades la decisión de símbolo de sincronización 86 es la salida de una etapa seleccionada de un decodificador de enrejado. En ciertas modalidades de la presente invención del compensador 46 proporciona al control dirigido de decisión 52 una señal compensada intermedia 90 que corresponde a la decisión de símbolo de sincronización 86. Como se describió anteriormente, en algunas modalidades la señal compensada intermedia 90 viene de la salida de un FFE. En otras modalidades la señal compensada intermedia 90 es la salida FFE corregida de fase. En algunas modalidades, la decisión de símbolo de adaptación 94 es una señal de entrenamiento conocida, tal como una señal de sincronización generada. En otras modalidades la decisión de símbolo de adaptación 94 es la salida de un cortador de decisión de compensador 46. En ciertas modalidades, la decisión de símbolo de adaptación 94 es la salida de un decodificador de enrejado del compensador 46 o un estado intermedio u otra etapa del decodificador de enrejado. Incluso en otras modalidades, la decisión de símbolo de adaptación 94 depende del estado de operación del sistema 20 o el compensador 46. El control dirigido a decisión 52 genera la señal de realimentación de rastreo de portador dirigida a decisión 74 y la señal de realimentación de sincronización dirigida a decisión 66. La señal de realimentación de rastreo de portador dirigida a decisión 74 es un estimado de error de rastreo de portador pesado de decisión de un símbolo recibido particular. Similarmente la señal de realimentación de sincronización dirigida a decisión 66 representa un estimado de error de tiempo pesado de decisión para un símbolo recibido. La entrada de FEC 48 recibe la decisión de símbolo FEC 80 del compensador 46. El FEC realiza un número de pasos de procesamiento de post señal para corregir los errores contenidos en los datos recibidos. Ilustrativamente, el FEC 48 realiza la sincronización de marco, desintercalar los datos, y corrección de error delantera de Reed-Solomon. Una modalidad del compensador 46, ilustrada como el compensador 200 en la Figura 5, recibe como entradas la señal de banda de fase filtrada (lF) 76 y señal de banda de base de cuadratura filtrada (QF) 78, y proporciona como salidas la decisión de símbolos FEC 80, decisión de símbolo de sincronización 86, señal de datos compensada 88, señal compensada intermedia 90, y decisión de símbolo de adaptación 94. Como se explica aquí, algunas modalidades del compensador 20 no procesa QF. El compensador 200 además incluye un compensador de alimentación delantera (FFE) 210, agregador 212, dispositivo de decisión 214, DFE 216, y sistema de control 54. Como se ilustra en la Figura 5, en algunas modalidades del compensador 200, el FFE 210 recibe como entrada la señal de banda de base en fase filtrada 76. Aunque no se muestre en la Figura 5 por claridad, algunas modalidades del FFE 210 también recibe QF. La salida del FFE 210 proporciona la señal compensada intermedia 90 a la primera entrada del agregador 212. La salida del DFE 216 proporciona la segunda entrada del agregador 212. La salida del agregador 212 es la señal compensada 88, que sirve como la entrada al dispositivo de decisión 214. Aunque no se muestra, el sistema de control 54 se conecta a varios elementos del compensador 200, que rigen la operación del compensador 200, y adaptan los coeficientes de FFE 210 y DFE 216. El FFE es uno de una clase de filtros conocidos en la técnica que incluyen filtros de alimentación delantera (FFF's) y filtros de respuesta de pulso finito (FIR) y serán evidentes para un experto en la técnica utilizar un FFF o un filtro FIR como un substituto apropiado para el FFE como se utiliza aquí. Como se ilustra en la Figura 5, el dispositivo de decisión 214 proporciona una variedad de salidas que incluyen decisión de símbolo FEC 80, decisión de símbolo de sincronización 86, salida de símbolo de realimentación de compensador 92, y decisión de símbolo de adaptación 94. La salida de símbolo de realimentación de compensador 92-es la salida de dispositivo de decisión proporcionada a DFE 216. La decisión de símbolo FEC 80 es la salida final del compensador 200 proporcionada al FEC 48, mientras la decisión de símbolo de sincronización 86 se proporciona al control dirigido a decisión 52 (ver Figura 3). En algunas modalidades, la decisión de símbolo de sincronización 86 es la salida de un circuito de cortador de decisión. En otras modalidades, la decisión de símbolo de sincronización 86 se obtiene de la salida o una etapa seleccionada de un enrejado o decodificador de Viterbi. Incluso en otras modalidades, la decisión de símbolo de sincronización 86 se obtiene selectivamente ya sea de un circuito de cortador de decisión o la salida o estado de un decodificador de enrejado dependiendo del estado operacional de un compensador 200. En la modalidad descrita aquí, la decisión de símbolo de sincronización 86 puede proporcionar diferentes salidas a los ciclos de realimentación de rastreo y sincronización de portador, respectivamente. En algunas modalidades, la salida de símbolo de realimentación de compensador 92 se obtiene de la salida de un circuito de cortador de decisión. En otras modalidades, la salida de símbolo de realimentación de compensador 92 se obtiene de la salida o de una tapa seleccionada de un enrejado o decodificador de Viterbi. Incluso en otras modalidades, la salida de símbolo de realimentación de compensador 92 actualiza los valores en DFE 216 mientras se corrijan. Alternativamente, el sistema de control 54 selectivamente elige la estructura de datos para la salida de símbolo de realimentación de compensador 92 dependiendo del estado operacional del sistema. El sistema de control 54 adapta los coeficientes del compensador 200 que utilizan la decisión de símbolo de adaptación 94. Similar a las decisiones de símbolo de sincronización 86, en algunas modalidades, la decisión de símbolo de adaptación 94 es la salida de un circuito de cortador de decisión. En otras modalidades, la decisión de símbolo de adaptación 94 se obtiene de la salida o una etapa seleccionada de un codificador de enrejado. Incluso en otras modalidades, la decisión de símbolo de adaptación 94 es un símbolo de entrenamiento. Incluso en otras modalidades, la decisión de símbolo de adaptación 94 se obtiene selectivamente de circuito de cortador de decisión de dispositivo de decisión, una etapa de decodificador de enrejado intermedio, o salida de decodificador de enrejado dependiendo del estado operacional del compensador 200. En ciertas modalidades, la decisión de símbolo FEC 80, decisión de símbolo de sincronización 86, salida de símbolo de realimentación de compensador 92, y decisión de símbolo de adaptación 94 son los mismos que la señal de la salida de cortador de decisión del dispositivo de decisión 214. En ciertas otras modalidades, la decisión del símbolo FEC 80, decisión de símbolo de sincronización 86, salida de símbolo de realimentación de compensador 92, y decisión de símbolo de adaptación 94 son funcionalmente diferentes y se obtienen de diferentes etapas del dispositivo de decisión 216 como se describió anteriormente.

Como un ejemplo no limitante, en algunas modalidades de la presente invención, el dispositivo de decisión 214 es un decodificador de enrejado y selectivamente controla la fuente de salidas respectivas. Ilustrativamente, la decisión de símbolo de sincronización 86 se puede obtener selectivamente de una porción deseada de un decodificador de enrejado. En un primer caso, el sistema de control 54 selectivamente controla la decisión de símbolo de sincronización 86 para hacer una salida de cortador de decisión del dispositivo de decisión 216. En un segundo caso, el sistema de control 54 selectivamente controla la decisión de símbolo de sincronización 86 para hacer un símbolo corregido de error parcial o completamente del decodificador de enrejado del dispositivo de decisión 216. Como se muestra en la Figura 5, DFE 216 recibe una entrada a la salida de símbolo de realimentación de compensador 92. En ciertas modalidades, por ejemplo cuando el dispositivo de decisión 214 incluye un decodificador de enrejado, la salida de símbolo de realimentación 92 se controla selectivamente. Ilustrativamente, en ciertas modalidades de la presente invención la salida de símbolo de realimentación de compensador 92 puede ser la salida de una porción de cortador de decisión de un decodificador de enrejado. Mientras los coeficientes de compensador se adaptan para remover una porción de la distorsión de canal de transmisión, el sistema de control 54 puede actualizar selectivamente los valores en DFE 216 de los símbolos corregidos del decodificador de enrejado. En ciertas otras modalidades, como se describió en la Solicitud de E.U.A. co-pendiente 10/407,610, intitulada "Estructura Transpuesta para un Compensador de Realimentación de Decisión Combinado con un Decodificador de Enrejado", el dispositivo de decisión 214 proporciona una salida de símbolo corregido de error al DFE 216 de una de las memorias de rastro de decodificador de enrejado. Incluso en otras modalidades, como se describió en las Solicitud de E.U.A. co-pendiente del inventor No. 09/884,256, intitulada "Decodificador de Enrejado Combinado y Compensador de Realimentación de Decisión", la salida de tapas del decodificador de enrejado se utilizan para desarrollar entradas al menos a una porción de las etapas del DFE. El sistema mostrado en la Figura 5, el sistema de control 54 se conecta al FFE 210, el dispositivo de decisión 214, DFE 216 y CDEU 230, aunque para claridad no se muestran todas las conexiones. Además, el sistema de control 54 recibe CDE 84 señal de datos compensado 88 decisión de símbolo de adaptación 94, señal de sincronización de segmento 96 para un detector de sincronización de segmento (no mostrado), señal de sincronización de campo/marco 98 de un detector de sincronización de campo/marco 218, y señal SR 100.

Entre otras cosas, el sistema de control 54 inicia y controla varias etapas y porciones del compensador 200, generación de reloj, e iniciación y operación del sistema 20. Como se describió anteriormente, el sistema de control 54 también desarrolla o adapta coeficientes de filtro o compensador 200 para eliminar el efecto de señales de pre-fantasmas y post-fantasmas. El compensador 200 nada más incluye CDEU 230, que incluye técnicas para estimar el CIR de un canal de transmisión que se utiliza subsecuentemente para estimar el retraso de canal del canal de transmisión. En algunas modalidades, el CDEU 230 recibe como entradas la señal de banda de base de fase filtrada, lF, 76 y señal de banda de base de cuadratura filtrada, QF, 78 y proporciona el CDE 84 desarrollado del estimado del CIR como una salida al sistema de control 54. En ciertas modalidades CDEU 230 no utiliza la señal de banda de base de cuadratura filtrada 78. Incluso en otras modalidades FFE 210 recibe tanto lF como QF. Como se apreciara por aquellos expertos en la técnica, la representación del compensador 200 que opera lF es para búsqueda de simplicidad de explicación y no una limitación. Como se describe posteriormente, CDEU 230 proporciona el CDE 84 que representa el retraso de compuesto en la entrada de FFE 210 al sistema de control 54. Como se describe más adelante, el retraso de compuesto refleja el retraso asociado con las señales de fantasma presentes en el canal. Basándose en el CDE 84, el sistema de control 54 determina la ubicación temporal deseada de sincronización de segmento y señales de sincronización de marco en la salida del compensador 200 que utiliza cualquiera de las técnicas descritas aquí. El sistema de control 54 adapta los coeficientes de FFE 210 y DFE 216 basándose en la diferencia entre la señal de datos del compensador 88 y la decisión de símbolo de adaptación 94. Algunas modalidades incluyen una señal de sincronización de segmentos opcional 96 y una señal de sincronización de campo/marco 98 que proporciona una indicación al sistema de centro 54 que una señal de sincronización de campo/marco 98 se detecto (por el detector de sincronización de campo/marco 218). Finalmente, la señal SNR 100 proporciona una indicación para controlar el sistema 54 de la relación de señal a ruido relativa y/o relación de error de datos de la señal compensada en la salida del compensador 46. Una modalidad del CDEU 230 se muestra en la Figura 6 como CDEU 230A, que estima el retraso del canal al detectar la resistencia de correlación y retraso relativo de las secuencias de sincronización de segmentos de las varias señales de fantasmas recibidas en la entrada de FFE 210 dentro de un periodo de segmento. Como se describe en mayor detalle más adelante, CDEU 230A correlaciona la señal recibida para un tiempo de símbolo dado en un periodo de segmento con la secuencia de sincronización de segmento conocida. Las resistencias de correlación representan un estimado del CIR del canal de transmisión. Las resistencias de correlación para cada tiempo de símbolo después se filtran temporalmente en una secuencia de periodo de segmentos. Como se describirá en relación a la Figura 1, CDEU 230A después desarrolla el CDE 84 al calcular el centroide de las resistencias de correlación temporalmente filtradas dentro de un periodo de segmentos de datos relativo a la base de tiempo local. Aunque las modalidades específicas de CDEU 230 se describen con divisiones de hardware y software específicas, esta es una forma de ejemplo y no limitación. Se apreciara se contempla otra división y configuración como ocurrirá normalmente para aquellos expertos en la técnica.

Como un primer ejemplo no limitante, ilustrada en la Figura 7, el sistema 20 recibe una señal ATSC transmitida a través de un canal. La señal recibida incluye un primer fantasma G-i un segundo fantasma G2. El retraso relativo entre la llegada de G-, y G2 es el retraso estimado en la llegada de la secuencia de sincronización de segmento de cada fantasma en el receptor dentro de un periodo de segmento. La resistencia o magnitud de cada fantasma se estima de la resistencia de correlación de la secuencia de sincronización de segmento que llega en una ranura de tiempo de símbolo particular en un periodo de segmentos. Ilustrativamente, G-i y G2 se localizan en tiempos de símbolos 128 y 512, respectivamente, dentro de un periodo de segmento de reloj de símbolo 832. Como se muestra, la correlación de una secuencia de sincronización de segmento de G1 es 60% de la magnitud de la correlación de una secuencia de sincronización de segmento asociada con G2. Aplica un promedio pesado o calculo de centroide, el CDE del canal se estima para corresponder al tiempo de símbolo 368. En otro ejemplo ilustrado en la Figura 8, el canal de la Figura 7 también incluye señales de fantasma G3? G4 y G5 en tiempos de símbolo de segmentos de datos 64, 256 y 768, respectivamente. En algunas modalidades de la presente invención, G3, G4 y G5 también se consideran cuando se calculan el CDE. En otras modalidades, se aplica una función de umbral que filtra la consideración de tales señales de fantasma de magnitud más pequeña. Regresando a la Figura 7, el CDEU 230A se adapta para operar en la presencia de señales de fantasma en el canal de transmisión de un sistema de transmisión ATSC terrestre. El CDEU 230A incluye el correlacionador 310, integrador 312, amortiguador de correlación 314, contador de símbolo 316, contador de segmentos 318, controlador 320, memoria 330, y estimador de centroide 340. CDEU 230A recibe señal de bandea de base en fase filtrada lF 76 como un entrada al correlacionador 310. El integrador 312 recibe la salida del correlacionador 310 y proporciona una salida del mismo al amortiguador de correlación 314. Similarmente, el estimador de centroide 340 recibe la salida del amortiguador de correlacionador 314 a través de la interfase 342. En la modalidad ilustrada, la interfase 342 es unidireccional, y el estimador de centroide 340 solo lee los contenidos del amortiguador de correlación 314. En otras modalidades, la interfase 342 es bidireccional. Y el estimador de centroide 340 lee y escribe los contenidos del amortiguador de correlación 314. En algunas modalidades, el contador de símbolo 316 es un contador de módulo que recibe entrada de un reloj de símbolo (no mostrado) y desarrolla una salida de cuenta de símbolo (SC) que corresponde al número de símbolo recibidos durante un periodo de segmento de datos. El reloj de símbolo proporciona un borde reloj cada tiempo de símbolo. Ilustrativamente, un periodo de segmento de sistema ATSC consiste de tiempos de símbolo 832. De esa forma, una modalidad de un contador de símbolo adaptado a un sistema ATSC es un contador de módulo 832, con valores de salida de 0 a 831. La salida de cuenta de símbolo se incrementa cada tiempo de símbolo; sin embargo no se alinean necesariamente con la sincronización de segmento. Además algunas modalidades del contador de símbolo 316 incluyen una salida de indicador de segmento (SI) que se acierta cada tiempo de símbolos 832. La salida de indicador de segmento se mide en tiempo relativo al primer símbolo contado por el contador de símbolo 316. Una modalidad del contador de segmento 318 recibe el SI de salida de indicador de segmento del contador de símbolo 316. El contador de segmento 318 cuenta el número de indicaciones de segmentos producidos por el contador de símbolos y proporciona una cuenta de segmento, SEGCNT, corresponde al número de indicaciones de segmentos recibidas dentro de un tiempo de marco. Incluso en otras modalidades, el contador de segmento 318 es un contador de módulo 313 que corresponde a los 313 segmentos por campo de datos en una transmisión de ATSC. En una modalidad alternativa, el contador de segmento 318 recibe una entrada de un reloj de símbolo e incrementa cada tiempo de símbolo 832. El controlador 320 incluye una primera interfase de control operablemente conectada al sistema de control 54 para comunicaciones con otros elementos del compensador 200 (ver Figura 5), y que además puede incluir una segunda interfase de control para comunicaciones con otros elementos CDEU 230A, que incluye el correlacionador 310, integrador 312, amortiguador de correlación 314, contador de símbolo 316, contador de segmento 318, memoria 330 y estimador de centroide 340. La segunda interfase de control reestablece la memoria y el amortiguador acero y controla varios elementos de CDEU 230A que incluyen, pero no se limitan a, leer y escribir registros de configuración, controlar el reinicio de señal, controlar acceso a memoria y ubicaciones de registro, administración de amortiguador de los varios dispositivos y otros controles y técnicas se pueden prever para aquellos expertos en la técnica. El controlador 320 también recibe las señales SC y SEGCNT del contador de símbolo 316 y contador de segmento 318 respectivamente. Como se ilustra además en la Figura 6, algunas modalidades de CDEU 230A conectan el controlador 320 y el amortiguador de correlación 314. El amortiguador de correlación 314 tiene ubicaciones de memoria que corresponden al número de tiempo de símbolo en un periodo de segmento de datos, denotado aquí como orden M(i) en donde i es el índice de orden. El valor máximo de i corresponde al número de tiempo de símbolo contenido en un segmento de datos. Aunque no se muestra, el índice variable I proporciona al amortiguador de correlación 314 por el controlador 320. Como se explica aquí, en algunos casos el índice variable i tiene el mismo valor SC proporcionado por el contador de símbolo 316. Sin embargo, en otros casos el índice variable i se proporciona por el controlador 320 para calcular el CDE 84. Ilustrativamente, una modalidad de la presente invención adaptada al estándar ATSC incluye un amortiguador de correlación 314 con ubicaciones de memoria 832 que corresponden a los 832 símbolos por segmento de datos. Como se apreciará por aquellos expertos en lá técnica, en ciertas modalidades el controlador 320 exclusivamente elige a la operación del amortiguador de correlación 314. Otras modalidades permiten que el integrador 312, controlador 320 y estimador de centroide 340 accedan al amortiguador de correlación 314. Varias técnicas, interfase, técnicas de administración de amortiguador, organizaciones de memoria y tipos se utilizan en varias modalidades como ocurrirá por un experto en la técnica y todas las ilustraciones aquí son a manera de ejemplo y no pretenden ser limitaciones. El controlador 320 también conecta a la memoria 330 y el estimador de centroide 340. Otras modalidades de CDEU 230A permiten que el sistema de control 54 acceda a la memoria 330. Como se muestra en la Figura 6, una modalidad de memoria 330 incluye el registro CDE 332, registro de estimado de centroide (CENT) 334, registro de umbral de núcleo 336, y registro de cuenta de segmento 338. Como se explica más adelante en detalle, el registro CDE 332 mantiene el retraso estimado actual asociado con el retraso de canal medida en la entrada de FFE 210. El registro CENT 334 contiene el estimado de centroide generado por el estimador de centroide 340 que corresponde al valor almacenado en el registro CDE 332. Como se describe más adelante, el registro de umbral de núcleo 336 contiene un umbral de núcleo variable utilizado para filtrar o minimizar detección de sincronización de segmento falso. Finalmente, el contenido del registro de cuenta de segmento 338 es el número de segmentos N sobre el cual CDEU 230A integra los valores de correlación producidos por el correlacionador 310 para producir un grupo de valores de correlación de sincronización de segmento filtrados temporalmente para cada tiempo de símbolo dentro de un periodo de segmentos. En algunas modalidades alternativas, los valores del umbral de núcleo y N son estáticos. Funcionalmente, el correlacionador 310 recibe y correlaciona los 4 valores más recientemente recibidos de lF 76 con una secuencia de sincronización de segmento conocidas para producir un valor de correlación de símbolo, SCV(i) ilustrativamente, en algunas modalidades, SCV(i) es el valor de correlación de símbolo para el Io tiempo de símbolo en un segmento de datos y corresponde a la salida de cuenta de símbolo 316 y la Io ubicación de disposición M(i) en amortiguador de correlación 314. Como se muestra en la Figura 9, una modalidad de correlación 310 se diseña para un sistema ATSC, e incluye el centro maestro 350 y línea de retraso 360. La línea de retraso 360 tiene primer, segundo, tercero y cuarto elementos de retraso (no mostrado) en donde el primer elemento de retraso recibe lF 76 como una entrada y tiene una primera salida de retraso 362. El segundo elemento de retraso recibe primera salida de retraso 362 y proporciona segunda salida de retraso 364. El tercer elemento de retraso recibe segunda salida de retraso 364 y proporciona tercera salida de retraso 366 al cuarto elemento de retraso, que a su vez proporciona cuarta salida de retraso 368. La salida del primer, segundo, tercer y cuarto elementos de retraso corresponden a los cuatro valores más recientemente recibidos de lF, denotados como lF3_ lp2, I F 1 y Yo, respectivamente. El centro maestro 350 genera salida SCV (i) de las salidas lF3, lF2, lF1 y lF0, la salida de el centro maestro 350 en el tiempo de símbolo i es SCV (i)= lF3- lF2- lF?+ lF0. Como se entenderá por aquellos expertos en la técnica, la longitud relativamente corta de la secuencia de sincronización de segmento, otro tiempo de símbolo, frecuentemente llevan a correlaciones ruidosas SCV (i). Ilustrativamente, los datos que pasan a través del correlacipnador 310 (ver Figura 6) pueden alinearse así mismos en una forma para causar un valor de salida de correlación máximo. Integrar los valores de SCD (i) sobre un número de periodos de segmento promedia estos valores de correlación ruidosos. En una modalidad, el integrador 312 es un integrador perfecto. En otra modalidad de integrador 312, el integrador 312A como se muestra en la Figura 10, es un integrador "de escape" e incluye amortiguador de entrada de datos 370, amortiguador de entrada de memoria 372, escalar 374, agregador 376 y amortiguador de salida 378. El integrador 312A recibe SCD (i) en el amortiguador de entrada de datos 370 del correlacionador 310 (ver Figura 9) que corresponde a SC de contador de símbolo 316. INT(i) es el valor temporalmente promediado de SCV(i) obtenido al integrar el valor SCV(i) sobre el tiempo y que se almacena un orden M(¡) del amortiguador de correlación 314. El integrador 312A recibe el valor de integración precisamente calculado, denotado como I NTv¡ejo(') para claridad y también correspondo a la cuenta de símbolo de contador de símbolo 316 el amortiguador de entrada de memoria 372. Se puede entender que SCV (i) y I NTviej0 (i ) corresponde al mismo tiempo de símbolo dentro de un periodo de segmento de datos. El amortiguador de entrada de memoria 372 proporciona INTantiguo(¡) al escalar 374. El escalar 374 multiplica I NTvíßj0(i) por el escalar deseado S y proporciona el producto al agregador 376. El agregador 376 también recibe la salida del amortiguador de entrada de datos 370 y proporciona la suma INTnuevo(i) igual SCV (Í) + (S.INTVIEJO(Í)) al amortiguador de salida 378. El amortiguador de salida 378 proporciona INTnuevo(i) para el amortiguador de correlación 314, que almacena INTNUEVo(¡) en M(i). En algunas modalidades, en donde el integrador 312A es un integrador perfecto, el valor de escalar es la unidad (S = i). En esas modalidades que tienen un integrador de escape, el valor de escalar es menor que 1. Ilustrativamente, una modalidad de la presente invención utiliza S=255/256. Integrar los valores de SCV (i) sobre un número de periodos de segmento filtra el ruido en los datos recibidos en el correlacionador 310. Como se ilustró en la Figura 11, al menos una modalidad del estimador de centroide 340 incluye el filtro 380, registro de umbral 382, multiplicador 384, substractor 386, registro PCDE 388 e integrador 390. El controlador 320 (ver Figura 6) de ahí escribe parámetros al registro de umbral 382 y registro PCDE 388. Como se explica más adelante, el integrador 390 proporciona un estimado de error de centroide 344 al controlador 320. En algunas modalidades, el controlador 320 escribe el umbral variable, del registro de umbral de núcleo 336 (ver Figura 6) en el registro de umbral 382. En otras modalidades el registro de umbral 382 es equivalente al registro de umbral de núcleo 336. El registro PCDE 388 contiene el estimado de retraso de canal propuesto (PCDE) bajo evaluación. En algunas modalidades de la presente invención el registro PCDE 388 es el equivalente de registro CDE 332 (ver Figura 6). El controlador 320 (ver Figura 6) proporciona el índice variable y al estimador de centroide 340 de la Figura 11, y el estimador de centroide 340 además recibe INT (i) del amortiguador de correlación 314 en una primera entada 342 del filtro 380. El filtro 380 también incluye una segunda entrada que recibe el umbral variable del registro de umbral 382 y proporciona una salida a la primera entrada del multiplicador 384. El registro PCDE 388 proporciona el PCDE variable a la entrada positiva del substractor 386. La entada de negación del subtractor 388 recibe el índice variable y del controlador 320. La salida del subtractor 386 es una distancia del PCDE utilizado para calcular el "momento" (en sentido matemático) que corresponde a INT(i). La salida del substractor 386 proporciona como la segunda entrada al multiplicador 384, que proporcionan el producto a la entrada del integrador 390. Como se describió más adelante, el controlador 320 busca un valor PCDE que minimiza la magnitud absoluta de una métrica denotada aquí como CCE(PCDE). En otras modalidades de la presente invención busca un cambio en el signo CCE (PCDE) para seleccionar el CDE sin considerar la magnitud absoluta del CDE. El filtro 380 realiza la función de filtro F(INT(i), umbral) en el valor absoluto de valores INT (i) almacenados en el amortiguador de correlación 314. Ilustrativamente, en algunas modalidades, el filtro 380 toma el valor absoluto de INT(i) y compara al umbral. La salida del filtro 380 es F (INT(i) umbral) = 0 para esos valores de [INT(i)]<umbral; filtro 380 tiene una salida F(INT(¡) umbral)=[INT(i)]para[INT(i)]>umbral. En otras modalidades, el filtro 380 compara el valor cuadrado de INT (i) al umbral para que si lNT(i)2< umbral, entonces la salida de filtro 380 es igual a INT(i)2, de otra forma la salida es igual a cero. Incluso en otras modalidades, el filtro 380 tiene una salida F(INT)(i), umbral)=[lNT(i)]2 para[INT(i)]2>umbral de otra forma, el filtro 380 tiene una salida F(INT(i), umbral) = 0 para [INT(i)]2=umbral. El substractor 386 desarrolla una diferencia de distancia de muestra (PCDE-i), que representa el retraso o número de muestras entre la ubicación CDE propuesta y la id0 muestra correspondiente a INT(i). El multiplicador 384 multiplica la señal de diferencia de distancia de muestra por la salida del filtro 380. El producto de multiplicador proporciona una entrada al integrador 390, que realiza la suma: CCE(PCDE)=?J0=831F(INT(i), umbral)XDist(PCDE ) en donde CCE(PCDE) es un estimado de error de centroide de CIR y refleja la distancia de PCDE de la posición del centroide del CIR (es decir, el CDE). La función Dist(X0, Xi) calcula el número de muestras de un primer tiempo de símbolo, X0 a un segundo tiempo de símbolo, X1t en un segmento de datos. Ilustrativamente, en algunas modalidades de sistemas ATSC Dist(PCDE,i) se define para tener un signo negativo por [(PCDE+416)mod 832]á<PCDE y un signo positivo por PCDE=i<(PCDE+416)mod 832. Como un ejemplo no limitante, al menos una modalidad del sistema adaptado para una transmisión estándar ATSC incluye un amortiguador de correlación 314 (ver Figura 6) con ubicaciones de memoria 832. Al asumir el valor actual del PCDE = 26, d(PCDE, i) V ¿ : 26 = i = 442 Dist(PCDE,i) = - d(PCDE, i) entonces en donde d(PCDE,i) es una métrica de distancia no negativa d(x0X?) y |x0-X?[ y OáJ¿331. Se apreciará que diferentes condiciones de límite técnica para calcular un promedio pesado o estimado de centroide aparecen varias modalidades y se puede implementar por aquellos expertos en la técnica sin experimentación indebida. Algunas modalidades alternativas del sistema incluyen una función de métrica de distancia no lineal. En algunas modalidades la función de métrica de distancia dk(Xo,x1) = |x0-X?|?. Ilustrativamente, en algunas modalidades K=2. En otras modalidades K es un número fraccional. Una modalidad de CDEU 230A ahora se discutirá con referencia continua a elementos de la Figura 6, y con referencia al cuadro de flujo de la Figura 12, que ilustró la operación de un sistema 400 adaptado para un sistema de transmisión ATSC para estimar el retraso de canal. En 402, "iniciación" el controlador 320 inicia CDEU 230A que incluye, pero no se limita a los contenidos del amortiguador de correlación 314, contador de símbolo 316, contador de segmento 318 e integrador 382. En varias modalidades eso también incluye la iniciación apropiada de varios registros de control. En algunos de las modalidades, recibir los primeros tres tiempos de símbolo de los datos de la señal de banda de base en fase filtrada lF 76 inicia el correlacionador 310. Después de la iniciación de CDEU 230A, el control procede a 404. En 404, "SCV", el correlacionador 310 recibe un nuevo símbolo de la señal de banda de base en fase filtrada lF 76 y calcula el valor de SCV (i) que corresponde a la cuenta de símbolo conducida por el contador de símbolo 316. Ilustrativamente, en el correlacionador de arranque inicial 310 produce SCV (0) en donde SC=0. El sistema 400 da cita a 406 después de calcula SCV(i). En 406, "integración", el integrador 312 recibe SCV (i) del correlacionador 310 y INTv¡ejo (i) del orden M(¡) del amortiguador de correlación 314. En el arranque inicial cada INT(i) = 0. De otra forma INT(i) corresponde al valor de integración previamente almacenado. El integrador 312 agrega SC (i) a un valor clasificado de INTv¡ej0(¡) para producir !NTnueVo(¡) en el amortiguador de salida 378. El integrador 312 después actualiza el valor de INT(i) almacenado en el orden M(i) cuando INTNUEVO(¡)- El sistema 400 después procede a 410. En 410, "SC=831", el controlador 320 determina si SC que también es el mismo que el índice variable i, es igual a la salida máxima de la salida de contador de símbolo 816. En la condición SC=831(i) en donde el rango de SC es 0 a 831, el sistema 400 transita a 414. De otra forma, en un sistema de decisión negativa (NO) 400 transita a 412. CDEU 230A después aumenta el contador de segmento 316. Al recibir el nuevo valor de SC, el controlador 320 incrementa el índice variable y transita al sistema 400 de regreso a 404. En 414, "SEGCNT<N," el controlador 320 compara la salida del contador de segmento 318, SEGCNT, al valor N almacenado en el registro de cuenta de segmento 338. En una decisión positiva SEGCNT<N (SI), el controlador 320 se ramifica de la operación CDEU 230A a 416 en donde el contador de segmento 318 se incrementa por 1. Además la salida del contador de símbolo 315 se establece a 0 (es decir, SC=0). Sin embargo, una decisión negativa SEGCNT < N (NO), se determinó que SEGCNT=N, y que el control pasa a 420. En 420, "Encontrar CDEU inicial", el controlador 320 busca amortiguador de correlación 314 para la ubicación en el orden M(i) que contiene el valor máximo de INT(i). El índice variable i que corresponde a la magnitud máxima de INT(i) se elige como el valor inicial del estimado de retraso de canal (CDE) y se coloca en el registro CDE 332 y/o registro PCDE 388. En 422, "CDEU", el estimador de centroide 340 calcula el CCE(PCDE) para el valor CDE propuesto. En 424, "encontró CDE", el controlador 320 evalúa sí CCE(PCDE) = 0 o SGN(CCE)?5GN(CENT), en donde SGN() es la función de signo de número () que regresa el signo de número en el paréntesis. En cualquier condición si se encuentra que es verdadera, la operación del sistema 400 se ramifica a 432. De otra forma, la operación del sistema 400 se ramifica a 426. En 426, "CCE(PCDE)>0," el controlador 320 termina sí CCE(PCDE)>0. En una decisión positiva (SI), la operación de CDEU 230A se ramifica a 430. De otra forma, en una decisión negativa (NO), CDEU 230A se ramifica a 428. En 428, "Incremento PCDE", controlador 320A escribe los valores actuales de PCDE y CCE(PCDE) en el registro CDE 332 y registro CENT 334, respectivamente, y aumenta el valor de PCDE almacenado en el registro PCDE 388. La operación del sistema 400 procede a 422, y CDEU 230A continuo buscando el CDE. En 430, "decremento PCDE", el controlador 320A escribe los valores actuales de PCDE y CCE(PCDE) en el registro CDE 332 y registra CENT 334, respectivamente, y disminuye el valor de PCDE almacenado en el registro PCDE 388. La operación del sistema 400 después regresa a 422, y CDEU 230A continua buscando el CDE. En 432, "CCE(PCDE) = 0," el controlador 320 evalúa si CCE(PCDE) = 0. En una decisión positiva (SI), el valor PCDE es el valor deseado y CDEU 230A procede a 434, en donde el controlador 320 escribe el valor de PCDE en el registro CDE 332 y procede a salir. De otra forma, en una decisión negativa (NO), el sistema 400 procede a 436. En 436, "seleccionar más cercano", controlador 320 determina así CENT< CCE(PCDE). En una decisión positiva, el valor almacenado en ei registro CDE 332 es el valor deseado de CDE y CDEU 230A procede a salir. De otra forma, el valor PCDE es el valor deseado de CDE (ver 434), y a partir de ahí, el controlador 320 escribe el valor de registro PCDE 388 en registro CDE 332. El sistema 400 después procede a salir. Otros algoritmos de búsqueda para seleccionar valores PCDE o serán evidentes para aquellos expertos en la técnica para utilizarse en este sistema, y el precedente no se pretende como una limitación. Otra modalidad de CDEU 230, como se ilustro en la Figura 13, es CDEU 230B que se adapta para operar en la presencia de señales de fantasma tal como existen en una transmisión ATSC terrestre. CDEU 230B desarrolla un CDE estimado tanto señales de componente de banda de base lF 76 y QF 78 del Filtro de Raíz Nyquist 44 (ver Figura 3). La función de operación de CDEU 230B es similar a la de CDEU 230A, excepto que CDEU 230B también utiliza tanto lF 76 y QF 78 para calcular la correlación de la señal recibida con la secuencia de sincronización de segmentos. CDEU 230B también agrega los resultados de correlación y las señales lF y QF correspondientes para cada tiempo de símbolo. De esa forma, similar a CDEU 230A, CDEU 230B incluye el primer correlacionador 310, primer integrador 312, primer amortiguador de correlación 314, contador de símbolo 316, contador de segmento 318, controlador 320A, memoria 330, y estimador de centroide 340. Además, CDEU 230B incluye el segundo correlacionador 310A, segundo integrador 312A, y segundo amortiguador de correlación 314A. CDEU 230B recibe señales de banda de base filtradas lF 76 y QF 78 como entradas al primer correlacionador 310 y segundo correlacionador 310A, respectivamente. Similar al integrador 312, el integrador 312A recibe la salida del correlacionador 310A, y SCVQ(i) y INTQVIEJO(¡) del amortiguador de correlación 314A. El integrador 312A proporciona INTQNUECvo(i) como una salida al amortiguador de correlación 314.

SCVQ(Í) es el valor de correlación del símbolo del lD0 tiempo de símbolo en un segmento de datos con QF y corresponde a la salida del contador de símbolo 316 y la id0 ubicación de orden MQ(i) en amortiguador de correlación 314A. El correlacionador 310, el integrador 302 y amortiguador de correlacionador 314 tienen función y operaciones similares como se describió previamente en relación al CDEU 230A. Similarmente, el correlacionador 310A, integrador 312A, y amortiguador de correlacionador 314A son funcionalmente equivalentes y realizanoperaciones y funciones similares que el correlacionador 310, integrador 312 y amortiguador de correlación 314 en CDEU 230A; sin embargo, se adaptan para operar en señal de banda de base de cuadratura Qf 78. Ilustrativamente, el amortiguador de correlación 314 sostiene los valores de correlación INT-j (i) que corresponden a lF 76, y amortiguador de correlación 314A sostiene los valores de correlación INT4(i) que corresponden a QF 78. Las salidas de los amortiguadores de correlación 314 y 314A proporcionan INT^i) y INTQ(i), respectivamente, a las entradas del calculador de magnitud 392. La salida del calculador de magnitud 392 proporciona MAG(i), una magnitud compuesta de I Tn (i) y INTQ(i), al estimador de centroide 340 y controlador 320A. De otra forma, el controlador 320A es funcional y operacionalmente similar al controlador previamente descrito 320. Otras modalidades calculan INT1(i)2+lNTQ(i)2 Incluso otras modalidades calculan MAG(i) = |INT1(i)| + |INTQ(i)|. Como se apreciará, otras métricas para la magnitud compuesta se utilizan incluso en otras modalidades. De otra forma, CDEU 230B opera mucho en la misma forma que CDEU 230A, excepto que utiliza la salida de calculador de magnitud 392, MAG (i) para calcular el centroide mientras CDEU 230A solo utiliza la magnitud del INT (i). Ilustrativamente, después de un número suficiente de periodos de segmento, el controlador 320A determina la posición inicial de PCDE al determinar el valor del índice variable i que corresponde a la magnitud máxima de MAG(i). Incluso otra modalidad de CDEU 230, ilustrada en la Figura 14, es CDEU 230C que también se adapta para un sistema de transmisión ATSC. CDEU 230C estima la posición del retraso de canal al detectar la resistencia de correlación de varias señales de fantasma recibidas con la secuencia de sincronización de marco conocida, PN511, dentro de una ventana de muestra deseada. Se entenderá que la sincronización de marco ATSC contiene una secuencia seudo aleatoria con una propiedad de circunvolución cíclica. Algunas modalidades de la presente invención ventajosamente calculan la resistencia de correlación de un fantasma particular al utilizar un filtro concordado para tomar ventaja de la longitud relativamente larga, de la secuencia de sincronización de campo/marco. Otras modalidades desarrollan in estimado de resistencia de correlación al correlacionar la señal recibida con la secuencia PN511 esperada. Como se mostró en la Figura 15, otro canal de transmisión ilustrativo no limitante incluye fantasmas G G2, G3, y G4 que cada uno tiene resistencias de correlación sobre un nivel de umbral de detección. El canal también incluyen fantasmas G5, G6 y G7, que cada uno tiene resistencias de correlación bajo el umbral de detección pero sobre el nivel de umbral de núcleos. Finalmente, el canal ilustrativo tiene fantasmas G8 y G9 bajo el nivel de umbral del núcleo. El retraso de trayectoria múltiple relativo de cada fantasma se refleja en cualquier posición relativa a lo largo del eje horizontal. Algunas modalidades de CDEU 230C aplican una función de ventana a las señales de fantasmas recibidas. Las señales de fantasma dentro de la ventana se utilizan para calcular el estimado de retraso de canal. En algunas modalidades, el espacio de la ventana se basa en la primera señal de fantasma detectada que tiene una resistencia de correlación de sincronización de marcos sobre el umbral de detección. Como se ilustro en la Figura 15, CDEU 230C primero detecta GL con resistencia de correlación sobre el umbral de detección. CDEU 230C después selecciona un espacio de ventana W, centrado sobre GL Estos fantasmas fuera de la ventana no se consideran cuando se estiman la ubicación del retraso de canal. Se apreciara que G4 no está dentro de W-i y no se considera cuando se estima la ubicación del retraso de canal. Otras modalidades de CDEU 230C seleccionan una ventana centrada sobre un fantasma con una resistencia de correlación máxima o localmente máxima. Como se ilustro en la Figura 15, CDEU 230C inicialmente detecta G-¡ y selecciona Wi como la ventana actúa, centrada sobre G-, Subsecuentemente, CDEU 230C detecta G2? con una resistencia de correlación mayor que la de G-^ CDEU 230C después selecciona una nueva ventana, W2, centrada sobre G2. Como resultado, G7 y G9 todavía no se consideran en la estimación de retraso de canal; sin embargo G4 se considera debido a que cae dentro de W2 Haciendo referencia de nuevo a la Figura 14, CDEU 230C incluye contador de símbolo 316, contador de segmento 318, estimador de centroide 340A, calculador de magnitud 392, correlacionadores 510 y 512, amortiguador de correlación 514, detector de umbral 516, controlador 520 y memoria 530. CDEU 230C recibe señales de banda de base filtradas IF 76 y QF 78 como entradas al primer correlacionador 510 y segundo correlacionador 512, respectivamente. Los correlacionadores 510 y 512 proporcionan SCV-,(i) y SCVQ(i) al calculador de magnitud 392. Los correlacionadores 510 y 512 son similares a los correlacionadores 310 y 312 de la Figura 13, excepto que están adaptados para proporcionar una correlación entre las señales lF 76 y QF 78 y secuencia de sincronización de marco o campo. SCV^i) y SCVQ(Í) son la resistencia de correlación del lF 76 y QF 78 recibidos con la secuencia de sincronización de marco o campo. El calculador de magnitud 392 proporciona MAGFS(i) como una salida al detector de umbral 516 y amortiguador de correlación 514. MAGFS(i) es similar en forma y función a MAG(i) de la Figura 13, pero opera directamente en SCV-?(i) y SCVQ(Í) en vez de los valores integrados. El amortiguador de correlación 514 operablemente se conecta al estimador centroide 340A. El controlador 520 hace interfase con la memoria 530 y recibe los valores de SC y SEGCNT del contador de símbolo 316 y contador de segmento 318, respectivamente. Similar al controlador 320 de la Figura 13, el controlador 520 proporciona estimado de retraso o de canal 84 y tiene una primera interfase de control conectada al sistema de control 54 (ver Figura 3). El controlador 520 también tiene una segunda interfase (no mostrada para búsqueda de simplicidad) a las interfases de control de correlacionador 510, correlacionador 512, amortiguador de correlación 514, detector de umbral 516, memoria 530, contador de símbolo 316, contador de segmento 318, y estimador de centroide 340A. La segunda interfase de control del controlador 520 rige la operación de varios elementos de CDEU 230C que incluye, pero no se limita a, leer y escribir registros de configuración, emitir señales de reinicio, controlar acceso memoria y registros, manejar amortiguadores de los varios dispositivos y otras funciones como ocurrida para aquellos expertos en la técnica. En varias modalidades alternativas, la primera y segunda ¡nterfases de control del controlador 520 incluyen conductores comunes de datos separados, utilizan un conductor común de datos individuales o cada uno está compuesto de una pluralidad de canales de datos individuales entre componentes, como ocurrirá para aquellos expertos en la técnica. Finalmente, la memoria de 530 incluye registro CDE 332, registro CENT 334, registro de umbral de núcleo 336, registro de umbral de detección 532 que contiene el umbral de detección variable TDEt registro de centro de ventana 534 que contiene WINCENT variable, registro de posición de símbolo de sincronización de marco (FSIM) 536 que contiene FSIM variable, y registro de posición de segmento de sincronización de marco (FSEG) 538 que contiene FSEG variable. Algunas modalidades incluyen registro de extremo de ventana 540 que contiene WINFINAL variable y registro de inicio de ventana 542 que contiene WININICIO variable. El umbral de detección TDET es el valor de salida mínimo del carburador de magnitud 392 que se reclamará para corresponder para detección de una secuencia de sincronización de marco en la corriente de datos entrante. WINCENT corresponde a la posición de memoria en el amortiguador de correlación 514 que es el centro de la función de ventana. FSYM y FSEG son los valores de contador de símbolo 315 y contador de segmento 318, respectivamente, corresponden al tiempo de símbolo que se localizan en el centro de la función de ventana. Finalmente, las variables WININICIO y WINFINAL corresponden a la primera y ultima ubicaciones de memoria en la ventana deseada en el amortiguador de correlación 514. En algunas modalidades el amortiguador de correlación 514 se configura como un amortiguador circular que tiene 2n ubicaciones de memoria dirigidas por la variable de i con valores 0 a 2n-1. En otras modalidades el amortiguador de correlación 514 mantiene valores de correlación 2n+1. Como un ejemplo no limitante, para un canal de transmisión con un centroide de el WINCENT, WFINAL=(WINCENT+n) módulo (2n) y WINICIO = (WINCENT+n + 1 ) módulo (2n). Otra modalidad de CDEU 230C ¡lustrado como el sistema 600 que opera de acuerdo con el cuadro de flujo de la Figura 16, también se adapta para una transmisión ATSC. En 602, "iniciación" los elementos de CDEU 230C se inician como se entenderá por aquellos expertos en la técnica. Ilustrativamente, con referencia adicional a la Figura 14, el controlador 520 inicia los registros de una memoria 530, contador de símbolo 316, contador de segmento 318, calculador de magnitud 392, correlacionador 510, correlacionador 512, y amortiguador de correlación 514. Además, el índice variable i se inicia a 0. En 604, "correlación", los correlacionadores 510 y 512 reciban la fase filtrada más resiente y señales de banda de base de cuadratura lF 76 y QF 78, respectivamente, y una correlación de secuencia recibida recientemente de bits. Mientras en la modalidad discutida anteriormente con referencia a la Figura 14, el calculador de magnitud 392 recibe SCV-?(i) y SCVQ(i) de correiacionadores 510 y 512, respectivamente, y calcula la magnitud de la correlación MAGFs(¡). MAGFs(i) se proporciona como una salida al amortiguador de correlación 514 y detector de umbral 516. El amortiguador de correlación 514 almacena MAGFS(i) en orden M(i). El sistema 600 después procede a 606. En 606, "Detección de Sincronización de Marco", si MAGFS(i)>TDET(SI) una indicación positiva se envía al controlador 520. El sistema 600 después se ramifica a 610. De otra forma, el detector de umbral 516 envía una indicación negativa (NO) (no sincronización de marco detectada) al controlador 520. El sistema 600 después se ramifica a 612. En algunas modalidades, el controlador 520 ramifica la operación CDEU 230C a 610 solo con la detección de la primera sincronización de marco. Similar a la ventana W-, de la Figura 15, esto resulta en la función de ventana se centra sobre la primera señal de fantasma con una correlación de sincronización de marco sobre TDET. En otras modalidades, en 606, el controlador 520 ramifica la operación CDEU 230C a 610 cuando cualquier sincronización de marco se detecta o MAG(i) > CENT. Ilustrativamente, el registro CENT se inicia con CENT=TDET. Una primera indicación positiva (SI) se envía al controlador 520 cuando MAGFS(i)ri TDET. En cada indicación positiva, el controlador 520 establece CENT= MAGFS(i). Las indicaciones positivas adicionales se generan cuando MAGFS(i)>CENT. Esto resulta, similar a la ventana W2 de la Figura 16, en la función de ventana centrándose alrededor de la señal de fantasma con la correlación de sincronización de marco máxima. De otra forma, el controlador 520 ramifica la operación CDEU 230C y sigue al sistema 300 procede a 612. En 610, "Centro de Almacenamiento", el controlador 520 establece FSYM = SC Y FESG = SEGCNT en donde FSYM y FSEG representan la ubicación de la sincronización de marco detectada dentro de la estructura de campo/marco de paquete de datos. El controlador 520 establece CDE = i como el estimado inicial del retraso de canal. En algunas modalidades, el controlador 520 también envía CENT=MAG(i) como la magnitud de la correlación que corresponde a la estimación de canal inicial. El controlador 520 también calcula el WINFINAL de ubicación. El sistema 600 después procede a 612. En 612, "continuar", el controlador 520 ramifica la operación de CDEU 230C en dependencia en si se alcanzó WINFINAL. En la indicación negativa (NO), CDEU 230E no se detectó previamente una sincronización de marco o CDEU 230E detectó una sincronización de marco previo i?WINFINAL. En este caso el sistema 600 ramifica la operación a 614. De otra forma, el controlador 520 determinó que WINFINAL se alcanzó y ramifica la operación a 615 ENCONTRAR CDE. Como se describió más adelante, el sistema 600 determina el CDE del canal en ENCONTRAR el canal. En 614, los valores del contador de símbolo 316 y contador de segmento 318 se actualizan. El índice variable y también aumenta. El sistema 600 regresa a 604. Algunas modalidades de CDEU 230 C incluyen un estimador de centroide 340A que estima el retraso de un canal al calcular el promedio pesado, o centroide, de los valores de correlación dentro de la función de ventana. Como se entenderá por aquellos expertos en la técnica, el estimador de centroide 340A es operacional y estructuralmente similar al estimador de centroide 340, excepto que el calculador de centroide 340A se adapta para operar en los valores de MAGFS(i) almacenados en el amortiguador de correlación 514. El amortiguador de correlación 514 y controlador 520 del estimado de centroide 340A hacen interferencia y operan equivalentemente o en la forma muy similar del amortiguador de correlación 314 y controlador 320 en el estimador de centroide 340. De esa forma, similar al estimador de centroide 340, el estimador de centroide 340A realiza la suma: CCE(PCDE)=?ventanaF(MAG(i),umbral)xDist(PCDE,i) con los valores contenidos en la VENTANA deseada de ubicaciones de memoria en amortiguador de correlación 514. Similar a los controladores 320 y 320A de las modalidades previamente descritas de CDEU 230, el controlador 520 interactúa con el estimador de centroide 340A (?o mostrado) y amortiguador de correlación 514 para determinar la ubicación y el valor de correlación que corresponde al retraso del canal. Otras modalidades de CDEU 230C determinan el retraso de un canal al calcular el promedio pesado o centroide de los valores de correlación de un subgrupo de los valores de correlación dentro de la función de ventana. Como se ilustra en la Figura 17, en algunas modalidades, el controlador 520 divide la ventana en regiones centradas sobre la señal de fantasma con el valor de correlación máximo GMAX que corresponde a la muestra i = lmax, para que M(IMAX) = G AX dentro de la ventana. En otras modalidades, la región R0 tiene algún grosor sobre IMAX- La región Ri es la porción de la ventana de WININICIO a la región R0 y contiene señales de pre-fantasma relativas a IMAX- La región R2 es la porción de la ventana de la región Ro para WINFINAL que contiene señales de post-fantasma relativas a Ilustrativamente, el controlador 520 inicialmente busca amortiguador de correlación 514 para localizar GAX. El controlador 520 después busca la región R-\ para localizar la señal de pre-fantasma GPRE (que corresponde a i=lPRE, para que M(IPRE) = GPRE) y señal de pos-fantasma GPOs ( que corresponde a i=lPOs, para que M(lPost) = Gp0st) más cerca de IMAX- En algunas modalidades, el controlador 520 solo considera estas señales de fantasma con MAGps(i) TDET. Como se muestra en la Figura 15 G2 es GMAX, G-I es GPRE, G3 es GPOst- Similar al controlador 320 en CEDU 230A el controlador 520 determina la ubicación de PCDE al evaluar la ecuación CCE(PCDE) 'MAX rDist (PCDE, 'MAX ) + G PRE Dist(PCDE, lpRE) + Gpost*Dist(PCDE,lPOst). en donde Dist(PCDE, i) se define como negativos para valores i que yacen entre WININICIO y CDE, y positivo para valores de i que yacen entre CDE y WINFINAL. Incluso en otras modalidades, el controlador 520 primero considera las señales de fantasma con MAGFS(Í)>TDET; sin embargo, las señales de fantasma sobre el umbral también se consideran. A manera de ejemplo no limitante, una modalidad del sistema 20 adaptado para una transmisión estándar ATSC tiene un amortiguador de correlación 514 que contiene 1024 muestras con un grosor de ventana de 1024 muestras. Bajo una condición de canal posible, FSYM = 128, WININICIO igual 640 y WINFlNAL=639. Dado que PCDE = 26: d(PCDE, i) V i: 26 = i = 640 Dist(PCDE,i) = — d (PCDE, i) entonces en donde (PCDE, i) es una métrica de distancia no negativa d(X0X?) = |X0-X?| y 0=i<1023. Diferentes condiciones y técnicas de límite para calcular un promedio pesado o estimado de centroide se pueden aplicar a este sistema sin experimentación indebida. En algunas modalidades, el controlador 520 selecciona el valor de CDE que minimiza la magnitud absoluta de CCE(PCDE). En otras modalidades, el controlador 520 selecciona e| valor de CDE en donde el signo de CCE (PCDE) cambia. Incluso en otra modalidad de CDEU 230, ilustrada en la Figura 18, esta CDEU 230D, que también se adapta para un sistema de transmisión ATSC, y estima el retraso del canal al detectar la resistencia de correlación de varias señales de fantasma recibidas con la secuencia de sincronización de marco, PN 511, dentro de una ventana de muestra deseada. CDEU 230D es similar en forma y función a CDEU 230C excepto que solo opera en la señal de banda de base en fase filtrada lF 76, mientras CDEU 230 se utiliza tanto lF 76 y QF 78. De esa forma, el correlacionador 510 proporciona SCV|(i) al amortiguador de correlación 514 y detector de umbral 516. Ya que CDEU 230D no incluye SCVQ(i), no existe la necesidad de calcular MAGFS(i). Como se entenderá por aquellos expertos en la técnica, CDEU 230D se adapta para estimar el retraso del canal basándose en la magnitud de sincronización de marco con lF, mientras CDEU 230C utiliza tanto lF como QF. De esa forma, el amortiguador de correlación 514 almacena M(i)= SCV|(i). CDEU 230D funciona similarmente al CDEU 230C, excepto que CDEU 230D utiliza SCD^i) en lugar de MAGFS(i). De esa forma: CCE(PCDE)=?ventanaF(MAG(i),umbral)xDist(PCDE,i) Similar a lo anterior, el filtro 318 compara ya sea el valor cuadrado o absoluto de SCV|(i), el valor de umbral y proporciona una salida F(SCV,(i), umbral) = |SCVl(i)l para |SCV|(i)|>umbral. De otra forma, el filtro 380 tiene una salida F(SCV](i), umbral)=0 para |SCV|(i)|<umbral. Alternativamente, otras modalidades del filtro 380 filtran SCV,(i) basándose en el SCV|2(i) > umbral y proporciona una salida F(SCV|(i), umbral) = ] SCV,(i)|2 para |SCV,(i)|2> umbral. De otra forma, el filtro 380 tiene una salida F(SCV](i), umbral) = 0 para |SCV|(i)|2 =umbral. Después que se estima el retraso del canal, el valor FSEG y FSYM se ajustan para reflejar la ubicación y el valor de correlación que corresponde al retraso del canal. FSYM y FSEG son los valores del "contador de símbolo 315 (SC) y contador de segmento 318 (SEGCNT) respectivamente, que corresponden al tiempo de símbolo que se localiza en el centro de la función de ventana. En algunas modalidades, el controlador 520 estima el retraso del canal al buscar un valor PCDE que minimiza la magnitud absoluta de PCE. En otras modalidades, el controlador 520 estima el retraso del canal al buscar el valor PCDE que causa en el signo de CCE(PCDE). El controlador 520 aumenta PCDE hasta que el signo de CCE(PCDE) cambia. El controlador 520 después selecciona el valor PCDE actual como el valor CDE sin importar la magnitud absoluta de CCE(PCDE). Regresando a la Figura 5, durante operación normal, el sistema de compensador 200 compensa la distorsión de interferencia de ínter-símbolo de canal al realizar una operación de centrado en la señal recibida. FFE 210 recibe señal de bande de base en fase filtrada lF 76 como una entrada. El agregador 212 suma las salidas de DFE 216 y FFE 210 para producir señal de datos compensada 88. El dispositivo de decisión 214 muestrea señales de datos compensadas 88 y estima el símbolo recibido. Inicialmente, el sistema de control 54 adapta los coeficientes de FFE para remover una porción de la distorsión de canal asociado, y DFE 216 se deshabilita. Después de algún periodo de tiempo, los coeficientes de FFE 210 se adaptan suficientemente para remover una porción de la distorsión relacionada con canal y ruido, que permitirán que el DFE opere efectivamente. Siguiendo al arranque inicial, DFE 216 se habilita y los coeficientes de FFE 210 y DFE 216 se adaptan utilizando varias técnicas como ocurrirá por un experto en la técnica para remover la porción restante de la distorsión de canal, tal como adaptación LMS. El dispositivo de decisión 214 muestrea señal de datos compensada 88 para obtener una representación de nivel de símbolo de la señal recibida en la salida de una cortadora de decisión. El dispositivo de decisión 214 proporciona salida de símbolo de realimentación de compensador 92 a DFE 216 como una entrada. En algunas modalidades, por ejemplo, el dispositivo de decisión 214 es un cortador de decisión, y la salida de símbolo de realimentación de compensador 92 es la salida del cortador de decisión. En otras modalidades, el dispositivo de decisión 214 corrige los errores de símbolos recibidos. En otras modalidades del compensador 200, en donde el dispositivo de decisión 214 incluye un decodificador de enrejado, la salida de símbolo de realimentación de compensador 92 se puede controlar selectivamente. Durante la salida de símbolo de realimentación de compensador de inicio de sistema inicial 92 está una salida de símbolo no corregida del dispositivo de decisión 214. En algunas modalidades que incluyen un dispositivo de decisión con un decodificador de enrejado, el sistema de centro de compensador 54 puede controlar selectivamente la salida de símbolo de realimentación de compensador 92 para proporcionar la salida e decodificador de enrejado o una etapa en las memorias de arrastro de decodificador de enrejado. Incluso en otras modalidades, como se muestra en la primeras Solicitudes de Patente de E.U.A. co-pendientes del inventor Nos. 09/884,256 intitulada "Decodificador de Enrejado Combinado y Compensador de Realimentación de Decisión" y, 10/407,610 intitulada "Estructura Transpuesta para un Compensador de Realimentación de Decisión Combinado con un Decodificador de Enrejado", el dispositivo de decisión 214 simultáneamente actualiza los valores de símbolo recuperados utilizados por el DFE mientras se corrigen por el decodificador de enrejado. Adicionalmente, en algunas modalidades, el compensador 200 se adapta ya sea en un filtro real o complejo para que sean compatibles con varias técnicas de modulación. Ciertas modalidades desarrollan coeficientes de compensador en una forma para que no exista una tapa central predefinida o fija. En vez de eso, la salida FFE tiene un centro virtual que no corresponde a una tapa de filtro específica o combinación de tapas si todas las tapas FFE se determinan dinámicamente. La posición de centro virtual se basa en el estimado de retraso de canal de transmisión. Como se ilustra en la Figura 19A, con referencia a ciertos artículos en la Figura 5, un ejemplo no limitante de una condición de canal posible (ilustrada por la respuesta de impulso de canal 711) tiene 2 señales de fantasma de resistencia iguales 710 y un centro virtual 712 del canal virtual. El compensador 200 proporciona el sistema de control 54 un estimado de retraso de canal que es un estimado del retraso del canal presente en la entrada FFE 210 relativo al tiempo local del sistema 20. El sistema de control 54 utiliza el estimado de retraso de canal para calcular una posición equivalente para una secuencia de símbolo de entrenamiento generada (por ejemplo, un segmento o secuencia de sincronización de marco) al agregar el retraso de canal medido en el FFE al retraso deseado de la salida de compensador. Como se describió aquí, el sistema de control 54 compara la señal recibida con la señal de entrenamiento generada. En algunas modalidades la señal de entrenamiento es una secuencia de sincronización de segmento. En otras modalidades la señal de entrenamiento generada es una secuencia de sincronización de campo del marco o una combinación de otras señales de sincronización esperada en la señal recibida. Incluso en otras modalidades, el sistema de centro 54 inicialmente genera una secuencia de sincronización de segmento. Después de que se cambió al menos parcialmente el compensador, el sistema de centro 54 genera una secuencia de marco/campo. El sistema de centro 54 adapta los coeficientes de compensador para alinear las señales de sincronización de las señales recibidas con la ubicación temporal deseada como se hace referencia por las señales de sincronización generadas. Ilustrativamente, en algunas modalidades, el sistema 20 alinea la salida del compensador 200 con una tapa FFE particular y con ello adapta el compensador a una condición de canal particular. Como se ilustra en la Figura 20A, como un ejemplo no limitante descrito en referencia continua a la Figura 5, una modalidad del compensador 200 incluye un FFE 210 con 1024 tapas FFE y DFE 216 con 512 tapas DFE. Las tapas individuales del DFE hacen referencia por un índice de tapas. El sistema de centro 54 alinea el compensador para que la salida del compensador 200 se alinee temporalmente con la 768ava tapa del FFE 210. Mover el centro virtual 712 a un punto lateral en el tiempo mejora el desempeño del compensador con respecto a señales de pre-fantasma. Como otro ejemplo no limitante, mostrado en la Figura 20B, una modalidad del mismo sistema incluye sistema de control 54 que alinea el compensador 200 con la 512da tapa de FFE 210 para que el FFE trabaje igualmente bien con componentes de pre-fantasma como post-fantasma en el canal. Haciendo referencia de nuevo a la Figura 19B con referencia continua a la Figura 5, FFE 210 se adapta inicialmente para desarrollar una salida centrada sobre la ubicación de centro virtual deseado 712, que corresponde a la tapa FFE Zfuera> basándose en la ubicación de varias señales sincrónicas dentro de la señal recibida. Algunas modalidades de un sistema 20 se adaptan para operar en un sistema ATSC y entrenar el compensador basándose en el tiempo de llegada esperado (SEGMENTO_SINCRONIZACION_FUERA) de una señal de sincronización de segmentos. El sistema de control 54 genera una señal de sincronización de segmento como una secuencia de entrenamiento cuando SC=SEGMENTO_SINCRONlZAC10N_FUERA. La señal recibida se compara con la secuencia de entrenamiento generada para desarrollar una señal de error utilizada para adaptar los coeficientes de compensador 200. Incluso otras modalidades entrenan los coeficientes del compensador 200 basándose en el tiempo de llegada esperada (MARCO_SINCRONIZACION_FUERA) de un marco ATSC o sincronización de campos. De esa forma, similar como se escribió anteriormente, el sistema de control 54 genera una señal de sincronización de marco como una secuencia de entrenamiento cuando SEGCNT=MARCO_SINCRONIZACION_FUERA. La señal recibida se compara con la secuencia de entrenamiento de sincronización de marco generada para desarrollar una señal de error utilizada para adaptar los coeficientes del compensador 200. Incluso otras modalidades del sistema 20 adaptan los coeficientes del compensador 200 que utilizan tanto la sincronización de marco como la sincronización de segmento. Ilustrativamente, dado a que una ubicación de salida de compensador desead, ZFuera, el sistema de control 54 coloca el tiempo esperado de relativo de una señal de entrenamiento derivada de una sincronización de segmento ATSC en el tiempo de contador de símbolo SEGMENTO_SINCRONIZACION_FUERA = (ZFUERA + CDE) modo 832. Similarmente, el sistema de control 54 calcula el valor de contador de símbolo 316 y contador de segmento 318 para colocar el tiempo relativo de una señal de entrenamiento derivada de una sincronización de marco/campo ATSC. El sistema de centro 54 causa que la sincronización de marco/campo basadas en la señal de entrenamiento ocurra cuando el contador SC de salida de contador de símbolo 316 iguala SEGMENTO_SINCRONIZACION_FUERA=(ZFUERA+CDE) modo 832 y contador de segmento 318 del SEGCNT de salida iguala el MARCO_SINCRONIZACION_FUERA=FDEG 313 de tiempos de segmento. A manera de ejemplo, una modalidad del sistema 20 adaptada para una transmisión estándar ATSC tiene un gran amortiguador de correlación de 1024 muestras 514 y utiliza tanto sincronización de campo/marco como sincronización de segmento para adaptar los coeficientes del compensador 200. Al asumir el retraso de salida deseado en FFE 210 está ZFUERA=768 CDE = 800 y FESG = 312, el sistema de control 54 calcula el SEGMENTO_SINCRONIZACION_FUERA=736 y MARCO_SINCRONIZACION_FUERA=312. Adicionalmente, en algunas modalidades del sistema 20, el sistema de control 54 adapta los coeficientes de filtro del compensador 200 con el tiempo para crear el centro virtual (que representa el retraso del (FF210) que se mueven en respuesta a las condiciones de canal cambiantes. El compensador construye el canal virtual o señal compuesta de varias trayectorias de transmisión de señal o señales de fantasma y no necesariamente se alinean con una señal de fantasma. De esa forma la estabilidad del compensador 200 no depende de una señal de fantasma principal individual. Esto proporciona volumen adicional para que la adición o eliminación de cualquier señal de contribución de trayectoria múltiple no cause que el compensador se convierta en inestable o que de otra forma necesite la reiniciación o readquisición de la señal. Como se ilustra en la Figura 19B, en algunas modalidades del compensador 200, FFE210 y DFE216 operan en una región traslapada en donde una región de las muestras en el FFE210 y DFE216 se relacionan temporalmente. Algunas modalidades alternativas del compensador 200 incluyen un FFE fraccionalmente espaciado. En cualquier caso las muestras en FFE 210 y DFE216 se relacionan temporalmente pero no necesariamente se alinean temporalmente al mismo espacio de muestra. En otras modalidades del compensador 200, como se muestra en la Figura 19C, algunas modalidades del compensador 200 incluyen una región traslapada en donde todas las muestras en DFE 216 se relacionan temporalmente con las muestras en DFE210. Como se muestra en la Figura 19B, algunas modalidades controlan la operación de compensador con ello los coeficientes del compensador 200 se establecen inicialmente a un valor predeterminado y los coeficientes de FFE 210 se adaptan para remover alguna porción de la distorsión de canal. Una vez que el compensador alcanza un estado deseado de desempeño los coeficientes de DFE 216 se adaptan libremente. Como se ilustra en la Figura 19C, los coeficientes DFE 216 que crecen, típicamente generan disminuciones en las magnitudes de uno o más de los coeficientes de FFE 210. En algunas modalidades, como se muestra en la Figura 19D, los coeficientes de DFE 216 crecen y entran los coeficientes de FFE 210 en la región traslapada tienden hacia magnitud cero. Sin embargo, en otras modalidades los coeficientes en FFE 210 tienen una magnitud restante en la región traslapada. Como se entenderá por aquellos expertos en la técnica, esta operación ocurre automáticamente como un resultado del diseño del compensador 200 y permite que el sistema de control 54 balancee el ruido y desempeño del fantasma del compensador 200. El sistema de control 54 utiliza una variedad de técnicas de evaluación de error, como se conoce por aquellos expertos en la técnica, para adaptar los coeficientes de compensador para además remover la distorsión de canal. Ilustrativamente, ciertas modalidades utilizan un cálculo de error de Algoritmo de Constelación Reducido (RCA) en combinación con un algoritmo LMS para adaptar los coeficientes de compensador. El algoritmo RCA-LMS detecta el error de compensación de canal y evoluciona una respuesta de compensador mejorada con el tiempo. Otras modalidades utilizan una técnica dirigida a datos en combinación con un algoritmo LMS para adaptar los coeficientes de compensador. Incluso otras modalidades utilizan otras técnicas de compensación de unión para adaptar los coeficientes del compensador 200. Ilustrativamente, algunas modalidades utilizan un algoritmo de módulo constante (CMA) para adaptarse de forma unida a los coeficientes de compensador. Como se describió en mayor detalle aquí más adelante, el sistema de control 54 inicialmente adapta (es decir, determina) los coeficientes FFE. Una vez que el FFE 210 del compensador 200 está operando, el sistema habilita DFE 216 y además adapta los coeficientes de compensador para remover cualquier distorsión de canal residual y responde a cambios en condiciones de canal. Todos los coeficientes DFE se establecen inicialmente a cero y al menos una porción de los coeficientes del DFE 216 evolucionan a valores cero. En otras modalidades, FFE 210 utilizan muestras fraccionalmente espaciadas, y el sistema incluye una técnica para sus muestras o velocidad de muestra que convierte la salida FFE para proporcionar datos temporalmente alineados apropiados al dispositivo de decisión 216. Ilustrativamente, en algunas modalidades el procedimiento de conversión de velocidad de muestra ocurre en la salida FFE. En ciertas modalidades el FFE se espacia fraccíonalmente y produce muestras de salida "n" para cada salida de dispositivo de decisión. La salida FFE se clasifica en decimas n:1 para mantener la alineación de muestras apropiadas. Alternativamente, en otras modalidades el compensador muestrea hacia abajo los datos en la entrada del dispositivo de decisión. Esto permite que otros elementos del sistema 20 tomen ventaja de la banda ancha aumentada asociada con las muestras fraccionalmente espaciadas. En ciertas otras modalidades, la velocidad de salida FFE no se relaciona con la velocidad de símbolo de dispositivo de decisión por una relación múltiple de entero individual. Como un ejemplo no limitante, la salida FFE puede proporcionar 4/3 el número de muestra que la velocidad de símbolo de dispositivo de decisión. En ciertas modalidades, seleccionar la muestra más cercana al tiempo de muestra de símbolo de dispositivo de decisión descompone en décimas la salida FFE. En otras modalidades, el convertidor de velocidad de muestra se utiliza para muestrear hacia abajo la salida FFE. Como ejemplo no limitante, el procedimiento de velocidad de muestra puede ocurrir en la salida FFE, la entrada de agregador o salida de agregador. De esa forma, aunque no se muestra en la Figura 5, se entenderá que algunas modalidades del compensador 200 incluyen un FFE fraccionalmente espaciado en donde las muestras en FFE 210 y DFE 216 se relacionan temporalmente pero no necesariamente se alinean temporalmente al mismo espacio de muestra. Incluso otras modalidades del compensador, que tiene muestras temporalmente relacionadas en el FFE 210 y DFE 216, transfieren los valores de coeficiente del FFE 210 al DFE 216 para mejorar el inicio de FFE inicial y convergencia. Como un ejemplo algunos sistemas primero habilitan el FFE 210 y adaptan los coeficientes FFE para reducir la distorsión de canal. Después de que los coeficientes FFE son relativamente estables o se reduce la velocidad de error de bit a un nivel de umbral deseado, el sistema habilita el DFE 216 y los coeficientes de FFE 210 y DFE 216 que se adaptan conjuntamente después de eso. El sistema después determina que muestra temporalmente relacionada al FFE 210 y DFE 216 se deben utilizar basándose en el retraso del canal. Las muestras a utilizarse por el FFE 210 y DFE 216 se ajustan mientras el retraso del canal se mueve. Algunas modalidades de la presente invención cambian adoptivamente la técnica utilizada para el evolucionar los coeficientes de tapa de condensador para remover interferencia de canal y fantasmas. Ilustrativamente, ciertas modalidades adaptan los coeficientes de tapa de compensador en FFE 210 y DFE 216 para minimizar al menos un error de cuado de medio (LMS) entre la salida de compensador y la salida del dispositivo de decisión. Está técnica evoluciona los coeficientes de tapa de compensador con el tiempo en respuesta a cambio de canal o condiciones de sistema. Ilustrativamente, algunos algoritmos de adaptación inicialmente utilizan una técnica RCA para dirigir el algoritmo de adaptación LMS, después cambian a una técnica dirigida a decisión o combinación de diferentes estrategias de adaptación dependiendo de las condiciones de canal antes de aplicar un procedimiento de adaptación de coeficiente de compensador dirigido a decisión. Algunas modalidades del compensador 200 mejoran la estabilidad del compensador al limitar las magnitudes de ciertos coeficientes DFE. Con la continuación de la referencia de la Figura 19C, el sistema de control 54 (Figura 5) limita las magnitudes de los coeficientes DFE como una función del índice de tapa de la tapa con la cual está asociado el coeficiente. En algunas modalidades, el rango de valores de los coeficientes DFE esta dividido en regiones. Esas tapas con índice de tapas más pequeños (es decir más próximos a ZFUERA) tienen un primer rango preestablecido de límites de magnitud. Un segundo grupo de tapas DFE tienen un segundo rango preestablecido de magnitudes permisibles. Finalmente, aquellas tapas DFE con los mayores índices de tapa (es decir, aquellos más lejos de ZFUERA) tienen un tercer rango preestablecido de limites de magnitud. Como un primer ejemplo no limitante, se asume que los coeficientes tienen una magnitud máxima de 1, esas tapas muy próximas ZFUERA tienen una magnitud de coeficiente máximo de .85. El segundo grupo de tapas DFE, localizado más lejos ZFUERA, tiene una magnitud de coeficiente máxima de .95. Finalmente, aquellas tapas DFE más lejos de ZFUERA tienen una magnitud de coeficiente máximo de 1. En algunas modalidades, la magnitud de coeficiente máximo de esas tapas muy próximas a ZFUERA puede tener un rango entre .75 y .85. En otras modalidades, la magnitud de coeficiente máximo del segundo grupo de tapas, localizado en las tapas más lejanas a esas próximas ZFUERA, tienen un rango entre .925 y .95. Incluso en otras modalidades, esas tapas DFE más lejos ZFUERA tiene una magnitud de coeficiente máximo que varia de .95 a 1. Se apreciara que las tapas DFE pueden romperse en menos o más grupos y que las magnitudes de coeficientes máxima relativas dependen del número de tapas DFE y sus índices de tapas (ubicación relativa a ZFUERA). Ilustrativamente, en algunas modalidades, solo se limita a una porción de las tapas DFE. Se apreciara también que en esas modalidades, limitar las magnitudes de los coeficientes DFE con índices de tapa más pequeño reduce el impacto de errores de decisión hachos por el decodificador de enrejado. Otras modalidades de! compensador 200 aplican una función de drenado al coeficiente del FFE y DFE. En algunas modalidades, la función de drenado es un drenado constante y reduce la magnitud del coeficiente por una cantidad controlada en una base regular. En otras modalidades, la función de drenado es no lineal y tiende a eliminar los valores de coeficiente más pequeños más rápidamente que los valores de coeficiente más grande. Incluso en otros modalidades, la función de drenado es proporcional y reduce las magnitudes de coeficiente fraccionalmente en una base regular. Algunas modalidades del compensador 200 aplican una función de drenaje, en donde la cantidad controlada varia de acuerdo con el índice de tapa para que, por ejemplo, las magnitudes de coeficientes de tapas DFE con índices de tapas superiores se reduzcan a velocidad más rápida (o alternativamente, por una cantidad más grande) que magnitudes de coeficientes de tapas con índices de tapa más pequeños. La variación de la cantidad controlada puede ser una función del índice de tapa o las tapas se pueden agrupar por rangos de índice de tapas y una cantidad controlada separada puede aplicarse a cada grupo. En algunas otras modalidades del compensador 200, la cantidad controlada puede variarse de acuerdo con la etapa operacional del compensador, para que, por ejemplo, las magnitudes de coeficientes puedan reducirse por una cantidad controlada más pequeña cuando el compensador inicia y después reduce por una cantidad controlada más grande cuando el compensado está abriendo en un modo de estado estable. Similarmente, la cantidad controlada puede variarse de acuerdo con el desempeño del compensador. En este caso, por ejemplo, una cantidad controlada más pequeña puede utilizarse para reducir las magnitudes de los coeficientes cuando el SNR es relativamente inferior y se puede utilizar una cantidad controlada más grande mientras el SNR mejora. En otras modalidades, las tapas además lejos del centro virtual del FFE se drenan a una velocidad más rápida que las tapas FFE más cerca al centro virtual. Como un ejemplo no limitante, y con referencia a las Figuras 5, 6, y 21, algunas modalidades del sistema 20 incluyen una técnica, representada por un sistema 740 la operación que se muestra en la Figura 21, para desarrollar una estructura de compensador traslapada o un compensador sin una referencia o tapa de centro. En 742, "Iniciación", el sistema de centro 54 inicia las varias porciones del sistema 20 como se entenderá por aquellos expertos en la técnica. El sistema de control 54 después transita al sistema 740 a 744. En 744, "Estimado CDE", el sistema 200 estima el retraso asociado con el canal de transmisión y determina los valores de SEGMENTO_SINCRONIZACION_FUERA y MARCO_SlNCRONIZACION_FUERA. El sistema 20 fija el equivalente de retraso de la secuencia de entrenamiento relativo a su propio reloj de sistema, contador de símbolo 316, y contador de secuencia 318. Como un ejemplo no limitante, en algunas modalidades el sistema 20 utiliza una técnica de sincronización de segmento para determinar el CDE. En otras modalidades el sistema 20 utiliza una técnica de sincronización de marco para determinar el CDE. Incluso en otras modalidades el sistema 20 utiliza una combinación de técnicas de sincronización de segmento y sincronización de marco para determinar el CDE. El sistema de control 54 después transita el sistema 740 a 746. En 746, "habilitación FFE", el sistema de control 54 habilita la porción de FFE del compensador del sistema 20. La porción DFE del compensador del sistema 20 se deshabilita. El sistema de control 54 desarrolla los coeficientes FFE dinámicamente al utilizar una señal de error de adaptación generada basándose en la llegada deseada o esperada de la señal de sincronización fijada dentro de la transmisión. Ilustrativamente, en algunas modalidades del sistema 20, que incluyen compensador 200A, sistema de control 54 genera (o causa que se genere) señales de sincronización en la ubicación temporal deseada o esperada basándose en el estimado CDEU 230 del CDE. Ilustrativamente, el sistema de control 54 genera una señal de entrenamiento de sincronización de segmento para adaptar el compensador 20 cuando SC=SEGMENTO_SINCRONIZAClON_FUERA. El sistema de control 54 después crea una señal de adaptación al substraer señal de datos compensados 88 de las señales de sincronización generadas por el sistema de control 54. El sistema de control 54 elige la porción del error de adaptación basándose en una técnica de ventana para adaptar los coeficientes de compensador. La ventana elegida depende del estado operacional del sistema 20. Por ejemplo, en algunas modalidades el sistema de control 54 utiliza la señal de sincronización de segmento para adaptar los coeficientes FFE durante el inicio de sistema inicial. En otras modalidades, el sistema de centro 54 utiliza la señal de sincronización de campo/marco para adaptar los coeficientes FFE durante el arranque del sistema inicial. Incluso en otras modalidades, el sistema de control 54 primera utiliza la señal de sincronización de segmento para adaptar los coeficientes FFE, y después de eso las transiciones para utilizar las señales de sincronización de campo/marco en combinación con las señales de sincronización de segmentos. Como se discutió aquí posteriormente, una vez que se obtiene la sincronización confiable, el sistema de control 54 adapta los coeficientes FFE basándose en las ubicaciones temporales deseadas o esperadas de las señales de sincronización como se determina por el estimado CDEU del CDE. El sistema de control 54 genera señales de sincronización en la ubicación temporal deseada o esperada basándose en el estimado CDEU del CDE. El sistema de centro 54 después crea una señal de error de adaptación al substraer la señal recibida de una señal de sincronización generada. El sistema de control 54 después utiliza la señal de error de adaptación para adaptar los coeficientes del FFE basándose en una señal de error de adaptación. Ilustrativamente, en algunas modalidades, el sistema de control 54 genera una señal de diferencia de adaptación al substraer la señal recibida de una señal de sincronización de segmento generada por receptor. Algunas modalidades generan una señal de diferencia de adaptación al substraer la señal recibida de una señal de sincronización de marco generada por el receptor. Incluso otras modalidades primero adaptan los coeficientes FFE basándose en la llegada esperada de la señal de sincronización de segmento. Después de que se alcanzó un nivel particular de desempeño, tal como detectar la presencia de una señal de sincronización de marco confiable, el sistema de control 54 genera la señal de diferencia generada utilizando tanto una señal de sincronización de segmento, una señal de sincronización de campo/marco. En algunas modalidades, el sistema de control 54 transita el sistema 740 de operación a 742 si las señales de sincronización confiables no se detectan después de algún periodo de tiempo. Similarmente, en algunas modalidades, el sistema de control 54 transita el sistema 740 a 742 si detecta una pérdida de la señal de sincronización de campo/marco. De otra forma, el sistema de control 54 transita el sistema 740 a 748 cuando el desempeño SNR de salida de compensador (basándose en el SNR de las señales de sincronización recibidas) es mayor que un umbral DFE_END. La histéresis se puede proporcionar al seleccionar DFE__END umbral mayor que REGRESO_FFE umbral. En 748 "DFE habilitado", el sistema de control 54 habilita la porción DFE 216 del compensador 200 que actúa como un filtro de respuesta de impulso infinito (IIR). El sistema de control 54 utiliza la señal de error de adaptación generada basándose en la señal de sincronización de segmento y la señal de sincronización de campo/marco para adaptar los coeficientes FFE DFE de compensador. La generación de señal de error de adaptación es similar a la utilizada en "FFE habilitado" 746. La entrada de datos en el DFE se cuantifica a un nivel dependiendo de la precisión disponible a través de la trayectoria de retraso DFE. El sistema de control 54 transita el sistema 740 a 742 si detecta la pérdida de la señal de sincronización de campo/marco. De otra forma el sistema de control 54 transita el sistema 740 a 750 cuando el desempeño de SNR salía de compensadores mayor que un umbral RCA_ENB predeterminado, en donde la señal para el desempeño de ruido esta basada en el SNR de las señales de sincronización recibidas. Sin embargo, en algunas modalidades, el sistema de control 54 transita el sistema 740 a 746 cuando el desempeño de SNR de salida de compensador cae bajo un umbral de REGRESO_FFE. La histéresis puede incorporarse al seleccionar el umbral RCA_END > el umbral REGRESO_DFE > umbral DFE_END. Algunas modalidades utilizan otras técnicas conocidas en la técnica tal como filtros de promedio y contadores de continuidad para mejorar el desempeño de sistema. En 750, "RCA", los coeficientes FFE y el DFE se adaptan utilizando la señal de error de adaptación basándose en un algoritmo de constelación reducido (RCA). El RCA asume los datos de entrada como de 2 niveles, para que la señal de referencia localizada generalmente sea un pedazo binario de los datos entrantes. Ilustrativamente, en algunas modalidades del sistema 20 que incluyen compensador 200A, el sistema de control 54 genera la señal de error de adaptación al substraer señal de datos compensada 88 de la decisión de símbolo de adaptación 84 del dispositivo de decisión 214. El sistema de control 54 configurar la decisión de símbolo de adaptación 94 para proporcionar el pedazo binario de los datos entrantes de la señal de datos compensada 88. El cortador binario delinea una señal 8-DSD con niveles normalizados en -7, -5, -13, -1, + 1, +3, +5, +7 a -5.25 y +5.25. En algunas modalidades, el corte se hace en una base de 2 niveles. En otra modalidad el corte se realiza en una base de 4 niveles. Incluso otras modalidades como CMA utilizan la curtosis de la constelación de señal. Finalmente, otras modalidades utilizan técnicas de constelación reducida conocida por aquellos expertos en la técnica. La señal de error de adaptación se utiliza para actualizar tanto los coeficientes FFE como DFE. Como anteriormente, los datos en el DFE se cuantifican como datos cortados (cortador de decisión de 8 o 16 niveles) y el DFE actúa como un filtro IIR. En algunas modalidades, el sistema de control 54 adapta los coeficientes FFE y DFE utilizando solo un algoritmo RCA en los datos recibidos. En otras modalidades, el sistema de control 54 compara las señales de sincronización recibidas a aquellas generadas por el sistema de control 54. Incluso en otras modalidades, el sistema de control 54 pesa los efectos del RCA y técnicas de adaptación a base de señales de sincronización dependiendo del desempeño de sistema o estado de operación. Si el sistema de control 54 detecta la perdida da la señal de sincronización de campo/marco, el sistema de control 54 transita el sistema 740 a 742. De otra forma, el sistema de control 54 transita el sistema 740 a 752 cuando el desempeño SNR de salida de compensador de hace mayor que el umbral DATOS _ DIRIGIDOS. En algunas modalidades, la técnica para calcular SNR incluye examinar tanto señales de sincronización recibida como señales de datos. Si, en vez de mejorar, el desempeño SNR de sistema cae bajo el umbral de REGRESO_DFE, después el sistema de control 54 transita al sistema 740 a 748. La histéresis se puede incorporar al seleccionar el umbral DATOS _ DIRIGIDO>umbral RCA_ENB>umbral de REGRESO_RCA. En 752, "decodificador de enrejado habilitado", las tapas FFE y DFE se actualizan utilizando una señal de error adaptada generada basándose en la salida decodificador de enrejado. Similar como anteriormente, el sistema de control 54 configura la decisión de símbolo de adaptación 94 para proporcionar una salida del decodificador de enrejado. El sistema de control 54 utiliza una técnica LMS dirigida a decisión para adaptar los coeficientes de compensador. En algunas modalidades, la señal de error adaptable se determina al observar la salida de enrejado que decodifica la señal 8-VSB. En otras modalidades, la señal de error adaptable se determina al examinar la salida de una de las tapas de decodificador enrejado. Similar como anteriormente, la entrada de datos en el DFE se cuantifica en datos cortados a un número predeterminado en niveles, y el DFE actúa como un filtro IIR. Como anteriormente, el sistema de control 54 transita el sistema 740 a 742 y detecta la perdida de la señal de sincronización de campo/marco. De otra forma, el sistema de control 54 transita del sistema 740 a 754 cuando el desempeño SNR de salida de compensador se hace mayor que el umbral DFE_ACTUALIZACION. Si, en vez de mejorar el desempeño SNR del sistema cae bajo el umbral REGRESO_RCA, después el sistema de control 54 transita al sistema 740 a 752. La histéresis se puede incorporar y seleccionar el umbral DFE_ACTUALIZACION>umbral REGRESO_RCA>umbral RCA_ENB. En 754, "Actualización de Decisión DFE", el controlador de sistema 54 actualiza los coeficientes FFE y DFE que utilizan la señal de error de adaptación generada basándose en la salida decodificada de enrejada. Además, el controlador 54 configura el dispositivo de decisión de compensador para proporcionar datos decodificados por enrejado en el DFE 216. Ilustrativamente, en algunas modalidades del sistema 20, que incluyen compensador 200A, el sistema de control 54 selectivamente controla la señal de realimentación de compensador 92 para proporcionar datos corregidos de decodificador de enrejado a DFE 216. En otras modalidades, el sistema de control 54 selectivamente controla señal de realimentación de compensador 92 para actualizar DFE 216 con datos corregidos de las varias etapas de decodificador de enrejado. De esa forma, DFE 216 inicialmente recibe la salida de cortador de decisión del dispositivo de decisión 214. La porción de decodificador de enrejado dei dispositivo de decisión 214 después actualiza las decisiones recibidas de DFE mientras las correcciones se hacen disponibles. Incluso otra modalidad opera al proporcionar valores actualizados de decodificador de enrejado de etapas intermedias del decodificador de enrejado a etapas de DFE como se describió en las Solicitudes de Patentes de E.U.A. Nos. 10/407,610, intitulada "Estructura Transpuesta para un Compensador de Realimentación de Decisión Combinado con un Decodificador de Enrejado", y 09/884,256, intitulada "Decodificador de Enrejado Combinado y Compensador de Realimentación de Decisión".

Como anteriormente, el sistema de control 54 transita al sistema 740 a 742 y detecta la perdida de la señal de sincronización de campo/marco. De otra forma, el sistema de control 54 transita 740 a 752 si el desempeño SNR de salida de compensador cae bajo el umbral de REGRESO_ENREJADO_HABILITAR. Algunas modalidades del sistema 20 utilizan una magnitud promedio de la señal de error de adaptación en lugar de SNR. Otras modalidades del sistema 20 utilizan la velocidad de error de bit detectada por un decodificador de enrejado. Incluso otras modalidades del sistema 20 utiliza la velocidad de error de bit de la decisión de símbolo FEC 80. Incluso otras modalidades, similares a la patente de E.U.A. No. 6,829,297, también modifican el procedimiento de adaptación dependiendo de las métricas de desempeño desarrolladas por el decodificador de enrejado. Se entenderá que el sistema 740 puede adaptarse para sistemas de decodificación de enrejado al omitir ciertos pasos. De forma similar el punto de transición puede ajustarse para desempeño óptimo dependiendo de las condiciones de operación y aplicación. Además de la histéresis proporcionada por los niveles de umbral de transición, algunas modalidades del sistema 20 también incluyen un contador de confianza, filtro de promedio, o técnica de suavización de transición similar para mejorar la estabilidad y contra atacar los cambios momentáneos en el desempeño del sistema. Se entenderá que en algunas modalidades el sistema 740 se puede simplificar al eliminar etapas intermedias entre 746 y 754. Ilustrativamente, las modalidades que no tienen un decodificador de enrejado o que no incluyen una característica a la capacidad del decodificador de enrejado para actualizar la muestra dentro del DFE no necesita las etapas 752 o 754. Otra modalidad del compensador 46, ilustrado como compensador 200A en la Figura 22, es similar en forma y funciona para el compensador 200 excepto para la adición de un rastreador de fase 240 entre la salida de FFE 210 y la primera entrada de agregador 212. Como se muestra en la Figura 22, el rastreador de fase 240 recibe una entada de FFE 210 y señales de realimentación 246, y proporciona una salida al agregador 212. Como se describe más adelante en detalle, el rastreador de fase 240 recibe una variedad de señales de realimentación 246. Las señales de realimentación 246 pueden incluir una o más señales de interés generadas por o dentro del sistema de 20. Ilustrativamente, en algunas de las modalidades del sistema 20 las señales de realimentación 246 incluyen señal de datos compensada 88. Incluso en otras modalidades, las señales de realimentación 246 incluyen señal de datos compensados 88 y decisión de símbolo de sincronización 86. Incluso en otras modalidades, las señales de realimentación 246 incluyen la señal de compensador intermedio 90, señal de datos compensada 88 y señal de realimentación de compensador 92. Como se describe posteriormente, el rastreador de fase 240 utiliza las señales de realimentación para desarrollar un vector de corrección de fase que se utiliza para corregir la salida de FFE 210. Una modalidad del rastreador de fase 240 en el compensador 200A es el rastreador de fase 800A como se ilustra en la Figura 23, que recibe la señal de entrada 242 de FFE 210 y señales de realimentación 246A y 246B. La señal de realimentación 246A es el seno del error de fase estimado (es decir, seno ?) presentes en la señal recibida. Similarmente, la señal de realimentación 246B es el coseno del error de fase estimado (es decir coseno ?) presente en la señal recibida. La salida del rastreador de fase 800A es una entrada del agregador 212 del compensador 200A. El rastreador de fase 800A incluye la línea de retraso 810, filtro de cambio de fase 812, girador 814, integrador 816, substrayente 818 y multiplicadores 822, 824 y 826. El rastreador de fase 800A produce señal de error de decisión de rastreador de fase (EPDT) 248 al tomar la diferencia de una salida de dispositivo de decisión 214 y la señal de datos compensada correspondiente 88. Como se ilustra en la Figura 23, al menos una modalidad incluye al substrayente 830 y el elemento de retraso 832. La entrada del elemento de retraso 832 recibe señal de datos compensado 88, que es la salida del agregador 212. Las entradas negativas y positivas del substrayente 830 respectivamente reciben la señal de datos compensada retrasada 88 del elemento de retraso 832 y una salida del dispositivo de decisión 214. La salida del substrayente 830 es la señal de error de decisión de rastreador de fase (EPDt) 248. De esa forma, la señal de error de decisión de rastreador de fase (EPDT) 248 se desarrolla al tomar la diferencia entre la salida del dispositivo de decisión 214 y la señal de datos compensada apropiadamente retrasado 88. Como tal, la señal de error de decisión de rastreador de fase (EPDT) 248 es el error entre la salida de decisión y la entrada que generó esa salida. El elemento de retraso 832 proporciona retraso de propagación de señal suficiente para permitir la alineación temporal de salidas en el substrayente 830 y varia dependiendo del origen de la salida del dispositivo de decisión 214. Ilustrativamente, algunas modalidades desarrollan la señal de error de decisión de rastreador de fase (EPDT) 248 al sustraer una señal de datos compensada apropiadamente retrasado 88 de la salida de cortador de decisión del dispositivo de decisión 214. Incluso otras modalidades desarrollan la señal de error de decisión de rastreador de fase (EPDt) 248 al sustraer una señal de datos compensada apropiadamente retrasada 88 de una salida de decodificador de enrejado del dispositivo de decisión 214. Incluso otras modalidades desarrollan la señal de error de decisión de rastreador de fase (EPDT) 248 al substraer una señal de datos compensada apropiadamente retrasada 88 de una etapa de'salida intermedia en un decodificador de enrejado del dispositivo de decisión 214. Ciertas modalidades desarrollan señal de error de decisión de rastreador de fase (EPDT) 248 al substraer señal de datos apropiadamente compensada 88 de la decisión de símbolo de adaptación 94 del dispositivo de decisión 214. Incluso en otras modalidades, el sistema de control 52 selecciona la salida del dispositivo de decisión 214 utilizado para crear la señal de error de decisión de rastreador de fase 248 dependiendo del estado de sistema, el compensador y/o condiciones de canal. El rastreador de fase 800A desarrolla una señal de realimentación de error de fase como se entenderá por aquellos expertos en la técnica. La línea de retraso 810 y filtro de cambio de fase 812 reciben señal de entrada 242, que es la salida de FFE 210. La línea de retardo 810 proporciona una salida a la entrada de señal en fase del girador 814 y multiplicador 826. El multiplicador 826 también recibe la señal de realimentación 246A, sen ?. El filtro de cambio de fase 812 proporciona una salida tanto a la entrada de señal de cuadratura del girador 814 y multiplicador 824. El multiplicador 824 también recibe señal de realimentación 246B, cos ?. En algunas modalidades, el filtro de cambio de fase 812 incluye un filtro de cambio de fase de 90 grados o filtro de cuadratura. En otras modalidades, el filtro de cambio de fase 812 incluye un filtro Hilbert o filtro Hilbert truncado. Incluso en otras modalidades, el filtro de cambio de fase 812 es un filtro FIR de alguna longitud deseada con coeficientes de tapa de filtro optimizados para minimizar el error cuadrado medio (MMSE) de la salida de filtro para un canal que se cambia de fase 90 grados y un umbral de adquisición de receptor particular. Ilustrativamente, algunas modalidades del filtro de cambio de fase 812 son un filtro FIR que tiene una longitud de 31 muestras y coeficientes de tapa de filtro optimizados de MMSE para un VSB o umbral SNR de adquisición de receptor QAM equivalente de 15.1 dB. Otras modalidades del filtro de cambio de fase 812 incluyen valores de tapa de filtro optimizados para un umbral de SNR de adquisición de receptor menor que 15.1 dB. Al menos una modalidad de la presente invención incluye coeficientes de filtro de cambio de fase 812 optimizados para un umbral SNR de adquisición de 15 dB. Las entradas de negación y positiva del substrayante 818 reciben las salidas del multiplicador 826 y multiplicador 824 respectivamente. El substrayente 818 proporciona un estimado de error de fase al multiplicador 822, que también recibe la señal de error de decisión de rastreador de fase (Eptd) 248 del substrayente 830. El integrador 816 recibe la salida del multiplicador 822 y proporciona una señal de corrección de fase ? a la entrada del girador 814. Finalmente, el girador 814 proporciona una salida corregida de fase al agregador 212 del compensador 200A. En algunas modalidades, el rastreador de fase 800A recibe la salida de FFE 210 como una señal real o en fase lFFE. La salida de FFE 210 pasa a través del filtro de cambio de fase 812 para crear una señal imaginaria o de cuadratura correspondiente QFFE- La salida de FFE 210 también se pasa a través de la línea de retraso 810 para asegurar que lFFE y QFFE se alinean temporalmente y corresponden a la misma salida FFE 210. IFFE y QFFE pueden pensarse como un par de vector que tiene una magnitud y fase. Sin embargo, se entenderá que algunas modalidades de FFE 210 que reciben lF y QF sacarán tanto un componente de cuadratura real y de fase sin la necesidad de línea de retraso 810 y filtro de cambio de fase 812. El rastreador de fase 800A minimiza el error de fase presente en la salida del compensador 200A al girar lFFE y QFFE. El girador 814 multiplica lFFE y QFFE por vector de corrección de fase, el?, basado en la señal de corrección de fase ? provista por el integrador 816 en donde la entrada al ¡ntegrador 816 es EPTD. (QFFE eos ? -lFFE sen ?) y EPTD es la señal de error de decisión de rastreador de fase temporalmente relacionada a las señales de realimentación 246A y 246B. Dé esa forma, la entrada al integrador es una señal de error de fase dirigida a decisión relacionada a una salida particular de FFE 210. Como tal, la salida de integrador 816 es la señal de corrección de fase ?, en donde en el índice de muestra i, 0-, = 0¡_? + µ • EPTD • (QFFE eos T - lFFE sen T ) en donde µ es algún parámetro de tamaño de paso de actualización. Se puede apreciar que en algunas modalidades el rango de valores para ? está limitado. El girador 814 gira el par de vector lFFE y QFFE que utiliza la señal de corrección de fase ?. En algunas modalidades el girador 814 incluye un multiplicador complejo, cuadro de revisión de seno y cuadro de revisión de coseno. El girador 814 traduce la señal de corrección de fase recibida ? en el vector de corrección de fase el?, que se utiliza para girar lFFE y QFFE. El girador 814 produce una señal en fase corregida de fase o real lPT. En algunas modalidades el girador 814 también produce una cuadratura o señal imaginaria QPT (no mostrada). Como se entenderá por aquellos expertos en la técnica, estas ilustraciones son a manera de ejemplo y otros elementos de retraso, no mostrado en la Figura 23, se incluirán en algunas modalidades para mantener las relaciones temporales correctas entre las varias señales.

La señal de realimentación de error de fase se crea al estimar el error de fase presente en una etapa de compensador 200A (ver Figura 22). Algunas modalidades del rastreador de fase 800A estiman el error de fase presente en una de las señales de salida de compensador dependiendo del modo operacional del compensador. Ilustrativamente, en algunas modalidades el estimado de error de fase se deriva de la salida de FFE 210. En otras modalidades el estimado de error de fase se deriva de la salida del agregador 212 de compensador 200A. Incluso en o-tras modalidades el estimado de error de fase se deriva de una salida de rastreador de fase 800A. Incluso en otras modalidades, la señal utilizada para derivar el estimado de error de fase se selecciona por el sistema de control 54 dependiendo en el desempeño de compensador. Otra modalidad del rastreador de fase 240 se muestra en la Figura 24 como 800B. El rastreador de fase 800B es operacionalmente similar al rastreador de fase 800A excepto que las señales lFFE y QFFE y se multiplican primero por la señal de error de decisión de rastreador de fase 248. Como tal, el rastreador de fase 800B ¡ncluye el multiplicador 822 en una posición diferente, y además incluye un multiplicador adicional 828. El multiplicador 826 recibe como entradas lFFE y señal de rastreador de fase (EPDT) 248. El multiplicador 822 recibe como señal de realimentación de entradas 246 A (sen ?) y la salida del multiplicador 826. El multiplicador 826 recibe como entradas lFFE y señal de error de rastreador de fase (EPDt) 248. El multiplicador 824 recibe como entradas la señal de realimentación 246B (cos ?) y la salida del multiplicador 828. Las entradas negativas y positivas del substrayete 818 reciben la salidas de los multiplicadores 822 y 824 respectivamente, y la diferencia se proporciona como una salida al integrador 816. Como en el rastreador de fase 800 A, el integrador 816 recibe la salida del sus trayente 818, y proporciona la señal de corrección de fase ? a la entrada del girador 814. Finalmente, el girador 814 proporciona una salida corregida de fase al agregador 212 del compensador 200A. La señal de corrección de fase ? del rastreador de fase 800B para índice de muestra i es ?¡ = ?¡.? + µ . EPDt - (QFFE eos ?µ-i-lppesen ?¡_?) en donde la señal de realimentación 246A, sen ?, y señal de realimentación 246B cos ?, se relaciona a la señal de error decisión de rastreador de fase EPTD. Como anteriormente, el girador 814 multiplica los vectores de datos entrantes lFFE y QFFE por el vector de corrección de fase ei? y con ello corrige la fase de la salida de FFE 210. Como se entenderá por aquellos expertos en la técnica, estas ilustraciones son la manera de ejemplo solamente y otros elementos de retraso, no mostrados en la Figura 24, se utilizan en varias modalidades para mantener las relaciones temporales correctas entre las varias señales.

Otra modalidad del rastreador de fase 240, en el compensador 200A, es el rastreador de fase 800C adaptado para VSB y sistemas de modulación QAM equivalente. Como se ilustra en la Figura 25, el rastreador de fase 800C recibe señal de entrada 242 de FFE 210, y señal de error de rastreador de decisión de fase (EPTD) 248. La salida del rastreador de fase 800C conecta a la entrada del agregador 212 del compensador 200A. Como se muestra en la Figura 25 el rastreador de fase 800C emplea técnicas similares como se utiliza en el rastreador de fase 800A para generar la señal de error de decisión de rastreador de fase (EPTD) 248. Similar al rastreador de fase 800A, el rastreador de fase 800C también incluye línea de retraso 810, filtro de eje de fase 812, girador 814, integrador 816 y multiplicador 822. Las entradas de la línea de retraso 810 y filtro de cambio de fase 812 reciben señal de entrada 242 de FFE 210 y tiene como salidas lFFE y QFFE respectivamente. La salida de la línea de retraso 810 proporciona lFFE, que es una señal retrasada de la señal de entrada 242, para la entrada de la señal en fase del girador 814. La salida del filtro de cambio de fase 812 proporciona QFFE la entrada de señal de cuadratura del girador 814 y multiplicador 828. Como resultado, QFFE se utiliza como una señal de error de fase. El multiplicador 822 también recibe la señal de error de decisión de rastreador de fase (EPTD) 248 y proporciona el producto como una entrada al integrador 816. El integrador 816 proporciona señal de corrección de fase ? a la entrada del girador 814. Similar a los rastreadores de fase previamente descritos, que pasan la salida de FFE 210 a través de la línea de retraso 810 y filtro de cambio de fase 812 crea las señales lFFE y QFFE- El multiplicador 822 multiplica QFFE por la señal de error de decisión de rastreador de fase 248 para producir un estimado de error de fase dirigido a decisión, que después se integra por el integrador 816 para formar la señal de corrección de fase en el índice de muestra i,?¡ = ?¡_? + µ . (QFFE) ' (EPTD)-El girador 814 recibe ? y desarrolla el vector de corrección de fase ei?. El girador 814 multiplica el par de vector lFFE y QFFE por el vector de corrección de fase ei? para recibir la salida real corregida de fase o en fase. Como se entenderá por aquellos expertos en la técnica, estas ilustraciones son a manera de ejemplo. Otros elementos de retraso (no mostrados en la Figura 25), se utilizan en algunas modalidades alternativas para mantener las relaciones temporales correctas entre las varias señales dependiendo de la latencia en el desarrollo de señal de error de decisión de rastreador de fase. Ilustrativamente, se entenderá que el estimado de error de fase y señal de error de decisión de rastreador de fase 248 corresponde a la salida de FFE 210. Sin embargo, ya que la salida del multiplicador 822 se integra para obtener una señal de corrección de fase promedio, en algunas modalidades la señal de corrección de fase ej? aplicada a lFFE y QFFE puede no incluir una contribución de lFFE(n) y QFFE(?); se entenderá que lFFE(n) y QFFE(n) son la nda muestras lFFE y QFFE. Otra modalidad del rastreador de fase 240 en el compensador 200A es el rastreador de fase 800D, que también se adapta para VSB y sistemas de modulación QAM equivalente. Como se ilustro en la Figura 26, el rastreador 800D recibe señal de entrada 242 de FFE 210, y señal de error de decisión de rastreador de fase (EPTD) 248 y proporciona una salida al agregado 212 dei compensador 200A. Como se muestra en la Figura 26, el rastreador de fase 800D utiliza técnicas y similares como se describió previamente en relación al rastreador de fase 800A para generar la señal de error de decisión de rastreador de fase (EPTD) 248. La señal de error de rastreador de fase (EPTD) 248, mostrada como parte del rastreador de fase 800D, es similar en forma y función al utilizar en el rastreador de fase 800A. Similar al rastreador de fase 800C, el rastreador de fase 800D también incluye línea de retraso 810, filtro de cambio de fase 812, girador 814, integrador 816 y multiplicador 822. Como con los rastreadores de fase previamente descritos, las entradas de la línea de retraso 810 y filtro de cambio de fase 812 se reciben señal de entrada 242 de FFE 210, y producen lFFE y QFFE en su salida respectiva. El girador 814 recibe lFFE y QFFE en sus entradas en fase y de cuadratura respectivamente. El girador 814 produce una señal en fase corregida de fase o real lPT en señal de cuadratura o imaginaria QPT. El agregador 212 del compensador 200A recibe la señal real lPT como una entrada. El multiplicador 822 recibe la cuadratura QPT del girador 814 y la señal de error de decisión de rastreador de fase (EPTD) 248. El multiplicador 822 proporciona el producto de QPT y EPDT al ¡ntegrador 816. El integrador 816 integra la salida del multiplicador 822 para producir la señal de corrección de fase ? como una salida a la entrada de vector de corrección del girador 814. El rastreador de fase 800D utiliza el producto de EPDT y QPT como el estimado de error de fase en la salida del girador 814. El multiplicador 822 multiplica QPT por la señal de error de decisión de rastreador de fase 248 para producir un estimado de error de fase dirigido a decisión, que después se integra por el integrador 816 para formar la señal de corrección de fase i , TI=T¡_-? + µ- • (QFFE) ' (EPTD)- El girador 814 recibe ? y desarrolla vector de corrección de fase ei? en algunas modalidades la corrección de fase máxima se limita a un rango deseado. Como un ejemplo no limitante, en algunas modalidades la señal de corrección de fase máxima limita la corrección de fase proporcionada por el girador 814 a + 45 grados. El girador 814 después multiplica el par de vector lFFE y QFFE por el vector de corrección de fase ei? para producir la salida real corregida de fase o en fase lPT. Como se entenderá por aquellos expertos en la técnica, estas ilustraciones son a manera de ejemplo. Otros elementos de retraso, no mostrados en la Figura 26, se utilizan en algunas modalidades para mantener la relación temporal entre el estimado de error de fase QPT y la señal de error de decisión de rastreador de fase EPDt para que la salida del multiplicador 822 sea el estimado de error de fase dirigido de decisión que corresponde a una salida de FFE 210 (señal de entrada 242). Incluso otra modalidad de rastreador de fase 240 en el compensador 200A es el rastreador de fase 800E que también se adapta para VSB y sistemas de modulación QAM. Como se ilustra en la Figura 27, el rastreador de fase 800E recibe la señal de entrada 242 de FFE 210 y proporciona la salida real corregida de fase o en fase lPT al agregador 212 del compensador 200A. Similar a las modalidades discutidas anteriormente, como se muestra en la Figura 27, el rastreador de fase 800E utiliza técnicas y dispositivos similares como se describió previamente en relación con el rastreador de fase 800A para generar la señal de error de decisión de rastreador de fase (EPTD) 248. La señal de error de decisión de rastreador de fase (EPTD) 248, mostrada como parte de rastreador de fase 800E, es similar en forma y función al utilizar el rastreado de fase 800A. Como con el rastreador de fase 800D, el rastreador de fase 800E también incluye la línea de retraso 810, filtro de cambio de fase 812, girador 814, integrador 816 y multiplicador 822. Las entradas de la línea de retraso 810 y filtro de cambio de fase 812 reciben señal de entrada 242 de FFE 210. La línea de retraso 810 y filtro de cambio de fase 812 después proporcionan lFFE y QFFE, respectivamente, a las entradas de en fase y de cuadratura del girador 814. El girador 814 recibe señal de corrección de fase ? del integrador 816 y proporciona señal en fase corregida de fase o real lPT al agregador 212 del compensador 200A. El rastreador de fase 800E además incluye filtro de cambio de fase 840 que tiene función y propiedades similares al filtro de cambio de fase 812. En ciertas modalidades como se muestra en la Figura 27, el filtro de cambio de fase 840 recibe señal de datos compensado 88. En ciertas otras modalidades, no mostradas, la entrada del filtro de cambio de fase 840 recibe una salida de dispositivo de decisión 214. Ilustrativamente, en algunas modalidades, el filtro de cambio de fase 840 recibe la salida de un cortador de decisión dentro del dispositivo de decisión 214. En otras modalidades, el filtro de cambio de fase 840 recibe la salida de un decodificador de enrejado en un dispositivo de decisión 214. Incluso en otras modalidades, el filtro de cambio de fase 840 recibe una salida de una de las etapas de un decodificador en el dispositivo de decisión 214. Alternativamente, en algunas modalidades de 800E (no mostrado), el filtro de cambio de fase 840 recibe lPT en vez de señal de datos compensado 88. Las entradas del multiplicador 822 reciben las salidas del filtro de cambio de fase 840 y señal de error de decisión de rastreador de fase (EpTD) 248. Como se muestra en la Figura 27, el filtro de cambio de fase 840 recibe la señal de datos compensado 88 y proporciona una señal imaginaria de cuadratura QEQ como una salida al multiplicador 822. QEQ es el estimado de error de fase para la salida de compensador proporcionada al filtro de cambio de fase 840. El multiplicador 822 produce un estimado de error de fase dirigido a decisión al multiplicar QEQ por la señal de error de rastreador de fase (EPTD) 248. El integrador 816 integra la salida del multiplicador 822 para formar la señal de corrección de fase i,?¡=?l-1 + µ . (QFFE) ' (EPTD)- El girador 814 recibe señal de corrección de fase ? y desarrolla el vector de corrección de fase ei?. El girador 814 después multiplica el par de vector lFFE y QFFE por el vector de corrección de fase ej? para producir la salida real corregida de fase o en fase lFFE. Como se entenderá por aquellos expertos en la técnica, estas ilustraciones son a manera de ejemplo. Otros elementos de retraso no mostrados en la Figura 27 se utilizan en algunas modalidades para mantener la relación temporal entre el estimado de error de fase lFFE y QFFE para que la salida del multiplicador 822 sea el estimado de error de fase dirigido a decisión que corresponde a un símbolo recuperado particular. Una modalidad adicional de rastreador de fase 240 en el compensador 200A es el rastreador de fase 800F como se ilustra en la Figura 23, que incluye la primera línea de retraso 810, filtro de cambio de fase 812, girador 814 e integrador 816. El rastreador de fase 800F recibe la señal de entrada 242 de FFE 210 en la línea de retraso 810 y filtro de cambio de fase 812. La línea de retraso 810 y filtro de cambio de fase 812 proporciona lFFE y QFFE, respectivamente, a las entradas en fase de cuadratura de girador 814. El rastreador de fase 800F además incluye el substrayente 818, multiplicador 822, multiplicador 824, línea de retraso 836, línea de retraso 838, filtro de cambio de fase 840 y línea de retraso 842. Las líneas de retraso 836 y 838 reciben lFFE y QFFE, respectivamente. La línea de retraso 836 proporciona una versión retrasada de lFFE para una entrada de multiplicador 822. La línea de retraso 838 proporciona una versión retrasada de QFFE para una entrada del multiplicador 824. Como se muestra en la Figura 28, en algunas modalidades la línea de retraso 842 y el filtro de cambio de fase 840 recibe una salida del dispositivo de decisión 214. Ilustrativamente, en algunas modalidades, el cortador de decisión del dispositivo de decisión 214 proporciona a la salida a la línea de retraso 842 y filtro de cambio de fase 840. En otras modalidades, un decodificador de enrejado o dispositivo de decisión 214 proporciona la salida a la línea de retraso 842 y filtro de cambio de fase 840. Incluso en otras modalidades, una de las etapas de un decodificador de enrejado de dispositivo de decisión 214 proporciona la salida de la línea de retraso 842 y el filtro de cambio de fase 840. Incluso otras modalidades alternativamente proporcionan la señal de datos compensado 88 en la entrada de dispositivo de decisión 214 como una entrada a la línea de retraso 842 y filtro de cambio de fase 840. Además, ciertas otras modalidades del rastreador de fase 800F selecciona la entrada al filtro de cambio de fase 840 y línea de retraso 842 dependiendo del estado operacional del compensador 200A o sistema 20. El filtro de cambio de fase 840 produce la salida cuadratura QDD- La línea de retraso 842 proporciona una versión retrasada de la entrada en fase como salida IDD- Como se apreciará que la línea de retraso 842 compensa el retraso introducido por el filtro de cambio de fase 840 y temporalmente alinea QDD y lDD. También se apreciará que las líneas de retraso 836 y 838 compensan el retraso introducido por la señal de procesamiento en el compensador 200A y temporalmente alinean las versiones retrasadas lFFE y QFFE y lDD y QDD. De esa forma, el multiplicador 822 recibe QDD y una versión retrasada de lFFE del filtro de cambio de fase 840 y línea de retraso 836, respectivamente. Similarmente, el multiplicador 824 recibe lDD una versión retrasada de QFFE de las líneas de retraso 842 y 838, respectivamente. El retraso proporcionado por las líneas de retraso 836 y 838 alinean las entradas al multiplicador 822 y 824 para que correspondan con el mismo símbolo recibido. Las entradas negativas y positivas del substrayente 818 reciben la salida del multiplicador 822 y multiplicador 824, respectivamente, y el substrayente 818 proporciona una salida de error de fase dirigida a decisión al integrador 816. Similar a las modalidades de rastreador de fase previos, el integrador 816 proporciona una señal corrección de fase ? al girador 814 en donde i,?¡=?¡.1 + µ . [(QFFE . !DD) - OFFE - QDD)]- El girador 814 recibe ? y desarrolla vector de corrección de fase ei?. El girador 814 multiplica el par de vector lFFE y QFFE por el vector de corrección de fase ej? para producir la salida real corregida de fase o en fase lPT. Como se entenderá por aquellos expertos en la técnica, estas ilustraciones son a manera de ejemplo. Otros elementos de retraso, no mostrados en la Figura 28 se utilizan en algunas modalidades para mantener la relación temporal, entre lFFE, QFFE, IDD> y QDD O multiplicadores 822 y 824 para que la salida substrayente 818 sea el estimado de error de fase dirigido a decisión que corresponde a un símbolo recubierto particular. Aunque el rastreador de fase 800 y modalidades 800A - 800F muestran FFE 210 que recibe solo lF, se entenderá que algunas modalidades del rastreador de fase 800 se adapten a modalidades de FFE 210 que reciben lF y QF y que proporcionan lFFE y QFFE como salidas directamente de FFE 210 al girador 814. De forma similar, en algunas modalidades, el rango de corrección de fase máximo está limitado. Como un ejemplo no limitante, algunas modalidades limitan la corrección de fase máxima proporcionada por el girador 814 a ± 45 grados. Incluso en otras modalidades, el valor de ? esta limitado para controlar el rango de la señal de corrección de fase. Además, aunque se describe en relación a un sistema ATSC, se entenderá que las técnicas y dispositivos contenidos en las modalidades de los rastreadores de fase 800 pueden adaptarse a otras técnicas de modulación y constelaciones de datos. Similarmente, se entenderá que algunas modalidades del rastreador de fase 800 se adaptan para operar con modalidades FFE 210 que tienen muestras fraccionalmente espaciadas. Finalmente, se entenderá que algunas modalidades del rastreador de fase 800 se adaptan para recibir tanto señales de entrada reales como de cuadratura como entradas de FFE 210; y por lo tanto FFE 210 directamente proporciona lFFE y QFFE sin la necesidad de línea de retraso 810 y cambiador de fase 812. Otra modalidad del sistema 20 de la Figura 3 es el sistema 200 mostrado en la Figura 29. De acuerdo con un aspecto, el sistema 900 emplea una técnica para desarrollar un ciclo de realimentación de rastro de portador y ciclo de realimentación de sincronización de tiempo. El sistema 900 incluye sincronización 910, desmodulador digital 920, compensador 930, control dirigido a decisión (DDC) 940, control no coherente (NCC) 950 y sistema de control 954, que son análogos en forma y función a elementos 40, 42, 46, 52, 50, y 54 del sistema 20 ( ver Figura 3), respectivamente. Similar al sistema 20, el sistema 900 desarrolla la sincronización de segmento de señales previamente descritos 96, sincronización de campo/marco 98, SNR 100, cierre VCXO 102, y cierre NCO 104. Similar al sistema de control 54 del sistema 20, el sistema de control 954 recibe sincronización de segmento 96, sincronización de campo/marco 98, SNR 100, cierre VCXO 102, y cierre NCO 104. También se apreciará que varias modalidades del compensador 930 incluyen modalidades previamente descritas de compensadores 48, 200, y 200A. De forma similar, algunas modalidades del compensador 930 incluyen modalidades previamente descritas del rastreador de fase 800, 800A, 800B, 800C, 800D, 800E, y 800F. Además, la señales 64A, 66A, 72A y 74A son similares en función a las señales 64, 66, 72 y 74 de ia Figura 3. Se entenderá queque por simplicidad, el filtro de Nyquist de la salida de desmodulador digital no se ilustra en el sistema 900; sin embargo, esta es a manera de conveniencia y no se pretende como una limitación. Aquellos expertos en la técnica apreciaran que el filtro de Nyquist ocurre en cualquiera en una variedad de formas en varias modalidades del presente sistema. Como se muestra en la Figura 29, el sistema 900 recibe señal de banda de base cercana 60A de un receptor de extremo frontal (receptor 30 en la Figura 3 por ejemplo) y proporciona señal de banda de base cercana digitalizada 62A al desmodulador digital 920. La salida del desmodulador digital 920 proporciona una señal de banda de base 920A como entrada al compensador 930. El compensador 930 proporciona salidas 930A, 930B, 930C, y 930D para el control dirigido a decisión 940. DDC 940 incluye el sustrayente 942, post-filtro de equivalente de portador 944, post-filtro equivalente en tiempo 946, multiplicador 948 y multiplicador 950. DDC 940 proporciona una señal de realimentación de sincronización dirigida a decisión 66A a la sincronización 910 y además proporciona señal de realimentación de rastreo de portador dirigido a decisión 74A al desmodulador digital 920.

En algunas modalidades, el compensador 930 es un compensador traslapado. En otras modalidades, el compensador 930 no tiene una tapa de dentro predefinida fija. Ciertas modalidades del compensador 930 también incluyen un rastreador de fase. De esa forma, como se explico en más detalle más adelante, en algunas modalidades las salidas 930A y 930B son señales parcialmente compensadas. Ilustrativamente, en algunas modalidades, las salidas de compensador 930A y 930B son las salidas de la porción FFE del compensador 930. En otras modalidades, las salidas de compensador 930A y 930B son las salidas de una porción de rastreador de fase de un compensador. Incluso en otras modalidades, las salidas de compensador 930A y 930B son las señales de entrada del dispositivo de decisión del compensador. Incluso en otras modalidades, la salida del compensador 930A y 930B se proporcionan por diferentes fuentes. Como un ejemplo no limitante, en algunas modalidades la salida de compensador 930A también es la señal de entrada al dispositivo de decisión del compensador mientras la salida de compensador 930B es la salida de rastreador de fase del compensador. Otro aspecto del sistema 900 es el desarrollo de una señal de error de decisión similar a la señal de error de decisión de rastreador de fase (EPTD) 248. De esa forma, en algunas modalidades, la salida de compensador 930C y 930D son la señal de entrada al dispositivo de decisión del compensador 930 y la salida de dispositivo de decisión correspondiente a la señal de entrada 930C, respectivamente. En ciertas modalidades, la salida de compensador 930D es la salida de un cortador de decisión de un dispositivo de decisión. En otras modalidades la salida de compensador 930D es la salida de un decodificador de enrejado. Incluso en otras modalidades, la salida de compensador 930D es la salida de una tapa intermedia de un decodificador enrejado. Al utilizar uno o más elementos de retraso (no mostrados) el sistema 900 aplica técnicas disponibles para aquellos expertos en la técnica para alinear temporalmente datos presentados al sus trayente 942. De esa forma, el sus trayente 942 produce señal de realimentación de error 942A que es la diferencia entre la salida de dispositivo de decisión del compensador 930 y entrada correspondiente al dispositivo de decisión. Similarmente, el sistema 900 también alinea temporalmente las entradas presentadas a los multiplicadores 948 y 950. De esa forma, las entradas al multiplicador 948 corresponden a la misma señal de banda de base 920A. De forma similar, las entradas al multiplicador 950 corresponden a la misma señal de banda de base 920A. Finalmente, aunque la Figura 29 muestra multiplicadores 948 y 950 que reciben la misma señal de realimentación de error 942A, se entenderá esto es a manera de ejemplo y no se pretende como una limitación. De esa forma, en algunas modalidades, la señal de error utilizada par el rastreador de portador se calcula de forma diferente que la señal de error utilizaba para sincronización. Ilustrativamente, en algunas modalidades, la señal de rastreador de error 942A para el rastreo de portador se forma con la salida de cortador de compensador 930, mientras la señal de realimentación de error 942A para sincronización se forma con la salida de decodificador de enrejado del compensador 930. El, post-filtro de equivalente de portador 944 y post-filtro equivalente de tiempo 946 reciben salidas de compensador 930A y 930B, respectivamente. Las entradas negativas y positivas del sus trayente 942 reciben salidas de compensador 930C y 930D, respectivamente, y producen señales de realimentación de error 942A. El multiplicador 948 recibe las salidas del post-filtro equivalente del portador 944 y señal de realimentación de error 942A. El multiplicador 948 proporciona señal de realimentación de rastreo de portador dirigido a decisión 74A al filtro de ciclo 926. Similarmente, el multiplicador 950 recibe las salidas del post-filtro equivalente de tiempo 946 y señal de realimentación de error 942A. El multiplicador 950 proporciona una señal de realimentación de sincronización dirigida a decisión 66A al filtro de ciclo 916. El post-filtro equivalente de portador 944 detecta la frecuencia de portador y el equivalente de fase presente en la salida de compensador 930A. En algunas modalidades, el post-filtro equivalente de portador 944 es un detector de error de fase que proporciona un estimado de error de fase. En otras modalidades, el post-filtro equivalente de portador 944 es un filtro de cambio de fase o filtro de cuadratura similar en forma y función al filtro de cambio de fase 812. De esa forma, algunas modalidades del post-filtro equivalente del portador 944 incluyen un filtro Hilbert o filtro Hilbert truncado. Incluso en otras modalidades, el post-filtro equivalente de portador 944 es un FFE o longitud deseada con coeficientes de tapa de filtro optimizadas para minimizar el error cuadrado medio (MMSE) de la salida de filtro para un canal que se cambio en fase 90 grados, y un receptor que tiene un umbral de adquisición predeterminado. Ilustrativamente, como se describió previamente con respecto al filtro de cambio de fase 812 algunas modalidades del post-filtro equivalente de portador 944 son un filtro FIR con una longitud de 31 muestras y que tiene MMSE de coeficientes de tapas de filtro optimizados para un VSB o umbral SMN de adquisición de receptor QAM equivalente de 15.1 dB. El filtro resultante es cualitativamente ilustrado en la Figura 6B. Otras modalidades del post-filtro equivalente del portador 944 incluyen valores de tapa de filtro optimizados para un umbral SNR de adquisición de receptor menor que 15.1 dB. Al menos una modalidad del ciclo de realimentación de arrastre o de portador incluye post-filtro equivalente de portador 944 con coeficientes optimizados para un umbral CCN en red de adquisición de 15 dB. En otras modalidades, el post-filtro equivalente de portador 944 desarrolla un estimado de error de fase en una salida del mismo similar al estimado de error de fase desarrollado en las modalidades de rastreadores de fase 800A, 800C, 800D y 800E. El multiplicador 948 forma la señal de realimentación de portador dirigido a decisión 74A al multiplicar la salida de post-filtro equivalente de portador 944 por la señal de realimentación de error 942A. Se entenderá que una o más elementos de retraso se utilizan en varias modalidades para alinear temporalmente las entradas al multiplicador 948. El post-filtro equivalente en tiempo 946 filtra la salida de compensador 930B para detectar un equivalente en tiempo o sincronización. En algunas modalidades, el post-filtro equivalente en tiempo 946 es un filtro de correlación optimizado para determinar un equivalente en tiempo fraccional arbitrariamente pequeño. En otras modalidades, el post-filtro equivalente de tiempo 946 combina la salida del filtro de guía de tiempo y un filtro de revestimiento de tiempo en donde el filtro de guía de tiempo detecta equivalentes de tiempos positivos y el filtro de revestimiento de tiempo detecta los equivalentes de tiempo negativos. Otras modalidades de post-filtro de equivalente de tiempo 946 suma la guía de tiempo y las salidas de filtro de revestimiento de tiempo para producir una señal de error equivalente en tiempo simétrica en la salida del post-filtro equivalente en tiempo 946. Incluso otras modalidades de post-filtro equivalente en tiempo 946 MMSE optimizan coeficientes para un filtro FIR para producir una respuesta de impulso en la presencia de ruido blanco para un umbral de adquisición de receptor dado. Ilustrativamente, en algunas modalidades los coeficientes de filtros se desarrollan por una técnica que incluye sumar los coeficientes de un primer filtro y segundo filtro en donde el primer y segundo coeficiente de filtro se optimizan para detectar un equivalente de tiempo de guía y un equivalente de tiempo de revestimiento, respectivamente. En otras modalidades, el desarrollo de coeficientes de post-filtro equivalente en tiempo 946 además incluye promediar los coeficientes del primer y segundo filtros. En ciertas modalidades, desarrollar los coeficientes de post-filtro equivalente de tiempo 946 incluye agregar o promediar los coeficientes de los filtros. Cada filtro se optimiza por MMSE para producir una respuesta de impulso para detectar equivalentes de tiene por fracciónales arbitrariamente pequeños en la presencia de ruido blanco en donde el SNR es menor o igual que el umbral de adquisición de receptor. Los coeficientes de los 2 filtros se optimizan para detectar equivalentes de tiempo en direcciones opuestas. Ilustrativamente, en algunas modalidades, el primer filtro se optimiza para detectar un equivalente de tiempo de símbolo 1/10DO (guía) y segundo filtro se optimiza para detectar un equivalente de tiempo de símbolo -1/10do (revestimiento), y el primer y segundo coeficientes de filtro son asimétricos. Los coeficientes de filtro 946 después se obtienen al promediar o agregar los coeficientes del primer y segundo filtros. El filtro resultante es un filtro simétrico, como se muestra cualitativamente en la Figura 36A, que detecta equivalentes de tiempo fracciónales arbitrariamente pequeños en la presencia de ruido blanco en donde el SNR es menor que o igual al umbral de adquisición de receptor. Agregar o promediar los coeficientes del primer y segundo filtros produce coeficientes de filtro 946 que son simétricos y correlacionan equivalentes de tiempo de guía y revestimiento. Ilustrativamente, algunas modalidades de filtro 946 se optimizan por MMSE para producir una respuesta de impulso en la presencia de ruido blanco en un canal que tiene un SNR de 15.1 dB. Incluso otras modalidades de filtro 946 producen una correlación máxima para 1/10VO equivalente de tiempo de símbolo. Incluso otras modalidades de post-fiitro de equivalente de tiempo 946 incluyen un FFE con una longitud de 31 muestras que tiene coeficientes de tapa de filtro optimizadas por MMSE para un VSB o umbral SNR de adquisición de receptor QAM equivalente de 15.1 dB. Otras modalidades de post-filtro de equivalente el tiempo 946 incluyen valores de tapa de filtro optimizados para un umbral SNR de adquisición de receptor menor que 15.1 dB. Al menos una modalidad de la presente invención incluye coeficientes de post-filtro equivalente de tiempo 946 optimizados para un umbral SNR de adquisición de 15 dB. Regresando a la Figura 29, el multiplicador 950 multiplica la salida de post-filtro equivalente en tiempo 946 por señal de realimentación de error 942A para producir una señal de realimentación de sincronización dirigida a decisión 66A que corresponde a un símbolo recibido particular. Se entenderá que los elementos de retraso se utilizan en algunas modalidades para alinear temporalmente las entradas al multiplicador 950. Los datos recibidos por el sistema 900 se proporcionan a A/D 912, que muestrea la señal de banda de base cercana recibida 60A en una velocidad de reloj regida por VCXO controlada por realimentación 914. El mezclador digital 922 modula hacia abajo la señal de banda de base cercana digitalizada 62A de A/D 912 basado en la frecuencia de portador local generada por NCO controlado por realimentación 924. La salida del mezclador digital 922 se filtra (no mostrada para búsqueda de simplicidad) para producir una señal de banda de base digitalizada 920A. En algunas modalidades, como se muestra en la Figura 3, un filtro de Nyquist filtra la salida del mezclador digital. Se apreciará por aquellos expertos en la técnica que también pueden utilizarse otros filtros para filtrar la salida del mezclador digital 922. Regresando a la Figura 29, el compensador 930 recibe la señal de banda de base digitalizada 920A y remueve del mismo cualquiera de las distorsiones de canal residual e interferencia de trayectoria múltiple. Algunas modalidades del compensador 930 también incluyen un rastreador de fase para remover el error de fase de portador residual. Como se describe más adelante, la operación de sincronización 910 se rige selectivamente ya sea por señal de alimentación de sincronización no coherente 64A o señal de realimentación de sincronización dirigida a decisión 66A basándose en el estado operacional del sistema 900. Similarmente, la operación del desmodulador digital 920 se rige selectivamente ya sea por señal de realimentación de rastreo de portador no coherente 72A o señal de realimentación de rastreo de portador dirigido a decisión 74A basándose en el estado operacional del sistema 900. NCC 950 recibe la salida del mezclador digital 922 desarrolla tanto señal de realimentación de sincronización no coherente 64A y señal de realimentación de rastreo de portador 72A. NCC 950 utiliza la combinación de la señal de piloto e información redundante en las ranuras superior e inferior de Nyquist para desarrollar la señal de realimentación de rastreo de portador no coherente 72A y una señal de realimentación de sincronización no coherente 64A en una forma descrita en las solicitudes co-pendientes de Solicitud de E.U.A. Serie No. 10/408,053, y Solicitud de E.U.A. Serie No. 10/407,634, incorporadas aquí por referencia. El desarrollo de estas señales por NCC 950 preferiblemente no depende de la salida de compensador 930. Como se describió previamente, el compensador 930 proporciona salidas de compensador 930C y 930D al substrayente 942, que forma las señales de realimentación de error 942A. El compensador 930 también proporciona una salida de compensador 930A al post-filtro equivalente de portador 944. El post-filtro equivalente de portador 944 filtra la salida de compensador 930A para detectar la frecuencia de portador o errores de fase. El multiplicador 948 forma la señal de realimentación de rastreo de portador dirigido a decisión 74A al multiplicar la salida del filtro de rastreo de portador 944 por señal de realimentación de error 942A. Similarmente, el post-filtro equivalente de tiempo 946 filtra la salida de compensador 930B para detectar errores de tiempo y sincronización, después el multiplicador 950 forma la señal de realimentación de sincronización de realimentación dirigida a decisión 66A al multiplicar la salida de post-filtro equivalente de tiempo 946 por señal de realimentación de error 942A. Como se discutió previamente, se entenderá que los retrasos mostrados en la Figura 29 se colocan en las varias trayectorias de señal para alinear temporalmente las varias señales para que la señal de realimentación de error 942A corresponda a las salidas del post-filtro equivalente de portador 944 y el post-filtro equivalente en tiempo 946, respectivamente. El ciclo de realimentación que controla el desmodulador digital 920 se forma al realimentar la señal de realimentación de rastreo de portador no coherente 72A y señal de realimentación de rastreo de portador dirigido a decisión 74A para- el filtro de ciclo 926. Como se describe posteriormente, dependiendo del estado operacional del sistema 900, el sistema de control 954 selectivamente controla el filtro de ciclo 926 para utilizar ya sea seña de realimentación de rastreo de portador no coherente 72A o señal de realimentación de rastreo de portador dirigido a decisión 74A. El filtro de ciclo 926 filtra la señal de realimentación seleccionada y proporciona una señal de control a NCO 924. El NCO 924 proporciona mezclador digital 922 una representación digital de un portador local para modular hacia abajo la señal de banda de base cercana 62A. En algunas modalidades, el filtro de ciclo 926 filtra por paso bajo la señal de realimentación seleccionada. En otras modalidades, el filtro de ciclo 926 integra la señal de realimentación seleccionada, y después filtra por paso inferior la salida integrada. Ilustrativamente, en ciertas modalidades, la señal de realimentación seleccionada pasa a través de un perfecto integrador antes de que se filtre por paso inferior y proporcione al NCO 924. En ciertas modalidades, la señal de realimentación seleccionada pasa a través de un integrador de "escape" antes de que se filtre por paso bajo y proporcione a NCO 924. Similarmente, el ciclo de realimentación que controla la sincronización 910 se forma al realimentar la señal de realimentación de sincronización no coherente 64A y señal de realimentación de sincronización dirigida a decisión 66A al filtro de ciclo 916. Como se describió posteriormente, dependiendo del estado operacional del sistema 900, el sistema de control 970 selectivamente controla el filtro de ciclo 916 para utilizar ya sea señal de realimentación de sincronización no coherente 64A o señal de realimentación de sincronización dirigida a decisión 66A. El filtro de ciclo 916 filtra la señal de realimentación seleccionada y proporciona una señal de control a VCXO 914. A/D 912 recibe un reloj de muestreo controlado de realimentación de VCXO 914, que minimiza errores introducidos por sincronización en las salidas del compensador 930. Otra modalidad del sistema 900, la operación de la cual se ilustra en la Figura 30 con referencia continua al sistema 900 de la Figura 29, comprende un sistema 1000 para controlar la operación del procedimiento de optimización de compensador y sincronización y ciclos de realimentación de control de desmodulación. En 1010, "modo de adquisición inicial", el sistema de control 954 inicia el sistema 900. El compensador 930 aún no está operando. El rastreador de fase del compensador y CDEU aún no son funcionales o se mantienen en un estado reestablecido. El NCC 950 es operacional. El sistema de control 954 coloca la sincronización 910 y desmodulador digital 920 en modo de adquisición y selectivamente controla el filtro de ciclo 916 y filtro de ciclo 926 para seleccionar la señal de realimentación de sincronización no coherente 64A y señal de realimentación de rastreo de portador no coherente 72A de NCC 950. Después de algún período de tiempo, el sistema de control 954 recibe valoraciones positivas del cierre VCXO 102 y cierre NCO 104 que la sincronización 910 y desmodulador digital 920 se cierran a la señal entrante. Después del cierre VCXO como cierre NCO se valoran, el sistema de control 954 transita la operación del sistema 900 del estado 1010 a 1012. En 1012, "estimado de retraso de canal de cálculo", el sistema de control 954 enciende la porción CDEU de compensador 930. Las otras porciones del compensador 930 permanecen no operacionales. El sistema de control 954 continúa sosteniendo la sincronización 910 y desmodulador digital 920 en modo de adquisición. Las señales de realimentación no coherentes de NCC 950 continúan rigiendo las operaciones de sincronización y desmodulación del sistema 900. Una vez que la porción CDEU del compensador 930 calcula el estimado de retraso de canal y determina el tiempo deseado para a sincronización de segmento y sincronización de marco en la salida del FFE, el sistema de control 954 transita la operación del sistema 900 del estado 1012 a 1014. En 1014, "entrenamiento de compensador con sincronización de segmento", el sistema de control 954 permite que la porción FFE del compensador 930, y coloque la porción DFE del compensador 930 en modo MR. En modo IIR, DFE recibe datos cortados del dispositivo de decisión del compensador 930. En esas modalidades que tienen un rastreador de fase, el rastreador de fase se coloca en modo de espera. El sistema de control 954 utiliza la sincronización de segmento como una señal de entrenamiento para adaptar los coeficientes FFE. Después que el sistema de control 954 recibe al menos una indicación positiva de sincronización campo/marco 98 que se detectó sincronización de campo/marco, el sistema de control 954 transita la operación de sistema 900 del estado 1014 a 1016. Sin embargo, en algunas modalidades, el sistema 900 incluye una característica de tiempo fuera en donde el sistema de control 954 regresa la operación de sistema 900 del estado 1012 a 1010 cuando se recibe un número insuficiente de indicaciones de sincronización de campo/marco para indicar progreso hacia adaptar apropiadamente los coeficientes de compensador. En algunas modalidades, la sincronización de segmento viene del CDEU del compensador 930. En otras modalidades, en donde el CDEU calcula el estimado de retraso de canal basándose en la correlación de la señal entrante con secuencia de sincronización de campo/marco, la señal de sincronización de marco viene del CDEU del compensador 930. De otra forma, una porción del compensador 930 genera una sincronización de marco basándose en una señal compensada intermedia del compensador o la salida de compensador, (similar a la señal compensada intermedia 90 o salida de compensador 88 de la Figura 5). En 1016, "entrenamiento de compensador con sincronización de segmento" y sincronización de campo/marco, sistema de control 954 desarrolla los coeficientes de la porción FFE del compensador 930 que utiliza tanto la sincronización de campo/marco y sincronización de segmento como señales de entrenamiento. La porción DFE del compensador 930 continúa para operar en modo MR. Similarmente, la porción de rastreador de fase de compensador 930 continua para operar en modo de espera. El sistema de control 954 monitorea sincronización de campo/marco 98 y SNR 100, y transita a la operación del sistema 900 del estado 1016 a 1018 cuando la señal medida tiene un SNR estimado mayor que un Umbral RCA_ENB predeterminado. Sin embargo, el sistema de control 954 en vez de transitar la operación de sistema 900 del estado 1016 a 1010 si detecta la pérdida de indicción de sincronización de campo/marco. En 1018, "entrenamiento de compensador en modo RCA", el sistema de control 954 habilita la porción DFE del compensador del sistema 900. El sistema de control 954 adapto los coeficientes de FFE y DFE que utilizan un algoritmo LMS a base de RCA en los datos recibidos. En otras modalidades, el sistema de control 54 además incluye una técnica de comparar las señales de sincronización recibidas a esas generadas por el sistema de control 54. Incluso en otras modalidades, el sistema de control 54 pesa los efectos de las técnicas de adaptación a base de RCA y señal de sincronización que dependen del desempeño de sistema o estado operacional. El sistema de control 954 transita la operación de sistema 900 del estado 1018 a 1020 cuando la señal medida tiene un SNR estimado que excede un Umbral Dirigido de Decisión predeterminado, por ejemplo. 12dB. Si, en vez de eso, el SNR estimado cae bajo un Umbral de Regreso_Sincronización_Entrenamiento predeterminado, por ejemplo, el sistema de control 954 transita la operación de sistema 900 del estado 1018 a 1010. Similarmente, el sistema de control 954 transita la operación del sistema 900 del estado 1018 a 1010 si detecta la pérdida de indicación de sincronización de campo/marco.

En 1020, "Modo Dirigido de Decisión", el sistema de control 954 adapta los coeficientes FFE y DFE que utilizan una técnica de LMS dirigida a decisión en los datos recibidos y señales de sincronización. Además, el sistema de control 954 selectivamente controla el filtro de ciclo 916 y el filtro de ciclo 926 para seleccionar la señal de realimentación de sincronización dirigida a decisión 66A y señal de realimentación de rastreo de portador dirigido a decisión 74A, respectivamente. El sistema de control 954 mantiene la operación del sistema 900 a 1020 mientras el SNR estimado permanezca sobre un Umbral de REGRESO_RCA_MODO, pero pasa la operación de sistema 900 del estado 1020 a 1018 si el SNR estimado cae bajo el Umbral de REGRESO_RCA_MODO. El sistema de control 954 transita la operación del sistema 900 del estado 1020 a 1010 si detecta la pérdida de indicación de sincronización de campo/marco. Otra modalidad del sistema 900, mostrado como el sistema 900A en la Figura 31, incluye componentes para interrelacionar el rastreo de fase dirigido a decisión y ciclos de realimentación de rastreo de portador. El sistema 900A es similar en forma y función al compensador 200A de la Figura 27, que incluye el rastreador de fase 800E. Se entenderá que otras modalidades del sistema 900A utilizan otras modalidades del rastreador de fase 800. El sistema 900A, sin embargo, también incluye el desmodulador 920, que recibe señal de banda de base cercana digitalizada 62A y proporciona señal de banda de base digitalizada 920A como una entrada a FFE 210. El filtro de ciclo 926 recibe la señal de corrección de fase ? del integrador 816, 74B, mientras en el sistema 900 el filtro de ciclo 926 recibe la señal de realimentación de rastreo de portador dirigido 74A (ver Figura 29). El sistema 900A acopla la realimentación de rastreo de portador dirigido a decisión y las señales de error de fase dirigida. La entrada al integrador 816 es una señal de error de fase dirigida a decisión 843 similar a la señal de realimentación de rastreo de portador dirigido a decisión 74A. En algunas modalidades la señal de error de fase dirigida a decisión 843 y señal de realimentación de rastreo de portador dirigido a decisión 74A son equivalentes. El integrador 816 integra las señal de error de fase dirigida a decisión 843 en la salida de un detector de fase 841 para proporcionar señal de corrección de fase ? (74B). El detector de fase 841 puede implementarse en cualquier forma conocida por aquellos expertos en la técnica, por ejemplo, cualquiera de los acercamientos ilustrados en las Figuras 23-28 pueden utilizarse. Por ejemplo, el detector de fase 841 puede implementarse por el filtro de cambio de fase 840 y el multiplicador 822 de la Figura 27. El filtro de ciclo 926 además filtra por paso inferior la señal de corrección de fase ? y proporciona una señal de control a NCO 924. Esto efectivamente enlaza la realimentación de rastreador de fase y ciclos de rastreo de portador. Como resultado, el girador 814 corrige errores de fase más instantáneos que resultan de errores de rastreo de portador, mientras el desmodulador digital 920 rastrea los errores de rastreo de portador de largo plazo. Además, la interacción del rastreador de fase y los ciclos de realimentación de desmodulador aseguran que la operación de rastreador de fase no se satura. Además, se entenderá por aquellos expertos en la técnica que puede combinarse una técnica similar con las otras modalidades de rastreador de fase previamente discutidas. En ciertas otras modalidades del sistema 900, mostrado como sistema 900B en la Figura 32, el rastreo de portador dirigido a decisión y ciclos de realimentación de rastreo de fase se interrelacionan. El sistema 900B es similar en forma y función que el sistema 900A de la Figura 31, e incluye el compensador 200A de la Figura 27 con el rastreador de fase 800E y desmodulador digital 920. El desmodulador digital 920 recibe señal de banda de base cercana digitalizada 62A y proporciona señal de banda de base digitalizada 920A como una entrada al FFE 210. Sin embargo, la seña de error de fase dirigida a decisión 843 de la salida del detector de fase 841 (entrada del integrador 816) se utiliza como la señal de realimentación de rastreo de portador dirigido a decisión 74B' en vez de señal de corrección de fase ? de ia salida del integrador 816. El filtro de ciclo 926 recibe y filtra por paso inferior la salida del detector de fase 841 para proporcionar una señal de control a NCO 924. Esto efectivamente enlaza la realimentación de rastreador de fase y ciclos de rastreo de portador. Como resultado, el girador 814 corrige errores de fase más instantáneos que resultan de errores de rastreo de portador, mientras el desmodulador digital 920 rastrea los errores de rastreo de portador de largo plazo. La interacción del rastreador de fase y los ciclos de realimentación de desmodulador digital permite que el ciclo de realimentación de rastreo de portador permita compensar la saturación de rastreador de fase potencial. Aquellos expertos en la técnica serán capaces de adaptar esta técnica a otras modalidades de rastreador de fase previamente discutidas sin hacer experimentación. Incluso otras modalidades del sistema 900, ilustrado como sistema 900C de la Figura 33, utilizan las salidas de un dispositivo de decisión de compensador para desarrollar una señal de realimentación de rastreo de portador 74C y una señal de realimentación de sincronización 66C. El sistema 900C es similar en forma y función al sistema 900, excepto que el control dirigido a decisión (DDC) 940 se reemplaza con el control dirigido a decisión 940C. El compensador 930 proporciona la salida compensada 930E y salida de enrejado 930F como entradas a DDC 940C. El control dirigido a decisión 940C proporciona la señal de realimentación de sincronización dirigido a decisión 66C a la sincronización 910 en lugar de la seña de realimentación de sincronización dirigida a decisión 66A. El control dirigido a decisión 940C proporciona señal de realimentación de rastreo de portador dirigido a decisión 74C al desmodulador digita 920 en lugar de señal de realimentación de rastreo de portador dirigido a decisión 74A (ver Figura 29). El control dirigido a decisión 940C incluye filtros de forma de pulso 960 y 962, conjugado 964, línea de retraso 966, retraso de reloj de dos símbolos 968, substrayente 270, retraso de reloj de símbolo Individual 972, multiplicador complejo 974, el multiplicador complejo 976. El filtro 960 recibe salida compensada 930E y proporciona una salida de señal compleja, Y(n + n0), a la línea de retraso 966 en donde n0 es el retraso en relojes de símbolo introducidos por el decodificador de enrejado del compensador 930 y conjugado 964. La línea de retraso 966 introduce n0 relojes de símbolo de retraso y proporciona Y(n) como una salida al retraso de reloj de dos símbolos 968, la entrada positiva del substrayente 970, y multiplicador complejo 976. El retraso de reloj de dos símbolos 968 introduce un reloj de dos símbolos adicional de retraso y proporciona Y(n-2) al substrayente 970. Similarmente, el filtro de forma de pulso 962 recibe la salida del decodificador de enrejado 930F y proporciona una salida de señal compleja, A(n), al conjugado 964. Se entiende que en algunas modalidades las funciones del filtro de forma de pulso 962 y conjugado 964 se combinan. El conjugado 964 proporciona A*(n) al retraso de reloj de símbolo individual 972, que proporciona una salida retrasada de reloj de un símbolo, A*(n-1) a un multiplicador complejo 974. El conjugado 964 también proporciona A*(n) al multiplicador complejo 976. El filtro de forma de pulso 960 recibe la salida de cortador de decisión de compensador que no se corrigió por error. El filtro de forma de pulso 960 proporciona una representación de par en fase /cuadratura valuado complejo de la salida de cortador de decisión, Y(n + n0) = ls(n + n0) + j Qs(n + n0). Is(n + n0) es la versión retrasada de la entrada valuada real al filtro de forma de pulso 960. Qs(n + n0) es una salida cambiada de pulso o filtrada de cuadratura de 90 grados para la entrada valuada real al filtro de forma de pulso 960. Similarmente, el filtro de forma de pulso 962 recibe la versión corregida de la salida de cortador de decisión de compensador de un decodificador de enrejado en el compensador 930. El filtro de forma de pulso 962 proporciona una representación de par en fase/cuadratura valuado complejo de la salida de cortador de decisión, A(n) = lt(n) + j Qt(n). It(n) es la versión retrasada de la entrada valuada real al filtro de forma de pulso 962. Qt(n) es una salida cambiada de fase o filtrada por cuadratura de 90 grados para la entrada valuada real al filtro de forma de pulso 962. En algunas modalidades, los filtros de forma de pulso 960 y 962 son cada una similares a un filtro de transformación Hilbert e incluyen un cambio de fase o filtro de cuadratura para producir las porciones de cuadratura de los pares complejos Qs(n) y Qt(n), y una línea de retraso para proporcionar las salidas valuadas reales ls(n) y Y(n) respectivamente. En algunas modalidades, el cambio de fase o filtro de cuadratura son similares en forma y función al filtro de cambio de fase 812 discutido anteriormente en relación a las Figuras 23-28. La línea de retraso 966 compensa el retraso de propagación, Zn0, entre la salida compensada 930E en un lado y salida de decodificador de enrejado 930F y conjugado 964 por el otro. De esa forma, las salidas de la línea de retraso 966, Y(n) = ls(n) + j Qs(n), y conjugado 964, A*(n) = l-r(n) - j Qt(n), se relacionan temporalmente a la misma salida de cortador d decisión. La salida del substrayente 970 es la diferencia Y(n) - Y(n-2) y se multiplica por la salida retrasada de reloj de un símbolo de conjugado 964, A*(n-1). Esto es efectivamente la proyección de la salida de cortador de decisión corregida con los previos y siguientes símbolos decodificados, y representa el ISI relacionado con sincronización. La porción real de la salida del multiplicador 974, F66C es la señal de realimentación de sincronización dirigida a decisión 66C proporcionada al filtro de ciclo 916: F66C= lt(n-1)-[ls(n)- ls(n-2)]+ Qt(n-1 )-[Qs(n)- Qs(n-2)] En algunas modalidades, el filtro de ciclo 916 integra y después filtra por paso inferior la señal de realimentación de sincronización dirigida a decisión 66C para producir una señal de control para regir la operación de NCO 924. En otras modalidades, el filtro de ciclo 916 sólo filtra por paso bajo de señal de realimentación de sincronización dirigida a decisión 66C para producir una señal de control para regir la operación de NCO 924. Similarmente, el multiplicador 976 realiza una operación de multiplicación compleja. La porción imaginaria de la salida del multiplicador 976, F74C, es una señal de realimentación de rastreo de portador dirigida a decisión 74C proporcionada en la salida F74C= Y(n)-Qs(n)- Qt(n)-Is(n) al filtro de ciclo 926. En algunas modalidades, el filtro de ciclo 926 integra y después filtra por paso bajo la señal de realimentación de rastreo de portador dirigida a decisión 74C para producir una señal de control que rige la operación de VCXO 914. En otras modalidades, el filtro d ciclo 926 sólo filtra por paso bajo la señal de realimentación de rastreo de portador dirigida a decisión 74C para producir una señal de control para regir la operación de VCXO 914. Incluso otras modalidades del sistema 900, ilustrado como el sistema 900D de la Figura 34, utilizan las salidas de un dispositivo de decisión de un compensador para desarrollar señal de realimentación de sincronización dirigida a decisión 66D. Funcionalmente, el sistema 900D es similar en forma y función al sistema 900, excepto que el control dirigido a decisión 940 se reemplaza con control dirigida a decisión 940D. Como se muestra en la Figura 34, el sistema 900D también produce señal de realimentación de sincronización dirigida a decisión 74C similar a sistema 900C. Sin embargo, en el sistema 900D, la línea de retraso 966 proporciona una salida al retraso de reloj de símbolo individual 972 mientras en el sistema 900C la línea de retraso 966 recibe la salida del conjugado 964. Similarmente, en el sistema 900D, el retraso de reloj de dos símbolos 968 y la entrada positiva del substrayente 970 recibe la salida de conjugado 964 mientras en el sistema 900C la línea de retraso 966 proporciona una salida al retraso de reloj de dos símbolos 968 y la entrada positiva del substrayente 970. Similar al sistema 900C, el filtro de forma de pulso 960 recibe la salida compensada 930E que no es corregida de error del compensador 930. El filtro de forma de pulso 960 proporciona una representación de par en fase/cuadratura valuado complejo de la salida de cortador de decisión, Y(n + n0) = ls(n + n0) + j Qs(n + n0). Como se describió previamente, ls(n + n0) es la versión retrasada de la entrada valuada real al filtro de forma de pulso 960, mientras Qs(n + n0) es una salida cambiada de fase o filtrado por cuadratura de 90 grados para la entrada valuada real al filtro de forma de pulso 960. La línea de retraso 966 compensa el retraso introducido por el decodificador de enrejado del compensador 930 y conjugado 964 y proporciona una representación compleja retrasada de la salida de cortador de decisión de dispositivo de decisión a las entradas de un retraso de reloj de un símbolo 972 y multiplicador 976. La salida del retraso de reloj de un símbolo 972 proporciona un reloj de símbolo adicional de retraso entre la salida de la línea de retraso 966 y la entrada del multiplicador 974. El filtro de forma de pulso 962 es similar en forma y función al filtro de forma de pulso 960 y recibe la salida de decodificador de enrejado 930F del compensador 930. El filtro de forma de pulso 962 proporciona una representación compleja de la salida del decodificador de enrejado al conjugado 964. El conjugado 964 proporciona el conjugado de la entrada recibida al multiplicador 976, el retraso de reloj de dos símbolos 968, proporciona el conjugado de la entrada recibida al multiplicador 976, el retrasóte reloj de dos símbolos 968, y la entrada positiva del substrayente 970. El retraso de reloj de dos símbolos 968 proporciona una salida retrasada de reloj de dos símbolos de conjugado 964 a la entrada negativa del substrayente 970. El multiplicador 974 recibe la salida del substrayente 970. El multiplicador 974 recibe la salida del substrayente 970. El multiplicador 974 realiza una multiplicación compleja de las entradas recibidas y produce el componente real en una salida, F66D, como señal de realimentación de sincronización dirigida a decisión 66D: F66D= ls(n-1)-[lt(n)-lt(n-2)]+ Qs(n-1 )-[Qt(n)- Qt(n-2)jJ Aunque no se muestra, similar al sistema 900C, el sistema 900D proporciona señal de realimentación de sincronización dirigida a decisión F66D al filtro de ciclo 916 que integra y después filtra por paso bajo la señal de realimentación de sincronización dirigida a decisión 66D para producir una señal de control para regir la operación de VCXO 914. En otras modalidades del sistema 900D, el filtro de ciclo 916 sólo filtra por paso bajo la señal de realimentación de sincronización dirigida a decisión 66D para producir una señal de control para regir la operación de VCXO 914. Incluso otra modalidad del sistema 900, ilustrado como sistema 900E de la Figura 35 con referencia continúa al sistema 900C de la Figura 33, utiliza la salida del compensador 930 para desarrollar una señal de realimentación de sincronización dirigida a decisión 66E. Funcionalmente, el sistema 900E es similar en forma y función a sistemas 900C y 900D excepto en la formación de la señal de realimentacíón de sincronización dirigida a decisión 66E proporcionada al filtro de ciclo 916 mostrado en la Figura 33. Como se muestra en la Figura 35, el sistema 900E incluye el compensador 930, línea de retraso 966, retraso de reloj de dos símbolos 968, substrayente 970, multiplicador 974, multiplicador 976, retraso de reloj de cuatro símbolos 978, retraso de reloj de dos símbolos 980, retraso de reloj de cuatro símbolos 982, substrayente 984, y substrayente 986. El compensador 930 proporciona la salida compensada 930E, también denominada como Y(n + na), a la línea de retraso 966. La línea de retraso 966 introduce na relojes de símbolo de retraso para compensar el retraso del decodificador de enrejado del compensador 930. La línea de retraso 966 proporciona Y(n) como una salida al retraso de reloj de dos símbolos 968, la entrada positiva del substrayente 970 y retraso de reloj de cuatro símbolos 978. El retraso de reloj de cuatro símbolos 978 introduce relojes de cuatro símbolos adicionales de retraso y proporciona Y(n-4) a la entrada negativa del substrayente 970. El substrayente 970 proporciona la señal de diferencia Y(n)-Y(n-4) al multiplicador 974. La salida de decodificador de enrejado 930F (denominado aquí como A(n)) se proporciona al retraso de reloj de dos símbolos 980, retraso de reloj de cuatro símbolos 982 y la entrada positiva del substrayente 984. El retraso de reloj de cuatro símbolos 982 proporciona una copia retrasada de cuatro relojes A(n-4) de la salida de decodificador de enrejado 930F a la entrada negativa del substrayente 984. El multiplicador 976 recibe Y(n-2) del retraso de reloj de dos símbolos 968 y una diferencia A(n)-A(n-4) del substrayente 984. El multiplicador 976 proporciona el producto Y(n-2)[A(n)-A(n-4)] a la entrada positiva del substrayente 986. Similarmente, el multiplicador 974 recibe la diferencia Y(n)-Y(n-4) del substrayente 970 y A(n-2) del retraso de reloj de dos símbolos 980. El multiplicador 974 proporciona el producto Y(n-2)[A(n)-A(n-4)] a la entrada negativa del substrayente 986. La salida del substrayente 986 desarrolla la señal de control de sincronización dirigida a decisión F66E= Y(n-2)[A(n)-A(n-4)]-Y(n-2)[A(n)-A(n-4)]. En algunas modalidades, el estimado de CDE se calcula un tiempo en el inicio de cada procedimiento de adaptación de compensador, ilustrativamente, cada tiempo que el receptor se sintoniza a una fuente de señal diferente. En otras modalidades, el estimado CDE se recalcula en un procedimiento en curso para encontrar la posición de centro virtual óptimo mientras cambian las condiciones de canal. El centro virtual se cambia de acuerdo con una posición de centro virtual actualizada al cambiar lentamente la frecuencia de reloj de muestra o recolocar las señales de entrenamiento sobre un periodo de tiempo mientras mantiene la integridad de sistema. Como se ilustra en la Figura 37, otra modalidad del sistema 20 es control dirigido a correlación (CDC) 1110. Similar a CDEU 230C de la Figura 14, CDC 1100 ¡ncluye contador de símbolo 316, contador de segmento 318, correlacionadotes 510 y 512, calculador de magnitud 395A, amortiguador de correlación 514A, detector de umbral 516A, controlador 520 y memoria 530. CDC 1100 además incluye función de peso de centroide (CWF) 1102, interruptores 1104, 1106, y 1108, filtro 1110, y agregador 1120. Aunque no se muestra, el controlador 520 también incluye configuración e interfases de control a los elementos de CDC 1100. Esto incluye, por ejemplo, reestablecer y habilitar señales, la capacidad de leer y escribir registros, y facilita el envío o recepción de indicaciones para, desde, o entre los otros elementos. Algunas modalidades de CDC 1100 además incluyen un estimador de centroide similar en forma y función a estimador de centroide 340A, como se describió previamente en la Figura 14. El control dirigido a correlación 1100 recibe señales de banda de base filtrada lF 76 y QF 78 como entradas a los correlacionadotes 510 y 512, respectivamente. En algunas modalidades, CDC 1100 se adapta para recibir representaciones sobre muestreadas dos veces (2x) de lF y QF. En otras modalidades, CDC 1100 se adapta para recibir una representación de velocidad de símbolo de lF y QF. Incluso otras modalidades de CDC 1100 se adaptan a otras representaciones sobre muestreadas de señales de entrada. Los correlacionadores 510 y 510 operan lF y QF para producir señales de correlación de sincronización de marco SCV|(i) y SCVQ(i), que se proporcionan al calculador de magnitud 392A. Similar al calculador de magnitud 392, el calculador de magnitud 392A calcula MAGFS(i). En algunas modalidades MAGFS(i) = |SCV,(i)|+| SCVQ(i)| . En otras modalidades MAGFS(i)=SCV,2(i) + SCVQ2(i). La salida del calculador de magnitud 392A es magnitud de correlación de sincronización FSCM(i). En algunas modalidades, FSCM(i) es MAGFS(i). En otras modalidades, el calculador de magnitud 392A filtra con paso inferior MAGFS(i) para producir FSCM(i). El amortiguador de correlación 514A y detector de umbral 516A recibe FSCM(i) de calculador de magnitud 392A. Ilustrativamente, algunas modalidades del calculador de magnitud 392A, que recibe una representación sobre-muestreada 2x de lF y QF, incluyen un filtro FIR de tres tapas. Esto permite que el filtro FIR capture la mayoría de la energía de un impulso de correlación de sincronización de campo/marco, sin importar la fase de muestreo. El número de tapas y complejidad de filtro se basa en la velocidad de sobre muestreado y necesidad de reducción de ruido. El amortiguador de correlación 514A se clasifica para recibir las muestras producidas por el calculador de magnitud 392A. Ilustrativamente, en algunas modalidades, el amortiguador de correlación 514A se clasifica para recibir 2049 valores de FSCM(i). Incluso otras modalidades incluyen 1025 muestras de FSCM(i). Se entenderá que algunas modalidades del amortiguador de correlación 514A se clasifican a la interfase con muestras fraccionalmente espaciadas. El controlador 520 hace interfase con la memoria 530 y recibe los valores de SC y SEGCNT de contador de símbolo 316 y contador de segmento 318, respectivamente. Como se describió previamente en las modalidades anteriores, el controlador 520 también proporciona estimado de retraso de canal 84 y se conecta al sistema de control 54 (ver Figura 3). Similar a CDEU 230C de a Figura 14, el sistema 1100 detecta la ubicación de sincronizaciones de marco/campo pre-enviados en las señales recibidas. Como se describió más adelante en detalle, el detector de de umbral 516A recibe los valores FSCM(i) y los compara con el umbral de detección TDEt, que es el valor FSCM(i) mínimo para detectar una secuencia de sincronización de marco en la corriente de datos entrante. Cuando se detecta una secuencia de sincronización de marco, el controlador 520 asigna los valores de WINCENT=i, FSYM = SC, y FSEG = SEGCNT. El controlador 520 después calcula WININICIO y WINFINAL de variables de ventana de búsqueda, que corresponden a la primera y última ubicaciones de memoria de la ventana deseada en el amortiguador de correlación 514A. Finalmente, similar a encontrar GMAX, GPRE, y GPOst regionales como se muestra en la Figura 17, el controlador 520 define regiones R0, RL y 2 dentro de la ventana definida por WININICIO y WINFINAL. Como un ejemplo no limitante. Ilustrado en la Figura 38A, P0, PL y P2 corresponden a señales de fantasma con el valor de correlación de sincronización máximo o energía en regiones respectivas R0, RL y R2. Po, P-?> y P2 se localizan en índices l0, , y l2, respectivamente. En algunas modalidades, R0, RL y 2 separan la ventana completa entre WININICIO y WINFINAL. En otras modalidades, como también se muestra en la Figura 38A, R0, R y 2 se separan sólo una porción de la ventana. Como se muestra en la Figura 38A, la ventana, WFS, separa 2M + tiempos de 1 símbolo; existen tiempos de M símbolos que preceden y siguen el tiempo de símbolo por P0. Esto causa que CDC 1100 seleccione el primer FSCM(i) valuado máximo como P0. Incluso otras modalidades reconfiguran el detector de umbral 516A para localizar FSCM(i)>P0. Como resultado, CDC 1100 selecciona el último FSCM(i) valuado máximo dentro del espacio de la ventana completa como P0. Después de localizar un P0 inicial, el controlador 520 reconfigura el detector de umbral 516A para localizar FSCM(i)>P0. Si el detector de umbral 516A detecta un FSCM(i)>P0, el controlador 520 vuelve a centrar la ventana de búsqueda al establecer WINCENT=i, FSYM = SC, FSEG = SEGCNT, P0 = FSCM(i), y El controlador 520 después recalcula los valores de WININICIO y WINFINAL. Este procedimiento continúa hasta i=WINFINAL. El controlador 520 selecciona las regiones Ro, RL y 2 basándose en el valor final de WINCENT. El controlador 520 después busca el amortiguador de correlación 514A para encontrar lo P1 y P2 máximos regionales en regiones R-, y R2, respectivamente. La función de peso de centroide 1102 recibe FSCM(i) de amortiguador de correlación 514A y calcula un promedio pesado al filtro de conducción 1110. En algunas modalidades, CWF 1102 utiliza los valores FSCM(i) asociado con P0, PL y P2; CWF 1102 después tiene una salida: En otras modalidades, CWF 1102 calcula un promedio pesado de todos los valores de correlación dentro de las regiones R0, RL y 2: CWFFuERa = ? Fc (Í)-FSCM(i) Cornos e muestra en la Figura 38B, una modalidad de la función de ventana Fcw(i) es un grupo de funciones de rampa lineal como pieza. Otras modalidades de FCw(i), son funciones de probabilidad definidas para tener un valor de cero fuera de las regiones R0, RL y R2. Algunas modalidades tienen un valor de cero en regiones R-¡ y R2 también. Como se ilustra en la Figura 38C, algunas modalidades de CDC 1100 incluyen FCw(¡) basándose en una función de seno en ventana. La función de peso centroide 1102 proporciona CWFFUERA a la primera entrada de interruptor 1104. La segunda entrada de interruptor 1104 recibe un cero digital La primera y segunda entradas de interruptor 1106 reciben un cero digital y la salida del interruptor (INCLINACIÓN) respectivamente. El controlador 520 proporciona la señal de control INCLINACIÓN HABILITADA 1112 para interruptores 1104 y 1106. Valorar INCLINACIÓN HABILITADA 1112 selecciona las segundas entradas del interruptor 1104 y 1106. Esto permite que el controlador 520 controle la salida del VCXO al seleccionar la salida del interruptor 1114. De otra forma, los interruptores 1104 y 1106 proporcionan CWFFUERA y cero digital a las entradas de filtro 1110 y agregador 1120 respectivamente. El interruptor 1108 recibe valores equivalentes +FEQUI ALENTE 1116 y -FEQUIVALENTE 1118. En algunas modalidades FEQUIVALENTE puede aumentar dinámicamente por un integrador en el controlador 520 sí se determina que se requiere un valor más grande. En otras modalidades, existe un límite en este integrador para mantener FEQUIVALENTE bajo un valor máximo. La señal CONTROL DE INCLINACIÓN 1114, del controlador 520, selecciona el valor de INCLINACIN proporcionado por la segunda entrada del interruptor 1106. El controlador 520 se inclina a la frecuencia de salida VCXO al seleccionar va sea + FEQU|VALENTE 1116 o - FEQU|VALENTE 1118. El interruptor 1104 proporciona una salida al filtro 1110. El filtro 1110 e interruptor 1106 proporciona entradas al agregador 1120, que produce VCXOCONTROL 1140. En algunas modalidades, el filtro 1110 es un filtro de paso inferior. Ilustrativamente, algunas modalidades del filtro 1110 se configuran como un filtro de guía-revestimiento. Como se muestra en la Figura 37, el filtro 1110 incluye los escalares 1122, 1124, y 1126, agregadores 1128, 1130, y elemento de retraso 1132. Los escalares 1122 y 1124 ambos reciben la salida del interruptor 1104 como una entrada. El escalar 1122 multiplica la entrada recibida por un valor de escalar d y proporciona una salida al agregador 1130. El elemento de retraso 1132 recibe la salida del agregador 1130 y proporciona (FINFERIOR) al agregador 1130. F|NFER|0R representa el componente de frecuencia baja del equivalente de frecuencia VCXO relativo a la base de tiempo de señal recibida. En algunas modalidades, F|NFER|0R es actualizado cada periodo de sincronización de campo/marco. En otras modalidades, descritas posteriormente, F|NFERIOR se actualiza cada periodo de sincronización de segmento. El escalar 1124 multiplica la salida del interruptor 1104 por un valor de escalar C2. El agregador 1128 recibe las salidas de escalar 1124 y agregador 1130. El escalar 1126 multiplica la salida del agregador 1128 por el valor de escalar C3 y proporciona una salida al agregador 1120. Como se ilustró en la Figura 37, los interruptores 1104 y 1106 forman una configuración doble de polo doble selectivamente controlada por el controlador 520 señal INCLINACIÓN HABILITADA 1112. Cuando la señal de INCLINACIÓN HABILITADA 1112 no se valora, el filtro 1110 recibe CWFFUERA, y la función de transferencia de filtro es H(z) = C3[C.,(1+Z"1) + C2]. De esa forma, C3[(C-? + C2) CWFFUERA+FINFERIOR], en donde FINFERIOR es el equivalente VCXO de frecuencia inferior del sistema almacenado en el elemento de retraso 1132. Cuando señal de INCLINACIÓN HABILITADA 1112 se habilita, la salida del agregador 1120 es VCXOCONTROL=C3F1NFER|0R+INCLINACION en donde INCLINACIÓN es igual a ya sea +FEqu¡vaiente o -FEquivaiente- La salida del elemento de retraso 1132, F|NFERIOR, permanece constante mientas se valora la señal de INCLINACIÓN HABILITADA 1112. Esto conserva la información de equivalente de baja frecuencia hasta que se des-valora la INCLINACIÓN HABILITADA 1112. Como se ilustró en la Figura 39, una modalidad del sistema 20, que incluye ciclo de control de sincronización dirigido a correlación 1150, tiene sincronización 910A, desmodulador 920 y control dirigido a correlación (CDC) 1100. La sincronización 910A es similar a la sincronización 910 de sistema 900 como se describió previamente en las modalidades anteriores; sin embargo, la sincronización 910A incluye el filtro de ciclo 916A en vez del filtro de ciclo 916. Algunas modalidades de un ciclo de control de sincronización dirigido a correlación 1150, como se muestra en la Figura 39, incluyen un CDC 110 que recibe tanto lF y QF mientras otras modalidades, similares a CDEU 230A de la Figura 6 o CDC 1250 de la Figura 41, sólo reciben lF. Regresando a la Figura 39, el filtro de ciclo 916A tiene tres entradas de realimentación. Similar al filtro de ciclo 916, el filtro de ciclo. 916A recibe señal de realimentación de sincronización no coherente 64 y señal de realimentación de sincronización dirigida a decisión 66. El filtro de ciclo 916A además incluye una interfase para recibir VCXOCONTROL de CDC 1100. El filtro de ciclo 916A también incluye dispositivos y técnicas para interrumpir entre varias señales de control de realimentación proporcionadas a las entradas de las mismas. Algunas modalidades del filtro de ciclo 916A también incluyen una técnica para pesar las señales de control de realimentación recibida. Ilustrativamente, algunas modalidades del filtro de ciclo 916A emplean un promedio pesado para transición entre señal de realimentación de sincronización dirigida a decisión 66 y VCXOCONTROL basado en el estado operacional del sistema 20. Como se ilustró en la Figura 39, la sincronización 910A recibe señal de banda de base cercana análoga 60 y proporciona desmodulador y bloque de filtro de Nyquist 920 con una señal de banda de base cercana digitalizada 60. El desmodulador y bloque de filtro Nyquist 920 proporciona lF 76 a CDC 1100. En algunas modalidades el desmodulador 920 también proporciona QF 78 a CDC 1100. El CDC 1100 produce VCXOCONTROL como una entrada al filtro de ciclo 916A. El filtro de ciclo 916A filtra la señal de control recibida y proporciona una señal de control a VCXO 914. El A/D 912 recibe el reloj producido por VCXO 914 y muestrea la señal de banda de base cercana análoga 60. Algunas modalidades del sistema 20 confían exclusivamente en CDC 1100 para proporcionar una señal de realimentación de control a la sincronización 910A. Similarmente otras modalidades del sistema 20 pueden incluir alguna sub-combinación de señal de control de realimentación de sincronización no coherente 64, señal de realimentación dirigida a decisión 66, y la señal de control dirigida a correlación VCXOCONTROL- Otra modalidad del CDC 1100 adaptada para una transmisión ATSC, la operación que se implementa por el sistema 1200 de la Figura 40, ahora se discutirá con referencia continua a los elementos de las Figuras 37 y 39. En 1202 de la Figura 40, "Iniciación", los elementos de CDC 1100 se inician como se entenderá por aquellos expertos en la técnica. Ilustrativamente, el controlador 520 reestablece los elementos de CDC 1100; inicia los registros en la memoria 530, contador de símbolo 316, contador de segmento 318, calculador de magnitud 392A, correlacionador 510, correlacionador 512, amortiguador de correlación 514A, CWF 1102, y filtro 1110; y configura varias señales de control mostradas y no mostradas. Por ejemplo, el registro que contiene el valor Po se establece a TDEt- Además, SC, SEGCNT, e índice variable i se inician. El sistema 1200 después procede a 1204. En 1204, "Correlación", los correlacionadores 510 y 512 reciben las señales en fase filtradas muy recientes y de banda de base de cuadratura lF 76 y QF 78, respectivamente. Similar a CDEU 230C de la Figura 14, los correlacionadores 510 y 512 correlacionan lF 76 y QF 78 con una secuencia de sincronización de marco. Como en las modalidades discutidas anteriormente, el calculador de magnitud 392A recibe SCV?(i) y SCVQ(i) de correlacionadores 510 y 512, respectivamente, y calcula la magnitud de la correlación, MAGFS(i). El calculador de magnitud 392A filtra con paso bajo MAGFS(i) para producir FSCM(i), que se proporciona al amortiguador de correlación 514A y detector de umbral 516A. El amortiguador de correlación 514A almacena FSCM(i) en el arreglo M(i). Como se discutió anteriormente, algunas modalidades del calculador de magnitud no incluyen una función de filtro de paso inferior; FSCM(i)= MAGFS(i).EI sistema 1200 procede a 1206. En 1206, "Detectar Sincronización de Marco" si FSCM(i)<TDEt y FSCM(i)<P0 (un resultado negativo), el detector de umbral 516A envía una indicación negativa al controlador 520 que no se detectó ninguna sincronización de marco o señal de fantasma valuada máxima. El controlador 520 después ramifica el sistema 1200 a 1212. De otra forma, si FSCM(i)>TDET y FSCM(i)>P0 (un resultado positivo en 1206), detector de umbral 516 envía una indicación positiva al controlador 520 que se detectó una señal de fantasma valuada máxima válida. Recordando PO = TDET inicialmente, la primera indicación es la primera sincronización de campo/marco detectada. Subsecuentemente establecer P0 = FSCM(I0) causa que el sistema 1200 detecte una correlación de sincronización de marco máxima desde ahora Po=TDEt-La operación de sistema 1200 después ramifica a 1208. En 1208, "Almacenar Centro", el controlador 520 establece FSYM=SC y FSEG = SEGCNT, que guarda la ubicación temporal de la correlación de sincronización de marco máxima dentro de la estructura de campo/marco de paquete de datos. El controlador 520 también establece WINCENT=i y calcula las variables de ventana de búsqueda WININICIO y WINFINAL, que corresponde a la primera y última ubicaciones de memoria de la ventana deseada en amortiguador de correlación 514A. Finalmente, el controlador 520 almacena l0=i y Po=FSCM(l0). El controlador 520 después ramifica la operación de sistema 1200 a 1212.

En 1212, "Continuar", el controlador 520 determina si continúa a 1216 "Encontrar Máximos Regionales". Si el sistema 1200 no se detectó previamente una sincronización de campo/marco o i?WINFINAL, (NO), el sistema 1200 se ramifica a 1214. De otra forma, si el sistema 1200 detectó una sincronización de campo/marco e i = WINFINAL, (SI), controlador 520 ramifica la operación de sistema 1200 a 1216. En 1214, "Incremento", los valores de contador de símbolo 316 y contador de segmento 318 se actualizan. El índice variable i también se aumenta. La operación del sistema 1200 continúa a 1204. En 1216, "Encontrar Máximos Regionales", el controlador 520 define las regiones R0, RL y R2- El controlador 520 después busca regiones R-, y R2 y localice P-i y P2, respectivamente. Como se describió anteriormente, en algunas modalidades, CDC 1100 también estima el retraso de canal basado en los mismos resultados de correlación de sincronización de campo/marco. El sistema 1200 continúa a 1218. En 1218, "P0>4PY, si P0>4PL el sistema 1200 continúa a 1222. De otra forma, el sistema continúa a 1220. En 1220, "Seleccionar Nuevo P0", el controlador 520 selecciona P-] como el nuevo P0. Esto puede resultar en P0 que no corresponde al fantasma con la secuencia de sincronización de marco máxima. Siguiendo la selección de un nuevo P0, el controlador 520 redefine las regiones R0, RL y R2- El controlador 520 después busca regiones R^ y R2 para localizar P-? y P2, respectivamente. Finalmente, el sistema continúa a 1222. En 1222, "P0>P2/9", si P0>P2/9, el sistema 1200 ingresa un ciclo de control de inclinación VXCO al continuar a 1224. De otra forma, el sistema 1200 continúa a 1230. En 1224, "-FEQUIVALENTE", el controlador 520 valora la señal habilitada de inclinación 1212. Esto causa que la salida del agregador 1120 proporcione VCXOCONTROL= C3-F|NFERIOR- FEQUIVALENTE. Como resultado, el reloj VCXO que muestrea la señal de datos recibida aumenta en frecuencia. Esto efectivamente mueve el fantasma P2 hacia la región R0. El equivalente de frecuencia de largo plazo VCXO de la base de tiempo de símbolo de transmisor, F|NFERIOR> se conserva en el Í elemento de retraso 1132 y representó por C3-FINFERIOR- Sin embargo, las señales de entrenamiento (Sincronización de Marco y Sincronización de Segmento) utilizadas para evolucionar los coeficientes de compensador retienen el mismo tiempo basado en el retraso de canal previamente calculado. Como resultado, el centro virtual migra temporalmente relativo al fantasma que aparece en el canal sin requerir re-iniciación de la estructura de compensador o recálculo de estimado de retraso de canal. El sistema 1200 después procede a 1226. Después de eso, en 1226, "Actualizar Correlación", cuando SEGCNT = FSEG, el controlador de sistema configura CDC 1100 para desarrollar nuevos valores de FSCM(i) dentro de la ventana WFS definido por WININICIO, WININICIO, FSYM, y FSEG. Los valores de correlación FSCM(i) se actualizan en una velocidad de sincronización de marco o campo. Como se ilustró en la Figura 38A, la ventana WFS, con 2m + 1 muestras, comienza m tiempos de símbolo antes de SC = FSYM y SEGCNT = FSEG. Típicamente la ventana WFS está basada en el primer valor FSCM(i) detectado sobre el umbral TDET por CDC 1100. De esa forma, las actualizaciones de correlación subsecuentes pueden causar P0 que no se centre dentro de WFS. Otras modalidades permiten WFS mitigan sobre tiempo para asegurar P0 está, en promedio, centrado dentro WFS. Incluso otras modalidades vuelven a centrar WFS mientras la posición relativa de P0 se mueve sobre el tiempo. Después de que los valores FSCM(i) actualizados se colocan en el amortiguador de correlación 514A, el controlador 520 localiza las nuevas posiciones de Po, PL y 2 en las regiones previamente definidas R0, RL y R2. El sistema 1200 después procede a 1228. En 1228, "P0>P2/2," si P0>P2/2 (un resultado negativo), el sistema 1200 continúa a 1224. Esto forma un ciclo de control para ajustar en incremento el tiempo VCXO y mover P2 hacia la región R0. Una vez que P0>P2/2 (resultado positivo), el sistema 1200 parte el ciclo y el control procede a 1230. En 1230, "P0>2PJ, si P0>2P1 el sistema 1200 procede a 1238. De otra forma, si Po^P,, el sistema 1200 ingresa al modo de control de inclinación VCXO al proceder a 1232. En 1232, " + FEQUIVALENTE", VCXOCONTROL = C3-F|NFERIOR+ FEQUIVALENTE- La frecuencia de reloj VCXO aumenta y temporalmente reduce el retraso de la señal que produce correlación P Esto causa que P-i se mueva hacia la región R0. Similar como anteriormente, el elemento de retraso 1132 retiene el valor de F1NFERI0R, y C3-F,NFERIOR conserva el equivalente de frecuencia baja VCXO de la base de tiempo de transmisor. Sin embargo, el tiempo de pulsos de entrenamiento (Sincronización de Marco/ Sincronización de Segmento) utilizados para evolucionar los coeficientes de compensador permanecen iguales. Como resultado, el centro virtual migra temporalmente relativo al fantasma que aparece en el canal sin requerir re-iniciación de la estructura de compensador o re-cálculo del retraso de canal. Después en 1234, "Actualizar Correlación", el controlador 520 configura CDC 1100 para desarrollar nuevos valores de FSCM(i) similares a "Actualizar Correlación" 1236. El controlador 520 busca amortiguador de correlación 514A para localizar P0, P y P2 en WFS. En 1236." P0>3P1," si Po^ P-, (un resultado negativo), el sistema 1200 continúa a 1232. Esto forma un ciclo para ajustar en aumento el tiempo VCXO y mueve P1 hacia la región R0- Sin embargo, una vez que P0>3P1 (un resultado positivo en 1236), el sistema 1200 parte del ciclo y regresa a 1222. En 1238, "CWFFUERA", el controlador 520 desvalora INCLINACIÓN HABILITADA, y VCXOCONTROL = C3 [(C^Cz) CWFFUERA + F,NFERIOR]. En 1240, "Actualizar Correlación", el sistema 1100 desarrollar nuevos valores de FSCM(i) que corresponden a la ventana WFS. El controlador 520 busca amortiguador de correlación 514A para actualizar P0, PL y P2 como se encontró en R0, RL y R2- El elemento de retraso 1132 actualiza CWFFUERA CI+ FINFERIOR- El sistema 1200 después regresa a 1222. En algunas modalidades, uno o más de los bloques de decisión 1212, 1218, 1222, 1228, 1230, y 1236 pueden tener algún tipo de contador de confidencia que se utiliza para la condición que la decisión transite. Otra modalidad del sistema 20 adaptada para una transmisión estándar de ATSC, ilustrado cono CDC 1250 en la Figura 41, incluye CDEU 230A, función de peso de centroide 1102, interruptores 1104, 1106, y 1108, filtro 1110, agregador 1120, y filtro de correlación 1134.

Similar a CDEU 230A de la Figura 6, el sistema 1250 recibe señales de banda de base filtrada lF 76 como una entrada al correlacionador 310. Aunque no se muestra, algunas modalidades del sistema 1250 son similares a CDEU 230B y, como se explicó anteriormente, calculan la magnitud de la correlación lF 76 y QF 78 con una secuencia de sincronización de segmento. En algunas modalidades, similar a CDC 1100, el sistema 1250 recibe una representación sobre muestreada 2x de lF y QF. En otras modalidades, el sistema 1250 se adapta para recibir una representación de velocidad de símbolo de lF y QF. Incluso otras modalidades del sistema 1250 incluyen otra representación sobre muestreada de lF 76 y QF 78. Como se ilustró en la Figura 41, el correlacionador 310 opera en lF 76 para producir valor de correlación de símbolo SCV(i). El integrador 312 recibe SCV(i) y produce INT(i), que se almacena en ubicación de memoria M(¡) de amortiguador de correlación 314. Sin embargo, como se explicó más adelante, mientras las modalidades previamente descritas de CDEU 30A calculan la correlación de sincronización de símbolo durante N periodos de sincronización de segmento para desarrollar une estimado de retraso de canal, el sistema 1250 continua para actualizar los valores de correlación, INT(i), almacenados en el amortiguador de correlación 314. Esto permite actualizaciones continuas para la señal de control dirigida a correlación 1252, que de otra forma se denomina aquí como la señal VCXOCONTROL 1252. El filtro de correlación 1134 filtra por paso bajo los valores de INT(i) recibidos del amortiguador de correlación 314. Algunas modalidades del sistema 1250, similares a CDEU 230B de la Figura 13, calculan MAG(i) antes de la operación de filtrado de paso bajo. Ilustrativamente, en algunas modalidades MAG(i)=| INT(i)| . En algunas modalidades del sistema 1250, MAG(i) = INT(i)2| . En las modalidades en donde tanto lF 76 como QF 78 se procesan ambos, MAG(i) = |lNT|(i)|+|lNTQ(i)| o MAG(i) = | INT,(í)2+INTQ(i)2| . Incluso otras modalidades de 1250, no mostradas, no incluyen filtro de correlación 1134 y confían en el integrador 314 para proporcionar el filtrado temporal necesario. La Función de Peso de Centroide 1102 se clasifica para recibir el número apropiado de muestras producido por el filtro de correlación 1134. Ilustrativamente, en algunas modalidades, la función de peso de centroide 1102 se clasifica para recibir 1664 muestras. Incluso otras modalidades incluyen 832 muestras. El controlador 320 hace interfase con la memoria 330 y recibe los valores de SC y SEGCNT del contador de símbolo 316 y contador de segmento 318, respectivamente. Similar ai controlador 320 de la Figura 6, el controlador 320 hace interfase con el sistema de control 54 (ver Figura 3). El controlador 320 además incluye, aunque no se muestra, interfaces a los elementos del sistema 1250 necesarios para configuración y control. Similar al CDEU 230A de la Figura 6, el sistema 1250 detecta la ubicación de sincronizaciones de segmento presentes en las señales recibidas y determina el estimado CIR. El retraso de canal se estima del estimado CIR y se utiliza para colocar el centro virtual del compensador traslapado. Similar al controlador 520 de CDC 1100 en la Figura 37, el controlador 320 busca el amortiguador de correlación 314 para localizar P0, que corresponde al valor máximo de MAG(i). El controlador 320 centra la región R0 sobre P0. El controlador 320 después busca el amortiguador de correlación 314 para encontrar los valores máximos locales de MAG(i) en regiones R^ y R2, P1 y P2, respectivamente. Como se muestra en la Figura 38A, P0, PL y P2 se definen como señales de fantasma con el valor de correlación máximo o energía en las regiones respectivas R0, RL y ?- Po, Pi, y P2 se localizan en l0, , e l2, respectivamente. En algunas modalidades R0, RL y R2 se espacian sólo una porción del período de sincronización de segmento. El filtro de correlación 1134 filtra pos paso inferior los valores MAG(i) proporcionados a CWF 1102. En algunas modalidades, CWF 1102 sólo utiliza los valores P0, PL y P2; CWF 1102 tiene una salida: CWFFUERa = ? Fcw(¡)-MAG(i) En otras modalidades, CWF 1102 calcula un promedio pesado de todos los fantasmas dentro de las regiones R0, R y R2'- CWFFUERa = ? FcwCÜ-MAG(i) Vie Ro, Ri, y R2 Similar a CDC 1100 de la Figura 37, algunas modalidades de CDC 1250 tienen una función de ventana Fc (i) similar a las funciones de rampa lineales de pieza de la Figura 38B adaptadas para la velocidad de muestra apropiada. Otras modalidades de FCw(i) son funciones de posibilidad definidas para tener un valor de cero fuera de las regiones Ro, RL y R2- Algunas modalidades de CDC 1250 incluyen un FCw(i) basado en una función de seno en ventana, también adaptado a la velocidad de muestreo, similar a la Figura 38C. De otra forma, el sistema 1250 opera substancialmente similar a CDC 1100 para crear señal de control dirigida a correlación VCXOCONTROL 1252 en la salida del agregador 1120. La función de peso de centroide 1102 proporciona una salida del mismo como una primera entrada del interruptor 1104. La segunda entrada del interruptor 1104 es un cero digital. La primera entrada a interruptor 1106 es un cero digital. La segunda entrada del interruptor 1106 es la señal INCLINACIÓN del interruptor 1108. El interruptor %1108 recibe valores equivalentes +FEQUIVALENTE 1116 y -FEQUIVALENTE 1118. Similar al controlador 520 de CDC 1100, el controlador 320 proporciona señal de CONTROL DE INCLINACIÓN 1114 al interruptor 1108 y, como se describe posteriormente, inclina la salida de la señal de control dirigida a correlación 125 al seleccionar ya sea +FEQUIVALENTE 1116 y -FEQUIVALENTE 1118. El interruptor 1104 proporciona una salida al filtro 1110. El filtro 1110 e interruptor 1106 proporcionan entradas al agregador 1120. La salida del agregador 1120 es señal de control dirigida a correlación VCXOCONTROL 1252. Similar a CDC 1100 de la Figura 37, los interruptores 1104 y 1106 forman una configuración doble de polo doble. Cuando el controlador 320 no valora INCLINACIÓN HABILITADA 1112, la salida del agregador 1120 es VCXOCONTROL=C3[(C1 + C2) CMFFUERA + F|NFER,0R es el equivalente de baja frecuencia del sistema almacenado en el elemento de retraso 1132. La función de transferencia del filtro 111 es H(z) = C3[C1(1+Z"1) + C2]. Cuando la señal INCLINACIÓN HABILITADA 1112 se habilita, la salida del agregador 1120 es VCXOCONTROL=C3-FINFER|OR+INCLINACION es ya sea +FEQU|VALENTE O -FEQUIVALENTE- La salida del elemento de retraso 1132, F|NFERIOR. permanece constante mientras la señal de INCINACION HABILIDADA 1112 se valora. Esto conserva la información equivalente de baja frecuencia hasta que la señal 1112 se desvalora, con ello se rehabilita la operación normal de filtro 1110. En algunas modalidades, FEQUIVALENTE puede aumentarse dinámicamente por un integrador en el controlador 520 si se determina que se requiere un valor más grande. En otras modalidades, existe un límite en este ¡ntegrador para mantener FEQUIVALENTE bajo un valor máximo. Otra modalidad del sistema 1250 ahora se discutirá con referencia continua a elementos de la Figura 41, se ¡lustra como un sistema 1300, la operación que se ¡lustra en la Figura 42, que también se adapta para una transmisión ATSC y velocidad de muestra. En 1302, "Iniciación", controlador 320 inicia elementos del sistema 1250.

Ilustrativamente, el controlador 320 inicia los registros en la memoria 330, contador de símbolo 316, contador de segmento 318, calculador de magnitud 392, correlacionador 310, amortiguador de correlación 314, CWF 1102, filtro 1110, filtro de correlación 1134, y varias señales de control. Además, SC, SEGCNT, y variable de índice i se inician. Después de la iniciación del sistema 1300, la operación procede a 1304. En 1304, "SCV", similar al sistema 400 de la Figura 12, el correlacionador 310 recibe un nuevo tiempo de símbolo de datos de la señal de banda de base en fase filtrada lF 76 y calcula el valor de SCV(i) que corresponde a la cuenta de símbolo producido por el contador de símbolo 316. El sistema 1304 transita a 1306. En 1306, "Integración", similar a CDEU 230A el integrador 312 recibe SCV(i) del correlacionador 310 y calcula el valor de INT(i) para almacenarse en el arreglo M(¡) de amortiguador de correlación 314. El sistema 1300 después procede a 1308. En 1308, "SC=831" similar a 410 del sistema 400 de la Figura 12, el controlador 320 determina si SC es igual a la salida máxima de contador de símbolo 316. Ilustrativamente, un resultado positivo ocurre cuando SC=831, en donde SC tiene un rango de 0 a 831, y el sistema 1300 transita a 1312. De otra forma, un resultado negativo ocurre en 1308, con ello causa que el sistema 1300 transite a 1310 para que el contador de símbolo 316 aumente el valor de SC y el controlador 320 aumente el índice variable i. El control después regresa a 1304. En 1312, "SEGCNT<N", el controlador 320 compara la salida del contador de segmento 318, SEGCNT, al valor N almacenado en el registro de cuenta de segmento 338. Si SEGCNT<N, el controlador 320 ramifica la operación del sistema 1300 a 1314, el contador de símbolo 316 establece SC=0, y contador de segmento 318 aumenta SEGNCT. Sin embargo, si SEGCNT=N, la operación del sistema 1300 transita a 1316. En 1316, similar a 1216 del sistema 1200 de la Figura 40, "Encontrar Máximo regional", el controlador 320 define las regiones R0, RL y R2- El controlador 320 después busca regiones R-i y R2 para localizar P-¡ y P2, respectivamente. En algunas modalidades, el controlado 320 inter-opera con un estimador de centroide, mostrado como estimador de centroide 340 en la Figura 41, para determinar el valor CDE apropiado. El sistema 1300 continúa a 1318. En 1318," P0>4PJ, si P0>4P1, el sistema 1300 continúa a 1322. De otra forma, e sistema 1300 continúa a 1320. En 1320, "Seleccionar Nuevo P0", similar a 1220 del sistema 1200 de la Figura 40, el controlador 320 selecciona P-i como el nuevo P0. En algunos casos, esto resulta en P0 que no corresponde al valor máximo de MAG(i) en amortiguador de correlación 314. Siguiendo esta selección, el controlador 320 redefine las regiones R0, RL y R2 basándose en la ubicación del nuevo P0. El controlador 320 después busca regiones R^ y R2 para localizar P-¡ y P2, respectivamente. Finalmente, el sistema 1300 continúa a 1324. En 1322,"P0>P2/9", similar al sistema 1200 de la Figura 40, ocurre un resultado negativo cuando P0^D2/9, y el sistema 1300 ingresa a un ciclo de control de inclinación VCXO al continuar a 1322. De otra forma, ocurre un resultado positivo cuando P0>P2/9, y el sistema 1300 continua a 1330. En 1324, "-FEQUIVALENTE", similar a 1224 del sistema 1200 de la Figura 40, el controlador 320 valora la señal INCLINACIÓN HABILITADA 1112. Esto causa que la salida del agregador 1120 proporcione - FEQUIVALENTE- De esa forma, similar a CDC 1100, el elemento de retraso 1132 conserva el equivalente de baja frecuencia F|NFERIOR del filtro 1100. En 1326, "Actualizar Correlación", el sistema 1300 actualiza los valores de correlación almacenados en el amortiguador de correlación 314. En algunas modalidades, el sistema 1250 integra valores SCV(i) generador durante el período de sincronización de segmento más reciente. En otras modalidades, ei sistema 1250 reinicia porciones de 230A y desarrolla un nuevo grupo de valores INT(i) y MAG(i) sobre un número de periodos de sincronización de segmento. El controlador 320 busca amortiguador de correlación 314 para localizar P0, PL y P2 actualizados que cae dentro de la ventana creada por el R0, RL y 2 existente. El filtro de correlación 1134 recibe la salida de amortiguador de correlación actualizado 314 y proporciona el MAG(i) filtrado de paso inferior actualizado a CWF 1102. CWF 1102 después calcula un CWFFUERA actualizado. Como se discutió previamente, algunas modalidades del sistema 1250 sólo utilizan el P0, PL y P2 actualizado para generar un CWFFUERA actualizado. Sin embargo, similar a CDC 1100, algunas modalidades del sistema 1250 migran regiones R0, R1; y R2 en respuesta a un cambio en la ubicación de P0. En 1328, "P0>P2/2", ocurre un resultado negativo cuando P0=?V2, y el sistema 1300 permanece en el ciclo de control de inclinación VXCO al regresar a 1324. Esto forma un ciclo para ajustar en aumento VCXOCONTROL- Un resultado positivo ocurre cuando P0>P2/2: el sistema 1300 se separa del ciclo de control de incitación VCXO; y el sistema 1300 eventualmente continúa a 1330. En 1330, "P0>2PJ'n ocurre un resultado positivo cuando P0>2PL y el sistema 13000 procede a 1338. De otra forma, ocurre un resultado negativo cuando 0-5P?, y el sistema 1300 ingresa a un ciclo de control de inclinación VCXO al proceder a 1332. En 1332, " + similar al sistema 1200, el control 320 valora la señal INCLINACIÓN HABILITADA 1112 y selecciona INCLINACIÓN = + FEQUIVALENTE- Similar al sistema 1100, la salida 1252 del agregador 1120 se vuelve VCXOCONTROL = C3-F|NFERIOR + FEQUIVALENTE, en donde el elemento de retraso 1132 conserva el equivalente de baja frecuencia F|NFER|0R del filtro 1110. Después en 1334. "Actualizar Correlación", el sistema 1300 actualiza los valores de correlación almacenados en el amortiguador de correlación 314, similar a la operación previamente discutida 1326. Los valores de INT(i) generador durante el periodo de sincronización de segmento más reciente se actualizan. El controlador 320 busca el amortiguador de correlación 314 para localizar P0, PL y P2 actualizados que caen dentro de la ventana de búsqueda creada por Ro, RL y R2 existentes. Como se ilustra en la Figura 41, el filtro de correlación 1134 recibe la salida de amortiguador de correlación actualizado 314 y proporciona el INT(i) filtrado de paso bajo actualizado a CWF 1102. CWF 1102 después calcula un CWFFUERA actualizado. El sistema 1300 procede a 1336. En 1336, "P0>3P1", ocurre un resultado negativo cuando P0=3PL y el sistema 1300 continua en el ciclo de control de inclinación VCXO al regresar a 1332. Esto forma un ciclo para ajustar en incremento VCXOCONTROL- Ocurre un resultado positivo en 1336 cuando P0>3PL y a partir de allí el sistema 1300 se separa del ciclo de control de inclinación VCXO y sistema 1300 regresa a 1322. En 1338, "CWFFUERA", después un resultado positivo en 1330, el controlador 320 establece señal de control de inclinación 1112 para pasar CWFFUERA a través del interruptor 104 y cero a través del interruptor 1106. CWFFUERA pasa a través del filtro 1110. El agregador 1130 forma la salida VCXOCONTROL = C3 [(d + C2) CWFFUERA + FINFERIOR] en donde, como se discutió previamente, FJNFERIOR es el valor almacenado en el elemento de retraso 1132. El sistema 1338 después procede a 1340. En 1340, "Actualizar Correlación", el sistema 1250 actualiza los valores de correlación almacenados en el amortiguador de correlación 314 como se describió previamente. El controlador 320 busca el amortiguador de correlación 314 para valores actualizados de P0, PL y P2 en las regiones previamente definidas R0, RL y R2. El elemento de retraso 1132 actualiza + F|NFERIOR- El sistema 1300 después regresa a 1322. En algunas modalidades, uno o más bloques de decisión 1312, 1318, 1322, 1328, 1330, y 1336 pueden tener algún tipo de contador de confianza que se utiliza para la condición que la decisión transite. Como se ¡lustra en la Figura 43, incluso otra modalidad del sistema 20 incluye un sistema de rastreo de portador dirigido a correlación 1350. El sistema de rastreo de portador dirigido a correlación 1350 incluye desmodulador 920A y control dirigido a correlación 1250A. El desmodulador 920A es similar en forma y función al desmodulador 920 del sistema 900; sin embargo, el filtro de ciclo 926 se reemplaza por el filtro de ciclo 926A. Como se experimentará posteriormente, el filtro de ciclo 926A además incluye una tercera entrada de control de realimentación 1252A para recibir una señal de rastreo dirigida a correlación. El control dirigido a correlación 1250A es similar en forma y unción al control de correlación 1250; sin embargo, similar a CDEU 230B de la Figura 13, CDC 1250A se adapta para correlacionar tanto lF 76 y QF 78 con una secuencia de sincronización de segmento. El desmodulador 920A recibe señal de banda de base cercana digitalizada 62 y proporciona las señales lF 76 y QF 78 como salidas a CDC 1250A. El desmodulador 920A también recibe la señal de realimentación de rastreo de portador no coherente 72 y señal de realimentación de rastreo de portador dirigido a decisión 74. Además, el desmodulador 920A además recibe señal de rastreo de portador dirigida a correlación 1252A de CDC 1250 A. Como se ilustró en la Figura 44, otra modalidad del sistema 20 incluye un sistema de control dirigido a retraso de canal 1360, que incluye sincronización 910, desmodulador 920, CDEU 230E, substrayente 1360 y retraso 1362. El sistema de control dirigido a CIR 1360 recibe una señal de banda de base cercana análoga 60 en sincronización 910. La sincronización 920 digitaliza la señal de banda de base cercana análoga 60, y proporciona una señal de banda de base cercana digitalizada 62 al desmodulador 920. El desmodulador 390 desmodula la señal de banda de base cercana digitalizada 62, y proporciona lF 76 y QF 78 como entradas a CDEU 230E. CDEU 230E opera lF 76 y QF 78 para calcular un estimado de retraso de canal actualizado, CDENUEVO-CDEU 230E después proporciona CDENUEvo como una entrada al retraso 1362 y la entrada positiva del substrayente 1360. El retraso 1362 proporciona el valor previamente calculado de estimado de retraso de canal, CDEPREv?o, como una salida a la entrada negativa del substrayente 1360. La sincronización 40 recibe señal de control de sincronización 1364 dei substrayente 1360. Similar a las modalidades previas de CDEU 230, CDEU 230E estima la respuesta de impulso de canal de un canal de transmisión al detectar la resistencia de correlación y retraso de las señales de fantasma recibidas en la entrada de CDEU 230E. Algunas modalidades del CDEU 230E son similares en forma y función a las modalidades previamente descritas de CDEU 230. Ilustrativamente, algunas modalidades de CDEU 230E se adaptan para estimar el retraso de canal en un sistema de transmisión ATSC al detectar la resistencia de correlación de secuencia de sincronización de marco de señal de fantasma recibida, PN511. De forma similar, otras modalidades de CDEU 230E son similares a modalidades de CDEU 230 que estiman el retraso de canal basado en la correlación de la sincronización de segmento. Sin embargo, CDEU 230E se adapta para proporcionar estimados de retraso de canal continuamente actualizados. Ilustrativamente, mientras algunas modalidades de CDEU 230 proporcionan un estimado de retraso de canal individual, utilizado para configurar y adaptar un compensador traslapado, las modalidades de CDEU 230E proporciona actualizaciones de estimado de retraso de canal continuo. Algunas modalidades de CDEU 230E proporciona un estimado de retraso de canal actualizado cada periodo de sincronización de marco o campo. Otras modalidades, que estiman el retraso de canal basándose en el recibo de secuencias de sincronización de segmento, proporcionan un estimado de retraso de canal actualizado después de un número deseado de periodos de sincronización de segmento. Además, incluso otras modalidades proporcionan un estimado de retraso de canal actualizado cada periodo de sincronización de segmento. En algunas modalidades el retraso 1362 es un cerrojo o registro utilizado para almacenar el estimado de retraso de canal previamente calculado proporcionado por CDEU 230E. El substrayente 1360 produce señal de control de sincronización 1364 al substraer CDEPREv?o de CDENUEVO- La señal de control de sincronización 1364 representa un cambio del estimado de retraso de canal debido al movimiento en el centro de control. La sincronización 910 recibe señal de control de sincronización 1364 y controla la frecuencia de reloj utilizada para muestrear la señal de banda de base cercana análoga 60. Esto ajusta el retraso relativo introducido en el compensador del sistema 20, y compénsale movimiento en el centro virtual. Se entenderá que las longitudes de las implementaciones de filtro de cuadratura y transformación se optimizan para la respuesta de ciclo de realimentación total. Ilustrativamente, en modalidades en donde el filtro de transformación que realiza la rotación de 90 grados es un filtro de Hilbert que opera en la respuesta de ciclo de rastreador de fase. Similarmente, la resolución de la transformación de Hilbert puede optimizarse para complejidad de hardware y precisión necesaria. De forma similar, el integrador de error de fase 812 puede optimizarse para balancear la necesidad de información de error de fase más suave y más precisa y la banda ancha de rastreador de fase. Alternativamente, en algunas modalidades, que tienen un compensador fraccionalmente espaciado, el punto en el cual los datos se muestrean hacia abajo antes que el dispositivo de decisión de compensador puedan moverse para proporcionar mayor banda ancha de ciclo de control. Como se ilustró en la Figura 29, en algunas modalidades del sistema 900 el post-filtro de rastreo de portador 944 recibe muestras fraccionalmente espaciadas de FFE 210 antes de muestreo hacia abajo. El dispositivo de decisión 212 efectivamente muestrea hacia abajo los datos recibidos al muestrear la señal de salida de compensador 88 en una base de tiempo de símbolo. Incluso en otras modalidades, en donde las muestras FFE espaciadas fraccionalmente no se relacionan por una relación de entero n:1, la entrada al dispositivo de decisión del compensador es la velocidad de muestra convertida a la velocidad de muestra apropiada. Se entenderá que algunas modalidades emplean técnicas similares al rastreador de fase dirigido a decisión y ciclos de realimentación de sincronización dirigido a decisión. Adicionalmente, ciertas modalidades emplean un convertidor de velocidad de muestra para muestrear hacia abajo la salida del FFE fraccionalmente espaciado y realizar la función de rastreador de fase. Se entenderá que las técnicas y dispositivos aquí descritos también pueden aplicarse a las técnicas de modulación que tienen cualquier constelación de una dimensión. De esa forma, la presente invención incluye modalidades modificadas para trabajar con constelaciones de datos que tienen niveles múltiples. Similarmente, las técnicas y dispositivos aquí descritos pueden aplicarse a la modulación de VSB o QAM Equivalente, para modulación QAM Equivalente (en donde el simple cambio de fase de 90 grados es suficiente para convertir la señal compleja de banda de base QAM Equivalente en una banda de base VSB como señal sólo real). Incluso además, cualquiera de los sistemas y/o métodos aquí descritos pueden ser aplicables a cualquier estándar de transmisión. Por ejemplo, los sistemas y métodos aquí son utilizables con señales condescendientes con los estándares ATSC especificados en el siguiente documento: "Estándar de Televisión Digital ATSC", ATSC Doc. A/53, Septiembre 16, 1995. Alternativamente, a manera de ejemplo, y no de limitación, cualquiera de los sistemas y/o métodos aquí descritos son/ pueden ser utilizables con señales condescendientes con los estándares especificados en el siguiente documento (denominado aquí como el "estándar ADTB-T"): Zhang, W, y otros. "Un Sistema de Transmisión de Televisión Digital Avanzado", Suplemento a Procedimientos 7vo Simposio Internacional en Tecnología de Transmisión, 2001. Se entenderá que en algunas modalidades, el compensador actúa sobre datos en fase y de cuadratura. Similarmente, mientras las modalidades y figuras aquí muestran el FFE del compensador colocado en la región de banda de base del receptor, otras modalidades del lugar de receptor el FFE en la banda de paso, o IF, región. Ilustrativamente, en algunas modalidades, el FFE del compensador se coloca entre los componentes de sincronización y desmodulador del sistema. Variaciones en la implementación de la invención se les ocurrirán a aquellos expertos en la técnica. Ilustrativamente, algunos o todos de la generación y cálculo de señales pueden realizarse por circuitos integrados específicos de aplicación y/o de propósito general, y/o por componentes separados, y/o en software. Todas las publicaciones, solicitudes anteriores, y otros documentos mencionados aquí se incorporan aquí por referencia en su totalidad como si cada uno se incorporara individualmente por referencia y se mencionan completamente.

Mientras la invención se ilustró y describió en detalle en los dibujos y descripción anterior, lo mismo se va a considerar como ilustrativo y no restrictivo un carácter, se entiende que solo se mostró y describió la modalidad preferida y que se desea que se protejan todos los cambios y modificaciones que vienen dentro del espíritu de la invención.

Claims (9)

REIVINDICACIONES

1.- Un receptor digital para procesar una señal recibida de un canal, que comprende: un desmodulador digital; y un compensador acoplado al desmodulador, el compensador incluyendo un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera incluye una pluralidad de tapas de filtro de alimentación delantera, y en donde los coeficientes están asociados con la pluralidad de tapas de filtro de alimentación delantera y en donde los valores de todos los coeficientes asociados con la pluralidad de tapas de filtro de alimentación delantera son dinámicamente determinados.

2.- El receptor digital de acuerdo con la reivindicación 1, que comprende además un aparato para controlar el filtro de alimentación delantera, en donde el filtro de alimentación delantera recibe una señal que resulta de la transmisión de una serie de símbolos a través de un canal, en donde la serie de símbolos incluye una secuencia predeterminada de símbolos, y en donde el aparato para controlar incluye medios para desarrollar una pluralidad de muestras de los símbolos recibidos, en donde una secuencia de muestras corresponde a la secuencia predeterminada de símbolos, medios para estimar una respuesta de impulso de canal a partir de la pluralidad de muestras, medios para calcular una característica de la respuesta de impulso de canal estimada, y medios para sincronizar el filtro de alimentación delantera de acuerdo con la característica de la respuesta de impulso de canal estimada.

3.- El receptor digital de acuerdo con la reivindicación 2, que comprende además un aparato para operar el compensador en un primer modo seleccionado si la pluralidad de muestras es identificada, en donde el aparato para operar incluye medios para desarrollar una relación de señal a ruido (SNR). del grupo de muestras, un segundo modo si la pluralidad de muestras se identifica y la SNR es mayor que un primer umbral predeterminado, y un tercer modo si la pluralidad de muestras se identifica y la SNR es mayor que un segundo umbral predeterminado.

4.- El receptor digital de acuerdo con la reivindicación 1, que comprende además medios para generar una representación compleja de una salida del filtro de alimentación delantera, medios para generar una representación de una decisión de una salida del compensador, medios para correlacionar la representación de decisión con la representación compleja para obtener un estimado de error de fase, medios para generar un valor de corrección de fase basándose en el estimado de error de fase, y medios para ajustar una fase de la salida del filtro de alimentación delantera utilizando el valor de corrección de fase.

5.- El receptor digital de acuerdo con la reivindicación 1, que comprende además un post-filtro equivalente en portador para controlar el desmodulador digital, el post-filtro incluyendo medios para generar un valor compensador, medios para filtrar el valor de compensador para obtener una salida de post-filtro, medios para substraer una señal de salida de compensador de los datos decodificados para generar un valor de error, medios para correlacionar el post-filtro con el valor de error para obtener un valor correlacionado, medios para desarrollar una señal de control del valor correlacionado, y medios para ajustar el desmodulador digital utilizando la señal de control.

6.- El receptor digital de acuerdo con la reivindicación 5, que comprende además un dispositivo de muestreo acoplado al compensador y un dispositivo de control dirigido a decisión para controlar la frecuencia de muestreo y la fase de muestreo del dispositivo de muestreo, en donde el dispositivo de control dirigido a decisión incluye medios para generar una represtación compleja del valor desarrollado por el compensador, medios para generar una representación de una decisión de una salida del compensador, medios para correlacionar la representación de decisión con la representación compleja par obtener un estimado de error de muestreo, y medios para ajustar la frecuencia de muestreo y la fase de muestreo del dispositivo de muestreo utilizando el estimado de error de muestreo. 7 Un receptor digital para procesar una señal recibida de un canal, que comprende: una unidad de sincronización; un desmodulador digital acoplado a la unidad de sincronización; y un compensador acoplado al desmodulador, el compensador incluyendo un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera y el DFE incluyen una pluralidad de tapas, y en donde los coeficientes están asociados con la pluralidad de tapas y en donde los valores de todos los coeficientes asociados con la pluralidad de tapas son conjuntamente optimizados. 8.- El receptor digital de acuerdo con la reivindicación 7, que comprende además un aparato para controlar el filtro de alimentación delantera, en donde el filtro de alimentación delantera recibe una señal que resulta de la transmisión de una serie de símbolos a través de un canal, en donde la serie de símbolos incluye una secuencia predeterminada de símbolos, y en donde el aparato de control ¡ncluye medios para desarrollar una pluralidad de muestras de los símbolos recibidos, en donde una secuencia de muestras corresponde a la secuencia predeterminada de símbolos, medios para estimar una respuesta de impulso de canal de la pluralidad de muestras, medios para calcular una característica de la respuesta de impulso de canal estimada, y medios para sincronizar el filtro de alimentación delantera de acuerdo con la característica de la respuesta de impulso de canal estimada. 9.- El receptor digital de acuerdo con la reivindicación 8, que comprende además un aparato para operar el compensador en un modo seleccionado de un primer modo si la pluralidad de muestras es identificada, en donde el aparato de operación incluye medios para desarrollar una relación de señal a ruido (SNR) del grupo de muestras, un segundo modo si la pluralidad de muestras es identificada y la SNR es mayor que un primer umbral predeterminado, y un tercer modo si la pluralidad de muestras es identificada y la SNR es mayor que un segundo umbral predeterminado. 10.- El receptor digital de acuerdo con la reivindicación 9, que comprende además un rastreador de fase que incluye medios para generar una representación compleja de una salida del filtro de alimentación delantera, medios para generar una representación de una decisión de una salida del compensador, medios para correlacionar la representación de decisión con la representación compleja para obtener un estimado de error de fase, medios para generar un valor de corrección de fase basándose en el estimado de error de fase, y medios para ajustar una fase de la salida del filtro de alimentación delantera utilizando el valor de correlación de fase. 11.- El receptor digital de acuerdo con la reivindicación 10, que comprende además un control no coherente y un control dirigido a decisión, ambos desarrollan señales de control para controlar la unidad de sincronización y el desmodulador digital. 12.- El receptor digital de acuerdo con la reivindicación 11, que incluye un filtro Nyquist acoplado entre el desmodulador digital y el compensador. 13.- El receptor digital de acuerdo con la reivindicación 12, que incluye además un post-filtro equivalente en portador para controlar el desmodulador digital, el post-filtro incluyendo medios para generar un valor de compensador, medios para filtrar el valor de compensador para obtener una salida de post-filtro, medios para substraer una señal de salida de compensador de los datos decodificados para generar un valor de error, medios para correlacionar la salida de post-filtro con el valor de error para obtener un valor correlacionado, medios para desarrollar una señal de control del valor correlacionado, y medios para ajustar el desmodulador digital utilizando la señal de control. 14.- El receptor digital de acuerdo con la reivindicación 7, que comprende además un dispositivo de control dirigido a decisión para controlar la frecuencia de muestreo y la fase de muestreo de la unidad de sincronización, en donde el dispositivo de control dirigido a decisión ¡ncluye medios para generar una representación compleja del valor desarrollado por el compensador, medios para generar una representación de una decisión de una salida del compensador, medios para correlacionar la representación de decisión con la representación compleja para obtener un estimado de error de muestreo, y medios para ajustar la frecuencia de muestreo y la fase de muestreo de la unidad de sincronización utilizando el estimado de error de muestreo. 15.- Un método para procesar una señal recibida de un canal, el método comprende los pasos de: proporcionar un desmodulador digital; y proporcionar un compensador acoplado al desmodulador, el compensador incluyendo un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera incluye una pluralidad de tapas de filtro de alimentación delantera y en donde los coeficientes están asociados con la pluralidad de tapas de filtro de alimentación delantera; dinámicamente determinar los valores de todos los coeficientes asociados con la pluralidad de tapas de filtro de alimentación delantera. 16.- El método de acuerdo con la reivindicación 15, que comprende además los pasos de controlar el filtro de alimentación delantera, en donde el filtro de alimentación delantera recibe una señal que resulta de la transmisión de una serie de símbolos a través de un canal, en donde la serie de símbolos incluye una secuencia predeterminada de símbolos, desarrollar una pluralidad de muestras de los símbolos recibidos, en donde una secuencia de muestras corresponde a la secuencia predeterminada de símbolos, estimar una respuesta de impulso de canal de la pluralidad de muestras, calcular una característica de la respuesta de impulso de canal estimada, y sincronizar el filtro de alimentación delantera de acuerdo con la característica de la respuesta de impulso de canal estimada. 1

7.- El método de acuerdo con la reivindicación 16, que comprende además los pasos de operar el compensador en un primer modo si la pluralidad de muestras es identificada, desarrollar una relación de señal a ruido (SNR) del grupo de muestras, operar el compensador en un segundo modo si la pluralidad de muestras es identificada y la SNR es mayor que un primer umbral predeterminado, y operar el compensador en un tercer modo si la pluralidad de muestras es identificada y la SNR es mayor que un segundo umbral predeterminado. 1

8.- El método de acuerdo con la reivindicación 15, que comprende además los pasos de proporcionar un rastreador de fase para procesar una salida del filtro de alimentación delantera, hacer que el rastreador de fase genere una representación compleja de una salida del filtro de alimentación delantera, generar una representación de una decisión de una salida del compensador, correlacionar la representación de decisión con la representación compleja para obtener un estimado de error de fase, generar un valor de corrección de fase basándose en el estimado de error de fase, y ajustar la fase de la salida del filtro de alimentación delantera utilizando el valor de corrección de fase. 1

9.- El método de acuerdo con la reivindicación 15, que comprende además lo pasos de proporcionar un post-filtro equivalente en portador para controlar el desmodulador digital, el post-filtro incluyendo medios para generar un valor de compensador, filtrar el valor de compensador para obtener una salida de post-filtro, substraer una señal de salida de compensador de los datos decodificados para generar un valor de error, correlacionar la salida de post-filtro con el valor de error para obtener un valor correlacionado, desarrollar una señal de control del valor correlacionado, y ajustar el desmodulador digital utilizando la señal de control. 20.- El método de acuerdo con la reivindicación 19, que comprende además los pasos de proporcionar un dispositivo de muestreo acoplado al compensador y un dispositivo de control dirigido a decisión para controlar la frecuencia de muestreo y la fase de muestreo del dispositivo de muestreo, hacer que el dispositivo de control dirigido a decisión genere una representación compleja del valor desarrollado por el compensador, generar una representación de una decisión de una salida del compensador, correlacionar la representación de decisión con la representación compleja para obtener un estimado de error de muestreo, y ajustar la frecuencia de muestreo y fase de muestreo del dispositivo de muestreo utilizando el estimado de error de muestreo. 21.- Un método para procesar una señal recibida de un canal, el método comprende los pasos de: proporcionar una unidad de sincronización; proporcionar un desmodulador digital acoplado a la unidad de sincronización; proporcionar un compensador acoplado al desmodulador, el compensador incluyendo un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera y el DFE incluyen una pluralidad de tapas, y en donde los coeficientes están asociados con la pluralidad de tapas; y conjuntamente optimizar los valores de todos los coeficientes asociados con la pluralidad de tapas -del filtro de alimentación delantera y el DFE. 22.- El método de acuerdo con la reivindicación 21, que comprende además los pasos de proporcionar un aparato para procesar una salida del filtro de alimentación delantera, en donde el filtro de alimentación delantera recibe una señal que resulta de la transmisión de una serie de símbolos a través de un canal, y en donde la serie de símbolos incluye una secuencia predeterminada de símbolos, desarrollar una pluralidad de muestras de los símbolos recibidos, en donde una secuencia de muestras corresponde a la secuencia predeterminada de símbolos, estimar una respuesta de impulso de canal de la pluralidad de muestras, calcular una característica de la respuesta de impulso de canal estimada, y sincronizar el filtro de alimentación delantera de acuerdo con la característica de la respuesta de impulso de canal estimada. 23.- El método de acuerdo con la reivindicación 22, que comprende además los pasos de operar el compensador en un primer modo si la pluralidad de muestras es identificada, desarrollar una relación de señal a ruido (SNR) del grupo de muestras, operar el compensador en un segundo modo si la pluralidad de muestras es identificada y la SNR es mayor que un primer umbral predeterminado, y operar el compensador en un tercer modo si la pluralidad de muestras es identificada y la SNR es mayor que un segundo umbral predeterminado. 24.- El método de acuerdo con la reivindicación 23, que comprende además los pasos de proporcionar un rastreador de fase incluyendo medios para generar una representación compleja de una salida del filtro de alimentación delantera, generar una representación de una decisión de una salida del compensador, correlacionar la representación de decisión con la representación compleja para obtener un estimado de error de fase, generar un valor de corrección de fase basándose en el estimado de error de fase, y ajustar una fase de la salida del filtro de alimentación delantera utilizando el valor de corrección de fase. 25.- El método de acuerdo con la reivindicación 24, que incluye además los pasos de proporcionar un control no coherente y un control dirigido a decisión, y hacer que el control no coherente y el control dirigido a decisión desarrollan señales de control para controlar la unidad de sincronización y el desmodulador digital. 26.- El método de acuerdo con la reivindicación 25, que incluye además el paso de proporcionar un filtro Nyquist acoplado entre el desmodulador digital y el compensador. 27.- El método de acuerdo con la reivindicación 26, que incluye además los pasos de proporcionar un post-filtro equivalente en portador para controlar el desmodulador digital, el post-filtro incluyendo medios para generar un valor de compensador, filtrar el valor de compensador para obtener una salida de post-filtro, substraer una señal de salida de compensador de los datos decodificados para generar un valor de error, correlacionar la salida de post-filtro con el valor de error para obtener un valor correlacionado, desarrollar una señal de control del valor correlacionado, y ajustar el desmodulador digital utilizando la señal de control. • 28.- El método de acuerdo con la reivindicación 21, que incluye además los pasos de proporcionar un dispositivo de control dirigido a decisión para controlar la frecuencia de muestreo y la fase de muestreo de la unidad de sincronización, hacer que el dispositivo de control dirigido a decisión genere una representación compleja del valor desarrollado por el compensador, genere una representación de una decisión de una salida del compensador, correlacione la representación de decisión con la representación compleja para obtener un estimado de error de muestreo, y ajuste la frecuencia de muestreo y la fase de muestreo de la unidad de sincronización utilizando el estimado de error de muestreo. 29.- Un medio legible por computadora para procesar una señal recibida de un canal, que incluye la programación que comprende: una primera rutina para implementar un desmodulador digital; una segunda rutina para implementar un compensador en respuesta al desmodulador, el compensador incluye un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera incluye una pluralidad de tapas de filtro de alimentación delantera y en donde los coeficientes están asociados con la pluralidad de tapas de filtro de alimentación delantera; y una tercera rutina para dinámicamente determinar los valores de todos los coeficientes asociados con la pluralidad de tapas de filtro de alimentación delantera. 30.- El medio legible por computadora de acuerdo con la reivindicación 29, que comprende además una cuarta rutina para controlar el filtro de alimentación delantera, en donde el filtro de alimentación delantera recibe una señal que resulta de la transmisión de una serie de símbolos a través de un canal y en donde la serie de símbolos incluye una secuencia predeterminada de símbolos, una quinta rutina para desarrollar una pluralidad de muestras de los símbolos recibidos, en donde una secuencia de muestras corresponde a la secuencia predeterminada de símbolos, una sexta rutina para estimar una respuesta de impulso de canal de la pluralidad de muestras, una séptima rutina para calcular una característica de la respuesta de impulso de canal estimada, y una octava rutina para sincronizar el filtro de alimentación de acuerdo con la característica de la respuesta de impulso de canal estimada. 31.- El medio legible por computadora de acuerdo con la reivindicación 30, que comprende además una novena rutina para operar el compensador en un primer modo si la pluralidad de muestras es identificada, una décima rutina para desarrollar una relación de señal a ruido (SNR) del grupo de muestras, una onceava rutina para operar el compensador en un segundo modo si la pluralidad de muestras es identificada y la SNR es mayor que un primer umbral predeterminado, y una doceava rutina para operar el compensador en un tercer modo si la pluralidad de muestras es identificada y la SNR es mayor que un segundo umbral predeterminado. 32.- El medio legible por computadora de acuerdo con la reivindicación 29, que comprende además una cuarta rutina para proporcionar un rastreador de fase para procesar una salida del filtro de alimentación delantera, una quinta rutina para hacer que el rastreador de fase genere una representación compleja de una salida del filtro de alimentación delantera, una sexta rutina para generar una representación de una decisión de una salida del compensador, una séptima rutina para correlacionar la representación de decisión con la representación compleja para obtener un estimado de error de fase, una octava rutina para generar un valor de corrección de fase basándose en el estimado de error de fase, y una novena rutina para ajustar la fase de la salida del filtro de alimentación delantera utilizando el valor de corrección de fase. 33.- El medio legible por computadora de acuerdo con la reivindicación 29, que comprende además una cuarta rutina para proporcionar un post-filtro equivalente en portador para controlar el desmodulador digital, el post-filtro incluyendo medios para generar un valor de compensador, una quinta rutina para filtrar el valor de compensador para obtener una salida de post-filtro, una sexta rutina para substraer una señal de salida de compensador de los datos decodificados para generar un valor de error, una séptima rutina para correlacionar la salida de post-filtro con el valor de error para obtener un valor correlacionado, una octava rutina para desarrollar una señal de control del valor correlacionado, y una novena rutina para ajustar el desmodulador digital utilizando la señal de control. 34.- El medio legible por computadora de acuerdo con la reivindicación 33, que comprende además una décima rutina para proporcionar un dispositivo de muestreo acoplado al compensador y un dispositivo de control dirigido a decisión para controlar la frecuencia de muestreo y la fase de muestreo del dispositivo de muestreo, y una onceava rutina para hacer que el dispositivo de control dirigido a decisión genere una representación compleja del valor desarrollado por el compensador, una doceava rutina para generar una representación de una decisión de una salida del compensador, una treceava rutina para correlacionar la representación de decisión con la representación compleja para obtener un estimado de error de muestreo, y una catorceava rutina para ajustar la frecuencia de muestreo y fase de muestreo del dispositivo de muestreo utilizando el estimado de error de muestreo. 35.- Un medio legible por computadora para procesar una señal recibida de un canal, que incluye la programación que comprende: una primera rutina para implementar un desmodulador digital; una segunda rutina para implementar un desmodulador digital en respuesta a la unidad de sincronización; una tercera rutina para implementar un compensador en respuesta al desmodulador, el compensador incluye un filtro de alimentación delantera y un compensador de realimentación de decisión (DFE), en donde el filtro de alimentación delantera y el DFE incluyen una pluralidad de tapas, y en donde los coeficientes están asociados con la pluralidad de tapas; y una cuarta rutina para conjuntamente optimizar los valores de todos los coeficientes asociados con la pluralidad de tapas. 36.- El medio legible por computadora de acuerdo con la reivindicación 35, que además comprende una quinta rutina para proporcionar un aparato para procesar una salida del filtro de alimentación delantera, en donde el filtro de alimentación delantera recibe una señal que resulta de la transmisión de una serie de símbolos a través de un canal, y en donde en donde el filtro de alimentación delantera recibe una señal que resulta de la transmisión de una serie de símbolos a través de un canal y en donde la serie de símbolos incluye una secuencia predeterminada de símbolos, una sexta rutina para desarrollar una pluralidad de muestras de los símbolos recibidos, en donde una secuencia de muestras corresponde a la secuencia predeterminada de símbolos, una séptima rutina para estimar una respuesta de impulso de canal de la pluralidad de muestras, una octava rutina para calcular una característica de la respuesta de impulso de canal estimada, y una novena rutina para sincronizar el filtro de alimentación de acuerdo con la característica de la respuesta de impulso de canal estimada. 37.- El medio legible por computadora de acuerdo con la reivindicación 36, que además comprende una décima rutina para operar el compensador en un primer modo si la pluralidad de muestras es identificada, una onceava rutina para desarrollar una relación de señal a ruido (SNR) del grupo de muestras, una doceava rutina para operar el compensador en un segundo modo si la pluralidad de muestras es identificada y la SNR es mayor que un primer umbral predeterminado, y una treceava rutina para operar el compensador en un tercer modo si la pluralidad de muestras es identificada y la SNR es • mayor que un segundo umbral predeterminado. 38.- El medio legible por computadora de acuerdo con la reivindicación 37, que además comprende una catorceava rutina para proporcionar un rastreador de fase que incluye medios para generar una representación compleja de una salida del filtro de alimentación delantera, una quinceava rutina para generar una representación de una decisión de una salida del compensador, una dieciseisava rutina para correlacionar la representación de decisión con la representación compleja para obtener un estimado de error de fase, una diecisieteava rutina para generar un valor de corrección de fase basándose en el estimado de error de fase, y una dieciochoava rutina para ajustar la fase de la salida del filtro de alimentación delantera utilizando el valor de corrección de fase. 39.- El medio legible por computadora de acuerdo con la reivindicación 38, que además comprende una diecinueveava rutina para proporcionar un control no coherente y un control dirigido a decisión, y una vigésima rutina para hacer que el control no coherente y el control dirigido a decisión desarrollen señales de control para controlar la unidad de sincronización y el desmodulador digital. 40.- El medio legible por computadora de acuerdo con la reivindicación 39, que además incluye una vigésimo primera rutina para proporcionar un filtro Nyquist acoplado entre el desmodulador digital y el compensador. 41.- El medio legible por computadora de acuerdo con la reivindicación 40, que además incluye una vigésimo segunda rutina para proporcionar un post-filtro equivalente en portador para controlar el desmodulador digital, el post-filtro incluyendo medios para generar un valor de compensador, una vigésimo tercera rutina para filtrar el valor de compensador para obtener una salida de post-filtro, una vigésimo cuarta rutina para substraer una señal de salida de compensador de los datos decodificados para generar un valor de error, una vigésimo quinta rutina para correlacionar la salida de postfiltro con el valor de error para obtener un valor correlacionado, una vigésimo sexta rutina para desarrollar una señal de control del valor correlacionado, y * una vigésimo séptima rutina para ajustar el desmodulador digital utilizando la señal de control. 42.- El medio legible por computadora de acuerdo con la reivindicación 35, que además incluye una quinta rutina para proporcionar un dispositivo de control dirigido a decisión para controlar la frecuencia de muestreo y la fase de muestreo de la unidad de sincronización, una sexta rutina para hacer que el dispositivo de control dirigido a decisión genere una representación compleja del valor desarrollado por el compensador, una séptima rutina para generar una representación de una decisión de una salida del compensador, una octava rutina para correlacionar la representación de decisión con la representación compleja para obtener un estimado de error de muestreo, y una novena rutina para ajustar la frecuencia de muestreo y la fase de muestreo de la unidad de sincronización utilizando el estimado de error de muestreo.