CN105871532B - 一种相位同步装置及方法 - Google Patents

一种相位同步装置及方法 Download PDF

Info

Publication number
CN105871532B
CN105871532B CN201610191636.8A CN201610191636A CN105871532B CN 105871532 B CN105871532 B CN 105871532B CN 201610191636 A CN201610191636 A CN 201610191636A CN 105871532 B CN105871532 B CN 105871532B
Authority
CN
China
Prior art keywords
signal
phase
output
range value
loop filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610191636.8A
Other languages
English (en)
Other versions
CN105871532A (zh
Inventor
武畅
孙琳
余明洲
周睿
李豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610191636.8A priority Critical patent/CN105871532B/zh
Publication of CN105871532A publication Critical patent/CN105871532A/zh
Application granted granted Critical
Publication of CN105871532B publication Critical patent/CN105871532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种相位同步装置及方法,该装置包括:鉴差器,其以接收信号作为输入,用于去除接收信号的调制信息;误差补偿器,其包括第一输入端和第二输入端,第一输入端与鉴差器的输出端相连接;环路滤波器,其包括第一输出端和第二输出端,其输入端与误差补偿器的输出端相连接;第一重构器,其输入端与环路滤波器的第一输出端相连接,其输出端与误差补偿器的第二输入端相连接,用于产生环路锁定信号;以及第二重构器,其输入端与环路滤波器的第二输出端相连接,用于根据环路滤波器的第二输出端的信号来产生与接收信号的相位同步的本地载波。

Description

一种相位同步装置及方法
技术领域
本发明涉及相位同步技术领域,尤其涉及一种相位同步装置及方法。
背景技术
在高速数字通信过程中,由于环境及其他影响因素导致无法准确地接收信号。例如:由于在接收端的残余频偏或残余相偏的影响使得信息错判。因而,需要对载波相位进行跟踪同步。
现有的一种相位同步装置被称作科斯塔斯(Costas)环,其原理性结构图如图1所示。它的优点是可以消除信号在载波调制中的相位翻转。
在实际实现科斯塔斯环时,现有的做法有两种,一种为环路内置的相位同步装置,如图2A所示。另一种是环路外置的相位同步装置,如图2B所示。相对于环路内置的相位同步装置而言,环路外置的相位同步装置能够允许其中的鉴差器引入延时。
但是,无论是环路内置的相位同步装置还是环路外置的相位同步装置,在相位同步过程中需要计算角度,这需要较大的计算量,因此要消耗较多的硬件资源。
发明内容
本发明的目的在于提供一种相位同步装置及方法,以解决现有技术中存在的上述技术问题。
本发明的一个实施例提供了一种相位同步装置,包括:鉴差器,其以接收信号作为输入,用于去除接收信号的调制信息;误差补偿器,其包括第一输入端和第二输入端,第一输入端与鉴差器的输出端相连接;环路滤波器,其包括第一输出端和第二输出端,其输入端与误差补偿器的输出端相连接;第一重构器,其输入端与环路滤波器的第一输出端相连接,其输出端与误差补偿器的第二输入端相连接,用于产生环路锁定信号;以及第二重构器,其输入端与环路滤波器的第二输出端相连接,用于根据环路滤波器的第二输出端的信号来产生与接收信号的相位同步的本地载波。
本发明的另一个实施例提供了一种相位同步方法,包括:去除接收信号的调制信息;根据去除调制信息以后的接收信号的幅度和环路锁定信号的幅度产生误差信号;通过调整误差信号的幅度来产生环路锁定信号和重构信号;以及通过对重构信号进行累乘来产生与接收信号的相位同步的本地载波。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。其中在附图中,参考数字之后的字母标记指示多个相同的部件,当泛指这些部件时,将省略其最后的字母标记。在附图中:
图1为科斯塔斯环的原理性结构图;
图2A为现有的环路内置的相位同步装置的结构图;
图2B为现有的环路外置的相位同步装置的结构图;
图3所示为本发明的相位同步装置的一个实施例的结构图;
图4为本发明的相位同步方法的一个实施例的流程图。
在附图中,使用相同或类似的标号来指代相同或类似的元素。
具体实施方式
现在将参考附图来详细描述本发明的示例性实施方式。应当理解,附图中示出和描述的实施方式仅仅是示例性的,意在阐释本发明的原理和精神,而并非限制本发明的范围。
本发明中的相位同步装置及方法,通过直接对复信号的幅度矢量进行处理来完成相位同步。因此,下述的装置中的每个模块的输入以及方法中的每个步骤的输入,都是信号的幅度矢量而不是信号的相位。相应地,每一模块内的处理过程以及每个步骤中的处理过程,也是针对复信号的幅度矢量。
图3所示为本发明的相位同步装置300的一个实施例的结构图。如图3所示,相位同步装置300可以包括:鉴差器301、误差补偿器302、环路滤波器303、第一重构器304和第二重构器305。
鉴差器301以接收信号作为输入,用于去除接收信号的调制信息。由于调制相位是已知信息,因此,可以采用任何的手段在鉴差器中去除调制信号的相位,比如:利用两个复信号相乘加的方法。在本发明的一个实施例中,鉴差器中还可以包含相位拼接模块,其可以采用早迟门技术进行相位拼接以克服相位跳周的问题。
误差补偿器302可以包括第一输入端和第二输入端。第一输入端可以与鉴差器的301的输出端相连接。第二输入端可以与第一重构器的304的输出端相连接。
在本发明的一个实施例中,由于误差补偿器302的输入信息是复信号的幅度矢量,因此,误差补偿器可以被构造为通过计算来自第一输入端的信号与来自第二输入端的信号的共轭乘积来得到这两个信号的相位差。
环路滤波器303可以包括第一输出端和第二输出端,其输入端可以与误差补偿器302的输出端相连接。环路滤波器的第一输出端输出的信号可以用于环路锁定而第二输出端输出的信号可以用于对信号进行重构。
由于进入环路滤波器303的输入信息是复信号的幅度矢量,因此,在本发明的一个实施例中,环路滤波器303可以进一步包括幅度值调整模块,其被构造为通过调整环路滤波器303的输入端信号的虚部值的同时保持其实部值不变来改变其相位。可以通过调整复信号的虚部值同时保持实部值不变来改变其相位。比如:如果待同步的相位θ(n)=Δf·n+Δφ,则在拟合Δf时,可以使信号的实部保持不变,而虚部以一定的步长进行收敛。而拟合Δφ时也可以使实部保持不变,而虚部以一定的步长进行收敛。
由于经过幅度值调整模块调整角度后的信号的幅度值也会被改变,因此,为了保持信号的幅度值不出现大的变动,在本发明的一个实施例中,环路滤波器303可以进一步包括幅度值保持模块,其被构造为根据幅度值调整模块输出信号的幅度值大小来对其进行加权以抵消幅度值的变动。
在本发明的一个实施例中,幅度值保持模块可以按照如下加权规则对其输入信号进行加权:
当|Sc|>4时,y=Sc*0.0625;
当2<|Sc|<4时,y=Sc*0.5;
当0<|Sc|<0.25时,y=Sc*8;
当0.25<|Sc|<0.5时,y=Sc*2;
当0.5<|Sc|<2时,y=Sc。
其中,Sc表示幅度值调整模块的输出,y表示保持后得到的信号。
需强调的是,上述分五级加权的规则只是一个示例,也可以分成其他的级数进行加权,每一级的加权值也可以调整改变。
此外,由于在鉴差器301中已经做了去除调制信息的处理,所以,对于采用MPSK调制的信号而言,当待同步的相位θ(n)=Δf·n+Δφ时,入环的矢量所携带的待估参数为D=M·Δf·n+M·Δφ。因此,环路锁定时需要用D=M·Δf·n+M·Δφ进行锁定。而信号中的待估参数为D=Δf·n+Δφ,所以对信号进行补偿时需用D=Δf·n+Δφ进行补偿。
第一重构器304的输入端可以与环路滤波器303的第一输出端相连接,第一重构器304的输出端可以与误差补偿器302的第二输入端相连接。这样,经第一重构器304重构出的信号就可以用于产生环路锁定信号。
第二重构器305的输入端可以与环路滤波器303的第二输出端相连接,第二重构器305用于根据环路滤波器303的第二输出端的信号来产生与接收信号的相位同步的本地载波。即:第二重构器305可以输出相位同步装置300的输出信号。
由于进入第一重构器304和第二重构器305的信息都是信号的幅度矢量,因此,这两个重构器都可以采用对输入信号进行累乘的方式来重构出相应的信号。当相位同步装置接收到的信号采用MPSK调制时,第一重构器304的输入信号与第二重构器305的输入信号之间满足M:1的关系,其中M表示MPSK的调制阶数。
至此描述了根据本发明实施例的相位同步装置,该相位同步装置能够减小相位同步过程中的计算量,减少对硬件资源的消耗。
本发明还提供了一种相位同步方法。参考图4,图4为本发明的相位同步方法400的一个实施例的流程图。在本发明的一个实施例中,相位同步方法400可以包括如下步骤401至404。
在步骤401中,去除接收信号的调制信息。
由于调制相位是已知信息,因此,可以采用任何的手段在鉴差器中去除调制信号的相位,比如:利用两个复信号相乘加的方法。在本发明的一个实施例中,还可以采用早迟门技术进行相位拼接以克服相位跳周的问题。
在步骤402中,根据去除调制信息以后的接收信号的幅度和环路锁定信号的幅度产生误差信号。
在本发明的一个实施例中,可以通过计算这两个信号的共轭乘积来得到误差信号,误差信号中包含了这两个信号的相位差。
在步骤403中,通过调整误差信号的幅度来产生环路锁定信号和重构信号。
在本发明的一个实施例中,可以通过调整复信号的虚部值同时保持实部值不变来改变其相位。比如:如果待同步的相位θ(n)=Δf·n+Δφ,则在拟合Δf时,可以使信号的实部保持不变,而虚部以一定的步长进行收敛。而拟合Δφ时也可以使实部保持不变,而虚部以一定的步长进行收敛。
由于经过调整后的信号的幅度值也会被改变,因此,为了保持信号的幅度值不出现大的变动,在本发明的一个实施例中,可以根据幅度值调整后的信号的幅度值大小来对其进行加权以补偿以抵消幅度值的变动。
在本发明的一个实施例中,可以按照如下加权规则对其输入信号进行加权:
当|Sc|>4时,y=Sc*0.0625;
当2<|Sc|<4时,y=Sc*0.5;
当0<|Sc|<0.25时,y=Sc*8;
当0.25<|Sc|<0.5时,y=Sc*2;
当0.5<|Sc|<2时,y=Sc。
其中,Sc表示实部或虚部调整后的信号,y表示经幅度值保持后的信号。
需强调的是,上述分五级加权的规则只是一个示例,也可以分成其他的级数进行加权,每一级的加权值也可以调整改变。
此外,由于在步骤401中已经做了去除调制信息的处理,所以,对于采用MPSK调制的信号而言,当待同步的相位θ(n)=Δf·n+Δφ时,入环的矢量所携带的待估参数为D=M·Δf·n+M·Δφ。因此,环路锁定时需要用D=M·Δf·n+M·Δφ进行锁定,而信号中的待估参数为D=Δf·n+Δφ,所以对信号进行补偿时需用D=Δf·n+Δφ进行补偿。
在步骤404中,通过对重构信号进行累乘来产生与接收信号的相位同步的本地载波。
可以分别对环路锁定信号和重构信号进行累乘,得到用于环路锁定信号和与接收信号的相位同步的本地载波。
至此描述了根据本发明实施例的相位同步方法,该相位同步方法能够减小相位同步过程中的计算量,减少对硬件资源的消耗。

Claims (2)

1.一种相位同步装置,包括:
鉴差器,其以接收信号作为输入,用于去除接收信号的调制信息;
误差补偿器,其包括第一输入端和第二输入端,所述第一输入端与所述鉴差器的输出端相连接,误差补偿器被构造为通过计算来自第一输入端的信号与来自第二输入端的信号的共轭乘积来得到这两个信号的相位差;
环路滤波器,其包括第一输出端和第二输出端,其输入端与所述误差补偿器的输出端相连接,所述环路滤波器包括幅度值调整模块和幅度值保持模块,所述幅度值调整模块被构造为通过调整环路滤波器的输入端信号的虚部值的同时保持其实部值不变来改变其相位,所述幅度值保持模块被构造为根据幅度值调整模块输出信号的幅度值大小来对幅度值调整模块的输出信号进行加权以抵消幅度值的变动;
第一重构器,其输入端与环路滤波器的第一输出端相连接,其输出端与误差补偿器的第二输入端相连接,用于通过对环路滤波器的第一输出端的输出信号进行累乘产生环路锁定信号;以及
第二重构器,其输入端与环路滤波器的第二输出端相连接,用于通过对环路滤波器的第二输出端的信号进行累乘来产生与接收信号的相位同步的本地载波。
2.一种相位同步方法,其特征是,包括:
去除接收信号的调制信息;
根据去除调制信息以后的接收信号的幅度和环路锁定信号的幅度的共轭乘积产生误差信号;
调整误差信号的虚部值的同时保持实部值不变来改变其相位以得到相位调整后的误差信号;
根据相位调整后的误差信号的幅度值大小来对相位调整后的误差信号进行加权;
以及
通过对加权后的信号进行累乘来产生与接收信号的相位同步的本地载波和环路锁定信号。
CN201610191636.8A 2016-03-30 2016-03-30 一种相位同步装置及方法 Active CN105871532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610191636.8A CN105871532B (zh) 2016-03-30 2016-03-30 一种相位同步装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610191636.8A CN105871532B (zh) 2016-03-30 2016-03-30 一种相位同步装置及方法

Publications (2)

Publication Number Publication Date
CN105871532A CN105871532A (zh) 2016-08-17
CN105871532B true CN105871532B (zh) 2019-02-01

Family

ID=56627484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610191636.8A Active CN105871532B (zh) 2016-03-30 2016-03-30 一种相位同步装置及方法

Country Status (1)

Country Link
CN (1) CN105871532B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144589A (zh) * 1994-03-21 1997-03-05 Rca汤姆森许可公司 在载波恢复网络中用于残留边带信号的相位检测器
CN1503463A (zh) * 2002-11-25 2004-06-09 扬智科技股份有限公司 能够处理多种数据速率的调制讯号的数字接收器
CN1753393A (zh) * 2005-09-19 2006-03-29 浙江华立通信集团有限公司 接收机中的自动频率控制***
CN101002384A (zh) * 2004-04-09 2007-07-18 上海奇普科技有限公司 控制均衡器的前馈滤波器的装置和方法
CN101110602A (zh) * 2006-07-20 2008-01-23 上海高清数字科技产业有限公司 基于多状态控制的载波捕获***和方法
CN101854497A (zh) * 2010-05-07 2010-10-06 深圳国微技术有限公司 数字电视接收机及其定时恢复方法
CN102025388A (zh) * 2010-11-12 2011-04-20 北京航空航天大学 一种用于卫星测控的仿真usb中频应答机
EP1126673B1 (en) * 2000-02-16 2014-10-15 Thomson Licensing Frequency offset correction in a multicarrier receiver
CN104104493A (zh) * 2014-07-30 2014-10-15 南京航空航天大学 面向深空通信的载波同步方法及装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144589A (zh) * 1994-03-21 1997-03-05 Rca汤姆森许可公司 在载波恢复网络中用于残留边带信号的相位检测器
EP1126673B1 (en) * 2000-02-16 2014-10-15 Thomson Licensing Frequency offset correction in a multicarrier receiver
CN1503463A (zh) * 2002-11-25 2004-06-09 扬智科技股份有限公司 能够处理多种数据速率的调制讯号的数字接收器
CN101002384A (zh) * 2004-04-09 2007-07-18 上海奇普科技有限公司 控制均衡器的前馈滤波器的装置和方法
CN1753393A (zh) * 2005-09-19 2006-03-29 浙江华立通信集团有限公司 接收机中的自动频率控制***
CN101110602A (zh) * 2006-07-20 2008-01-23 上海高清数字科技产业有限公司 基于多状态控制的载波捕获***和方法
CN101854497A (zh) * 2010-05-07 2010-10-06 深圳国微技术有限公司 数字电视接收机及其定时恢复方法
CN102025388A (zh) * 2010-11-12 2011-04-20 北京航空航天大学 一种用于卫星测控的仿真usb中频应答机
CN104104493A (zh) * 2014-07-30 2014-10-15 南京航空航天大学 面向深空通信的载波同步方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于DSP的GPS软件接收机关键技术研究与实现;曾庆喜等;《仪器仪表学报》;20090615;第30卷(第6期);第491-496页 *
大多普勒频偏SOQPSK信号FFT引导COSTAS环载波跟踪技术;***等;《电子学报》;20160215;第44卷(第2期);第1251-1255页 *

Also Published As

Publication number Publication date
CN105871532A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN104780037B (zh) 一种时钟恢复方法、装置及***
CN103427835B (zh) 频率调制器
CN106656168B (zh) 时钟数据恢复装置及方法
CN102439877A (zh) 载波频率恢复方法和光内差相干接收机
CN102164031A (zh) 一种链路时钟恢复方法及装置
CN103746790A (zh) 一种基于内插的全数字高速并行定时同步方法
CN107040488A (zh) 基于fpga的极低信噪比的载波跟踪方法及跟踪装置
CN206149242U (zh) 二阶广义积分器电路和锁相环
US8682182B2 (en) Blind carrier frequency offset detection for coherent receivers using quadrature amplitude modulation formats
US9882764B1 (en) Transpositional modulation
US9913234B2 (en) Frequency deviation compensation scheme, frequency deviation compensation method, and storage medium
CN103916199A (zh) 一种天线信号的时延和相位调整装置与方法
US20220116115A1 (en) Clock Synchronization Apparatus, Optical Transmitter, Optical Receiver, and Clock Synchronization Method
CN106301593B (zh) 自适应盲偏振解复用处理方法和装置
CN105791187B (zh) 时钟恢复均衡装置与方法
CN105871532B (zh) 一种相位同步装置及方法
US11212070B2 (en) Clock phase recovery apparatus and method, and chip
CN106130546B (zh) 一种相位检测方法和装置
US9772972B2 (en) Generation of high-rate sinusoidal sequences
EP3191912B1 (en) Generation of high-rate sinusoidal sequences
CN107769778B (zh) 信号采样装置及信号采样校准方法
CA2281462A1 (en) Time error compensation arrangement and multi-carrier modem comprising the arrangement
CN101867470A (zh) 高动态条件下载波同步装置和方法
CN112596082B (zh) 北斗b3i信号的载波频率牵引方法及装置
CN111092714B (zh) 一种高速信号时钟恢复方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant