JP3479835B2 - ベースバンド利得制御方法及びベースバンド利得制御回路 - Google Patents

ベースバンド利得制御方法及びベースバンド利得制御回路

Info

Publication number
JP3479835B2
JP3479835B2 JP2000278334A JP2000278334A JP3479835B2 JP 3479835 B2 JP3479835 B2 JP 3479835B2 JP 2000278334 A JP2000278334 A JP 2000278334A JP 2000278334 A JP2000278334 A JP 2000278334A JP 3479835 B2 JP3479835 B2 JP 3479835B2
Authority
JP
Japan
Prior art keywords
gain
change
baseband
circuit
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000278334A
Other languages
English (en)
Other versions
JP2002094344A (ja
Inventor
正貴 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000278334A priority Critical patent/JP3479835B2/ja
Priority to EP09152894A priority patent/EP2071720A1/en
Priority to EP01121259.4A priority patent/EP1191686B1/en
Priority to CNB011421282A priority patent/CN1168206C/zh
Priority to KR10-2001-0056476A priority patent/KR100462428B1/ko
Priority to US09/950,751 priority patent/US6480063B2/en
Publication of JP2002094344A publication Critical patent/JP2002094344A/ja
Application granted granted Critical
Publication of JP3479835B2 publication Critical patent/JP3479835B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Transmitters (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明はベースバンド利得制
御に関し、特に、ダイレクトコンバージョンベースバン
ド回路の利得制御等において、直流オフセットが原因と
なって発生する問題点を効果的に防止するベースバンド
利得制御方法及びベースバンド利得制御回路に関する。
【０００２】ダイレクトコンバージョンを用いた受信機
は、従来のスーパーヘテロダイン方式に比べて、 １）高周波回路部が簡略化され、フィルタなどの部品点
数を削減することができる。 ２）帯域制限やＡＧＣ（自動利得制御）などの機能がほ
とんどベースバンド帯域で実行されるので、これらはＣ
ＭＯＳアナログ回路で実現することができＬＳＩ化に向
いている。等の利点があり、今後広く使われるものと予
想される。
【０００３】図６は、具体的なダイレクトコンバージョ
ン受信機の構成を示す図である。ダイレクトコンバージ
ョンベースバンド回路の利得制御、例えばＷ−ＣＤＭＡ
（Wide Band Code Division Multiple Access）方式の
ような受信機の受信信号におけるダイナミックレンジが
大きい方式のベースバンド利得制御方式を示している。
【０００４】アンテナ２０１で受信された高周波信号
は、高周波バンドパスフィルタ２０２で帯域制限され、
受信帯域が取り出される。帯域制限された信号はローノ
イズアンプＬＮＡ２０３で増幅され、そのまま直交復調
器２０４に入力される。直交復調器２０４はローカル発
振器２２５が生成するローカル信号で駆動される。この
ローカル信号の周波数は受信する高周波信号の中心周波
数と同じである。
【０００５】直交復調器２０４は、乗算回路２２２、２
２３と位相回路２２４とからなり、ローカル信号の０相
及び９０°位相の直交信号の平衡出力によって、アンプ
２２１を介してローノイズアンプＬＮＡ２０３の平衡出
力を前記乗算回路２２２、２２３により乗算して、高周
波信号から直接ベースバンド信号を生成し、復調出力と
して、ベースバンド信号Ｉ、Ｑからなる２系統の信号が
出力される。このベースバンド信号Ｉ、Ｑは、それぞれ
ベースバンドフィルタ２０５、２０６で帯域制限された
あと、ＡＧＣ回路２０７で平均的振幅が一定になるよう
に増幅される。
【０００６】ＡＧＣ回路２０７のダイナミックレンジは
数十ｄＢに達する（ＣＤＭＡでは８０ｄＢ程度）特性を
有する。ＡＧＣ回路２０７の出力はそれぞれ信号２１
５、２１６として後段に出力される。なお、この回路の
利得を制御する回路と、そのアルゴリズムは本発明とは
関係ないので、説明を省略する。
【０００７】ダイレクトコンバージョン方式では、隣接
チャンネルを抑圧するためのチャンネルフィルタは、Ｉ
Ｆ帯のＳＡＷフィルタではなく、ベースバンドフィルタ
２０５、２０６により実現する。これらは能動素子を用
いた回路で実現できるのでＩＣ化に適している。また、
高周波を直接ベースバンド信号に変換するので、セカン
ドローカル発振器が不要である。それゆえ、ローノイズ
アンプＬＮＡ２０３からベースバンド出力までの全ての
受信回路を１チップ化できる可能性がある。これは、携
帯電話器の小型化、部品点数削減に大きく寄与する。
【０００８】しかしながら、ベースバンドフィルタ２０
５、２０６およびＡＧＣ回路２０７において、直流オフ
セットが僅かでもあると、ＡＧＣの利得は場合によって
は８０ｄＢにも達するので、出力が電源やグランドに張
り付く飽和現象が発生する。例えば、バンドパスフィル
タ２０５で１ｍＶの直流オフセットがあり、ＡＧＣ回路
２０７の利得が８０ｄＢ、すなわち１００００倍であっ
たとすれば、出力に１０Ｖの直流成分が出ることにな
る。もちろん、携帯電話などではこのような電圧は電池
の電圧をはるかに超えているので、動作不能になってし
まう。
【０００９】以上のように、ダイレクトコンバージョン
受信機のベースバンド回路では、直流オフセットを可能
な限り除去することが最重要課題である。
【００１０】従来よりベースバンド回路の直流オフセッ
トを除去するために可変利得増幅器の段間に直流阻止コ
ンデンサ等で構成するハイパスフィルタ（Ｃ−カット）
が用いられる。
【００１１】図７は、図６に示す回路のＩまたはＱのベ
ースバンド回路を取り出して示す図であり、Ｃ−カット
構成を備える複数の可変利得増幅器からなる。図７では
説明を簡単にするためシングルエンド回路として示して
おり、ベースバンドフィルタ１０１、可変利得増幅器１
０２、１０３、１０４（以下、それぞれ「ＶＧＡ１」、
「ＶＧＡ２」、「ＶＧＡ３」ともいう。）は、図６にお
けるベースバンドフィルタ２０５（２０６）、可変利得
増幅器２０８（２１１）、２０９（２１２）、２１０
（２１３）に相当する部分である。
【００１２】この構成では、直流オフセットの伝播とそ
れによる信号の飽和を防ぐため、回路の入力部とＶＧＡ
１０２、ＶＧＡ１０２とＶＧＡ１０３、ＶＧＡ１０３と
ＶＧＡ１０４の各間、及びＶＧＡ１０４と出力部の間に
Ｃ−カットに相当するハイパスフィルタ１０９〜１１１
を挿入している。ＶＧＡ１、ＶＧＡ２、ＶＧＡ３の利得
は、外部から入力される利得データ（Ｇａｉｎ Ｄａｔ
ａ）に基づき、利得配分回路１１２から配分される利得
制御データで決定される。
【００１３】以上のように、ベースバンド回路内に適当
な回路単位でハイパスフィルタを挿入することによっ
て、利得が変動しない静的状態では直流の伝播が阻止さ
れる。また、直流オフセットによる信号の飽和も防止で
きる。
【００１４】
【発明が解決しようとする課題】しかしながら、ダイレ
クトコンバージョン受信機のベースバンド回路における
直流オフセットを除去する従来の方法では、利得が激し
く変動する動的な制御状態においては直流オフセットに
よる過渡現象が発生し、受信特性に悪影響を及ぼすこと
がある。
【００１５】そこで、以下に、図７の回路を元に、各Ｖ
ＧＡ１、ＶＧＡ２、ＶＧＡ３の入力側に、それぞれオフ
セット電圧Ｖｏｆ１、Ｖｏｆ２、Ｖｏｆ３が加算されて
いるものと想定して、各利得ｇ１、ｇ２、ｇ３が変動し
た場合にどのような過渡現象が出力に現れるかを検討す
る。
【００１６】図７で挿入されたハイパスフィルタ１０９
〜１１１の伝達関数は、簡単のためすべて同じで、次式
で表されるものとする。
【００１７】
【数１】 また、ＶＧＡ１、ＶＧＡ２、ＶＧＡ３の利得（ｄＢでは
なく、真値）をそれぞれｇ１、ｇ２、ｇ３とし、これら
がそれぞれｇ１’、ｇ２’、ｇ３’に変化する場合を考
える。簡単のため、次の条件を設ける。 ａ） ｇ１、ｇ２、ｇ３は、それぞれ１倍から１６倍ま
でとする。 ｂ） ｇ１、ｇ２、ｇ３は、同時には変化しない。 ｃ） ｇ１、ｇ２、ｇ３は、瞬間的に変化する。 １） ＶＧＡ３の利得がｇ３からｇ３’に変化した場合 Ｖｏｆ１、Ｖｏｆ２は、ハイパスフィルタ１０９、１１
０でカットされているので、出力には影響せずＶｏｆ３
のみが影響する。ハイパスフィルタ１１１の入力では、
下記ステップ状の電圧変化ΔＶ３が発生する。
【００１８】
【数２】 このステップ状の変化がハイパスフィルタ１１１を通し
て出力Ｖｏｕｔに影響する。ラプラス変換を用いて寄与
分を記述すると、
【００１９】
【数３】 となる。ｔ＝０で、ｇ３が変化したとして、時間応答を
求めると、
【００２０】
【数４】 となる。 ２） ＶＧＡ２の利得がｇ２からｇ２’に変化した場合 ハイパスフィルタ１１０があるため、定常的にはＶＧＡ
２の出力のオフセットはここでブロックされる。ｇ２が
変化してｇ２’になった場合を考える。このときハイパ
スフィルタ１１０の入力では、下記ステップ状の電圧変
化ΔＶ２が発生する。
【００２１】
【数５】 このステップ状の変化が２段のハイパスフィルタを通し
てＶｏｕｔに影響する。ラプラス変換を用いて寄与分を
記述すると
【００２２】
【数６】 となる。ｔ＝０でｇ２が変化したとして、時間応答を求
めると、
【００２３】
【数７】 ３） ＶＧＡ１の利得がｇ１からｇ１’に変化した場合 ハイパスフィルタ１０９があるため、定常的にはＶＧＡ
１の出力のオフセットはここでブロックされる。ｇ１が
変化してｇ１’になった場合を考える。このときハイパ
スフィルタ１０９の入力では、下記ステップ状の電圧変
化ΔＶ１が発生する。
【００２４】
【数８】 このステップ状の変化が３段のハイパスフィルタを通し
てＶｏｕｔに影響する。ラプラス変換を用いて寄与分を
記述すると、
【００２５】
【数９】 となる。ｔ＝０でｇ１が変化したとして、時間応答を求
めると、
【００２６】
【数１０】 図８に、Ｖｏｆ３が１ｍＶであり、ｇ３が１倍から１６
倍に変動した場合の（４）式の波形を示す。
【００２７】図９に、Ｖｏｆ２が１ｍＶであり、ｇ３が
１６倍でｇ２が１倍から１６倍に変動した場合の（７）
式の波形を示す。
【００２８】図１０に、Ｖｏｆ１が１ｍＶであり、ｇ３
とｇ２が１６倍で、ｇ１が１倍から１６倍に変動した場
合の（１０）式の波形を示す。
【００２９】上記いずれの場合も、各ハイパスフィルタ
の３ｄＢカットオフ周波数は５ｋＨｚとしており、αの
値は、３１４１５．９３である。
【００３０】図８〜図１０から明らかなように、ハイパ
スフィルタで直流分を阻止できたとしても、各段の利得
を不用意に変えると、大きな過渡電圧が出力に現れ特性
を劣化させることがわかる。
【００３１】例えば、図８では、１ｍＶの直流オフセッ
トＶｏｆ３で、ＶＧＡ３の利得ｇ３が１倍（０ｄＢ）か
ら１６倍（２４ｄＢ）に変化した場合は、１ｍＶ×（１
６−１）＝１５ｍＶの過渡電圧パルスが出ることを示し
ている。図９では、１ｍＶの直流オフセットＶ
ｏｆ２で、ＶＧＡ３の利得ｇ３が１６倍（２４ｄＢ）で
ＶＧＡ２の利得が１倍（０ｄＢ）から１６倍（２４ｄ
Ｂ）に変化した場合は、１ｍＶ×１６×（１６−１）＝
２４０ｍＶの過渡電圧パルスが出ることを示している。
【００３２】さらに、図１０では、１ｍＶの直流オフセ
ットＶｏｆ１で、ＶＧＡ３の利得ｇ ３が１６倍（２４ｄ
Ｂ）でＶＧＡ２の利得ｇ２が１６倍（２４ｄＢ）でＶＧ
Ａ１の利得が１倍（０ｄＢ）から１６倍（２４ｄＢ）に
変化した場合は、１ｍＶ×１６×１６×（１６−１）＝
３８４０ｍＶの過渡電圧パルスが出ることを示してい
る。
【００３３】このように、複数の可変利得増幅器の利得
を無秩序に変化させると、僅かなオフセット電圧でも、
出力に大きな過渡電圧が発生することがわかる。これは
受信機の特性を著しく損なう。
【００３４】以上のように、ダイレクトコンバージョン
方式の受信機においては、ベースバンドにおける利得制
御をほとんどベースバンドで行う必要があり、この場合
ベースバンド回路の各部で発生する直流オフセットによ
って、アンプの飽和が起きて問題となる。これを防止す
る手段として、回路の適当な場所にハイパスフィルタを
入れて、直流成分の伝達を阻止する方法が考えられる
が、この場合も利得の変動によっては、過渡的な電圧が
発生し、受信特性を劣化させる原因になる。
【００３５】（目的）本発明の目的は、ベースバンド回
路の複数の可変利得増幅器の利得設定において過渡電圧
の発生を抑圧することが可能なベースバンド利得制御方
法及び方式を提供することにある。
【００３６】
【課題を解決するための手段】ベースバンド信号を増幅
する直列接続された複数の可変利得増幅器の利得を設定
するダイレクトコンバージョン方式の受信機におけるベ
ースバンド利得制御方法において、過渡現象による電圧
の発生を低減するために、ベースバンド回路に散在する
複数の可変利得増幅器の利得設定方法として以下のよう
に制御する。１．一度に変えることができる利得の変化
量に制限（制限値）を設ける。前記制限値を上回る利得
変化が必要な場合は、１ないし複数の前記制限値の利得
の変化量と前記制限値以下の最後の利得の変化量に分け
て、複数回の制御により所要の利得変化を達成する。
２．また、利得を増加させる場合は、入力に近い可変利
得回路から順次利得をあげ、利得を下げる場合は、入力
から最も遠い可変利得回路から順次利得を下げる。３．
前記両者の組み合わせの利得制御により過渡電圧の発生
を抑制する。
【００３７】（作用）ベースバンド信号を増幅する直列
接続された複数の可変利得増幅器は、直流成分の伝達を
阻止するためのハイパスフィルタ等を介して接続される
ことから、利得制御の制御量の制御と制御量の複数の可
変利得増幅器への配分を行うことにより、急激な利得変
動による過渡電圧の発生を抑制する。
【００３８】
【発明の実施の形態】図１は、本発明のベースバンド利
得制御方法及び方式の基本構成を示すブロック図であ
る。信号経路の構成は図７に示す従来例と同様に、例え
ばＷ−ＣＤＭＡ（Wide Band Code Division Multiple A
ccess）方式のような受信機の受信信号ベースバンド利
得制御方式の構成を有しており、図１に示すブロック図
は従来例の説明と同様にシングルエンド回路で示してい
る。 （第１の実施の形態）本発明の第１の実施の形態とし
て、図１に示すように利得配分回路１１２と利得変換回
路１１３を有し、特に、利得変換回路１１３において１
回の利得制御の最大ステップ（上限）を設けて利得制御
を行う点に特徴を有する。
【００３９】利得変換回路１１３は入力された利得デー
タ（Ｇａｉｎ Ｄａｔａ：ｄＢに対応）を可変利得増幅
器に実際に設定する利得出力データ（Ｇａｉｎ Ｏｕｔ
ｐｕｔ：ｄＢに対応）に変換する回路である。
【００４０】また、利得分配回路１１２は利得変換回路
１１３から入力された利得出力データを複数の可変利得
増幅器に利得制御データとして分配し制御する機能を有
する回路であり、本実施の形態では、利得出力データ
（Ｇａｉｎ Ｏｕｔｐｕｔ）をそのまま又は一様に増幅
・減衰させて複数の可変利得増幅器に分配供給するよう
に構成している。
【００４１】ここで、Ｇａｉｎ Ｉｎｐｕｔが大きく変
わった場合、例えば、４８ｄＢが７２ｄＢに２４ｄＢも
変化した場合、この変化をそのまま可変利得増幅器の設
定値に反映すると、発明の解決しようとする課題におい
て詳述したように、直流オフセットによって大きな過渡
電圧が発生する。
【００４２】そこで、本実施の形態では一度に変化でき
る利得の最大ステップ（ＭＡＸＳＴＥＰ）を定める。例
えば、ＭＡＸＳＴＥＰ＝２ｄＢという具合である。この
ようにして、２４ｄＢの利得の変化量を、２ｄＢづつ所
定の時間間隔（Ｐｒｅ−Ｄｅｔｅｒｍｉｎｅｄ Ｐｅｒ
ｉｏｄ）毎に１２回に分けて達成する。このようにすれ
ば、過渡的電圧の発生は効果的に抑圧される。
【００４３】例えば、図８は、Ｖｏｆ３が１ｍＶであ
り、ＶＧＡ３の利得ｇ３が１倍（すなわち０ｄＢ）から
１６倍（２４ｄＢ）に変わった場合の過渡電圧である
が、１ｍＶ×（１６−１）＝１５ｍＶをピークとする過
渡電圧が発生する。
【００４４】これが２２ｄＢから２４ｄＢへの２ｄＢの
変化であれば、１ｍＶの２２ｄＢの電圧Ｘ（ｄＢｍ）は
２０ｌｏｇ１０Ｘ＝２２ｄＢにより１ｍＶ×１０
（２２／２ ０）として求めることができるから、前記２
ｄＢの変化は１ｍＶ×（１６−１０ （２２／２０））＝
３．４ｍＶですむ。
【００４５】利得変換回路１１３は、このような利得出
力データを利得設定値として利得配分回路１１２に出力
し、利得分配回路１１２は前記利得設定値を各可変利得
増幅器１０２、１０３、１０４にそのまま又は一様に増
幅・減衰して配分する。
【００４６】以上のように各可変利得増幅器の利得制御
を最大変化量の上限値であるＭＡＸＳＴＥＰで所定の時
間間隔で複数回に分けて行うことにより、過渡電圧のピ
ーク値は大幅に下げることが可能である。
【００４７】図２は、第１の実施の形態の利得変換回路
１１３の動作を示すフローチャートである。入力したＧ
ａｉｎ Ｉｎｐｕｔの値が、可変利得増幅器に現在設定
中のＧａｉｎ Ｏｕｔｐｕｔに比べて、ＭＡＸＳＴＥＰ
ｄＢより大きければ（ｓ１、ＹＥＳ）、新たに設定す
るＧａｉｎ Ｏｕｔｐｕｔとして、現在設定中のＧａｉ
ｎ ＯｕｔｐｕｔにＭＡＸＳＴＥＰ ｄＢを加算した値
とする（ｓ４）。逆に、入力したＧａｉｎ Ｉｎｐｕｔ
の値が、可変利得増幅器に現在設定中のＧａｉｎ Ｏｕ
ｔｐｕｔに比べて、ＭＡＸＳＴＥＰ ｄＢより小さけれ
ば（ｓ１、ＮＯ、ｓ２、ＹＥＳ）、新たに設定するＧａ
ｉｎ Ｏｕｔｐｕｔとして、現在設定中のＧａｉｎ Ｏ
ｕｔｐｕｔからＭＡＸＳＴＥＰ ｄＢを減算した値とす
る（ｓ６）。それ以外（ｓ１、ＮＯ、ｓ２、ＮＯ）で
は、新たに設定するＧａｉｎ Ｏｕｔｐｕｔとして現在
設定中のＧａｉｎ Ｉｎｐｕｔの値とする（ｓ３）。こ
の操作を所定の時間間隔（Ｐｒｅ−Ｄｅｔｅｒｍｉｎｅ
ｄ Ｐｅｒｉｏｄ）毎に行い（ｓ５、ｓ７）、Ｇａｉｎ
ＯｕｔｐｕｔがＧａｉｎ Ｉｎｐｕｔに等しくなるま
で実行する。
【００４８】これによって、時間間隔毎のＧａｉｎ Ｏ
ｕｔｐｕｔの変化量はＭＡＸＳＴＥＰ ｄＢ以下に制限
される。
【００４９】図２のフローチャートで、フローを回る回
数の最大値を決めて、それ以上はＧａｉｎ Ｏｕｔｐｕ
ｔを変化させないように構成することも可能である。
【００５０】図３は、Ｇａｉｎ ＯｕｔｐｕｔがＧａｉ
ｎ Ｉｎｐｕｔに追随する様子を示す図である。同図に
示す例ではｔ＝０時点においてＧａｉｎ Ｉｎｐｕｔが
Ｇａｉｎ Ｏｕｔｐｕｔより大きく増大しているので、
Ｇａｉｎ ＯｕｔｐｕｔはＰｒｅ−Ｄｅｔｅｒｍｉｎｅ
ｄ Ｐｅｒｉｏｄ毎にＭＡＸＳＴＥＰづつ増大する。ｔ
＝ｔ１時点においてはＧａｉｎ Ｉｎｐｕｔ≦Ｇａｉｎ
Ｏｕｔｐｕｔ＋ＭＡＸＳＴＥＰとなり、この場合Ｇａ
ｉｎ Ｉｎｐｕｔ≧Ｇａｉｎ Ｏｕｔｐｕｔ−ＭＡＸＳ
ＴＥＰでもあるから、Ｇａｉｎ Ｏｕｔｐｕｔは、Ｇａ
ｉｎ Ｏｕｔｐｕｔ＝Ｇａｉｎ Ｉｎｐｕｔに設定され
る。その後Ｇａｉｎ Ｉｎｐｕｔは低いレベルに低下す
るので、ｔ＝ｔ１時点以降はＰｒｅ−Ｄｅｔｅｒｍｉｎ
ｅｄ Ｐｅｒｉｏｄ毎にＭＡＸＳＴＥＰづつＧａｉｎ
Ｏｕｔｐｕｔが減少し、ｔ＝ｔ２時点でＧａｉｎ Ｏｕ
ｔｐｕｔ＝Ｇａｉｎ Ｉｎｐｕｔに設定される。
【００５１】以上のように、一度に変えることができる
利得の変化量の制限値を設け、前記制限値を上回る利得
変化の制御を行う場合においては、前記制限値の利得の
変化量以下の複数の変化量に分けて、複数回の利得の変
化として所要の利得変化を達成する制御が行なわれる。
つまり、複数の制限値の利得の変化量と制限値以下の最
後の残りの利得の変化量からなる制御が行われる。
【００５２】したがって、本実施の形態の利得制御によ
りＧａｉｎ Ｉｎｐｕｔが大きく変動しても、利得変化
は少しづつ時間をかけて行われ、Ｇａｉｎ Ｏｕｔｐｕ
ｔの変動を小さくすることができるから、複数の可変利
得増幅器におけるオフセットがある場合においても急激
な過渡電圧の発生を抑制することが可能である。
【００５３】（第２の実施の形態）以上説明した実施の
形態においては、利得分配回路１１３は複数の可変利得
増幅器に利得制御データを一様に分配する実施の形態を
説明したが、利得分配回路１１３における配分方法によ
っても、過渡電圧の発生は大幅におさえることができ
る。
【００５４】本発明の第２の実施の形態は、利得分配回
路１１２において複数の可変利得増幅器へ供給する利得
制御データを互いに異なるように制御するものである。
【００５５】利得変換回路１１３は利得データをそのま
ま利得制御データとして出力するものとすると、例え
ば、図１０に示す例では、Ｖｏｆ１が１ｍＶであり、Ｖ
ＧＡ１の利得ｇ１が１倍（すなわち０ｄＢ）から１６倍
（２４ｄＢ）に変わった場合で、しかもｇ３、ｇ２がそ
れぞれ最大利得である２４ｄＢの場合の過渡電圧である
が、 １ｍＶ×（１６−１）×１６×１６＝３８４０ｍＶ という大変な値をピークとする過渡電圧が発生する。
【００５６】この原因はｇ３とｇ２が最大利得２４ｄＢ
になっていることが原因である。これを防ぐために、利
得配分回路は次のように利得を配分する。
【００５７】例えば、あるＶＧＡｘの利得を変更する場
合は、それより右側にあるすべてのＶＧＡの利得を最低
利得とする。
【００５８】本発明の場合、最低利得は０ｄＢとしてい
る。このように制御すれば、過渡電圧は、１ｍＶ×（１
６−１）×１×１＝１５ｍＶに制限される。
【００５９】図４は、第２の実施の形態の利得配分回路
１１２の動作を示すフローチャートである。本実施の形
態の利得配分回路１１２の制御は、入力に近い可変利得
回路から順次利得をあげ、利得を下げる場合は、入力か
ら最も遠い可変利得回路から順次利得を下げるような制
御アルゴリズムが利用される。本実施の形態の可変利得
増幅器の増幅利得の最大が例えば２４ｄＢであり、利得
分配回路の入力利得データ（Ｇａｉｎ）に２４ｄＢ、４
８ｄＢに閾値を設けて、入力利得データの状態に応じ
て、各可変利得増幅器の利得を異なるように制御する。
【００６０】ステップｓ１１において、利得配分回路１
１２に入力するＧａｉｎが４８ｄＢより大きいか否かを
判断し、Ｇａｉｎが４８ｄＢより大きいときＶＧＡ１＝
２４ｄＢ、ＶＧＡ２＝２４ｄＢ、ＶＧＡ３＝Ｇａｉｎ−
４８ｄＢを設定してステップｓ１１に戻る。ステップｓ
１１でＧａｉｎが４８ｄＢ以下であると判断された場合
は、ステップｓ１２において、前記Ｇａｉｎが２４ｄＢ
より大きいか否かを判断し、Ｇａｉｎが２４ｄＢより大
きい場合はＶＧＡ１＝２４ｄＢ、ＶＧＡ２＝Ｇａｉｎ−
２４ｄＢ、ＶＧＡ３＝０ｄＢに設定してステップｓ１１
の処理に戻り、また、Ｇａｉｎが２４ｄＢより小さい場
合は、ＶＧＡ１＝Ｇａｉｎ、ＶＧＡ２＝０ｄＢ、ＶＧＡ
３＝０ｄＢに設定してステップｓ１１の処理に戻る。
【００６１】複数の可変利得制御増幅器の各利得制御デ
ータとして、図４に示すようなＶＧＡ１、ＶＧＡ２、Ｖ
ＧＡ３の利得配分を行えば、あるＶＧＡを変化させる場
合は、それより出力側のＶＧＡの利得が最小利得になる
ように設定することになる。
【００６２】本実施の形態のＶＧＡ１、ＶＧＡ２、ＶＧ
Ａ３の利得配分の例においては、利得変換回路１１３か
らの利得制御データであるＧａｉｎに対して、Ｇａｉｎ
が大きい場合（閾値４８ｄＢより大）には、入力に近い
可変利得増幅器であるＶＧＡ１、ＶＧＡ２の利得を２４
ｄＢと高めＶＧＡ３の利得は残りの利得Ｇａｉｎ−４８
ｄＢと、ＶＧＡ１、ＶＧＡ２＞ＶＧＡ３とし、Ｇａｉｎ
が中間（閾値２４ｄＢより大きく閾値４８ｄＢ以下）の
場合には、ＶＧＡ１（＝２４ｄＢ）＞ＶＧＡ２（＝Ｇａ
ｉｎ−２４ｄＢ）＞ＶＧＡ３（＝０ｄＢ）とし、更にＧ
ａｉｎが小さい場合（２４ｄＢより小）には、ＶＧＡ１
（＝Ｇａｉｎ）＞ＶＧＡ２（＝０ｄＢ）、ＶＧＡ３（＝
０ｄＢ）とする制御アルゴリズムの基づくものであり、
要するに、利得を増加させる場合には入力に近い可変利
得増幅器から順次利得を上げ、利得を減少させる場合
は、入力から最も遠い可変利得増幅器から順次利得を下
げるように制御するものである。
【００６３】（第３の実施の形態）本発明の利得制御に
おいてより効果的に過渡電圧を抑制する実施の形態とし
て、第１の実施の形態と第２の実施の形態とを組み合わ
せることにより構成される。つまり、利得の変化量の上
限値を設けた利得制御と、利得の増加及び減少時の複数
の可変利得増幅器への利得の異なる分配の制御とを組合
せた制御を行うことにより、相乗的な過渡電圧の抑制効
果を実現することができる。
【００６４】本実施の形態では、利得変換回路１１３で
は第１の実施の形態と同様の上述した利得変換回路の最
大ステップを設けた動作を行うように構成し、利得分配
回路１１２では第２の実施の形態の利得制御データの分
配を行うように構成する。
【００６５】本実施の形態では、第２の実施の形態で述
べた、過渡電圧の１ｍＶ×（１６−１）×１×１＝１５
ｍＶへの抑制は、更に、 １ｍＶ×（１６−１０（２２／２０））×１×１＝３．
４ｍＶ にまで下げることができる。
【００６６】以上、フローチャートを用いて説明した
が、このフローチャートの機能はＶＨＤＬなどの機能記
述言語でそのまま記述することによって、ハードウェア
で実現することが可能である。
【００６７】（他の実施の形態）本発明の更に他の実施
の形態として、その基本的構成は前述のとおりである
が、利得配分回路１１２をＲＯＭで構成することが可能
である。
【００６８】図５は、利得配分回路をＲＯＭで構成した
例を示す図である。図５に示すように、利得変換回路１
１３からの利得設定値をアドレス入力として、それに対
応する各可変利得回路の利得をＲＯＭから読み出して設
定するように構成する。ＲＯＭに書き込むデータは図４
のアルゴリズムを満たすようにあらかじめ決めておくこ
とにより前述の実施の形態と同様に動作させることが可
能である。
【００６９】
【発明の効果】本発明によれば、ベースバンド信号の複
数の可変利得増幅器について利得の変化量の上限値を設
けて利得制御を行う、又は利得を増加させる場合には入
力に近い可変利得増幅器から順次利得を上げ、利得を減
少させる場合は、入力から最も遠い可変利得増幅器から
順次利得を下げるように利得制御を行うことにより、利
得制御時の直流オフセットが原因となる過渡電圧の発生
を効果的に抑圧することが可能である。
【００７０】特に、利得の変化量の上限値を設けた利得
制御と、利得の増加及び減少時の複数の可変利得増幅器
への利得の異なる分配の制御との組合せにより、直流オ
フセットが原因となる過渡電圧の発生を一層効果的に抑
圧することが可能である。
【００７１】本発明は、ダイレクトコンバージョンベー
スバンド回路の利得制御、例えばＷ−ＣＤＭＡ（Wide B
and Code Division Multiple Access）方式受信機等の
受信信号のダイナミックレンジが大きいダイレクトコン
バージョンベースバンド回路のベースバンド利得制御に
適用すると極めて顕著な効果を有する。
【００７２】
【図面の簡単な説明】
【図１】本発明のベースバンド利得制御方法及びベース
バンド利得制御回路の一実施の形態を示す図である。
【図２】本実施の形態の利得変換回路の動作を示すフロ
ーチャートである。
【図３】可変利得増幅器の利得が利得制御データに追従
する様子を示す図である。
【図４】利得配分回路の動作を示すフローチャートであ
る。
【図５】利得配分回路をＲＯＭで構成した例を示す図で
ある。
【図６】ダイレクトコンバージョン受信機の構成を示す
図である。
【図７】図６に示す回路のベースバンド回路を簡略化の
ためにシングルエンド回路として示す図である。
【図８】Ｖｏｆ３が１ｍＶ、ｇ３が１倍から１６倍に変
動した場合の（４）式の波形を示す図である。
【図９】Ｖｏｆ２が１ｍＶ、ｇ３が１６倍でｇ２が１倍
から１６倍に変動した場合の（７）式の波形を示す図で
ある。
【図１０】Ｖｏｆ１が１ｍＶ、ｇ３とｇ２が１６倍で、
ｇ１が１倍から１６倍に変動した場合の（１０）式の波
形を示す図である。
【符号の説明】
１０１ ベースバンドフィルタ １０２、１０３、１０４ 可変利得増幅器 １０５、１０６、１０７ 加算回路 １０８、１０９、１１０、１１１ ハイパスフィルタ １１２ 利得変換回路 １１３ 利得分配回路 ２０２ 高周波バンドパスフィルタ ２０３ ローノイズアンプ ２２２、２２３ 乗算回路 ２２４ 位相回路 ２０５、２０６ ベースバンド・バンドパスフィルタ ２０８、２０９、２１０、２１１、２１２、２１３ 可
変利得増幅器 ２１４ 利得制御回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−135131（ＪＰ，Ａ) 特開 平５−275946（ＪＰ，Ａ) 特開 平４−117011（ＪＰ，Ａ) 特開 昭61−62218（ＪＰ，Ａ) 特開 平５−153391（ＪＰ，Ａ) 特開 平４−267613（ＪＰ，Ａ) 特開 平２−264506（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 3/10 H03G 3/20

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 ベースバンド信号を増幅する直列接続さ
    れた複数の可変利得増幅器の利得を設定するダイレクト
    コンバージョン方式の受信機におけるベースバンド利得
    制御方法において、 一度に変えることができる利得の変化量の制限値を設け
    前記制限値を上回る利得変化の制御を行う場合は、１な
    いし複数の前記制限値の利得の変化量と前記制限値以下
    の最後の利得の変化量に分けて、所定の時間間隔毎の複
    数回の利得の変化として、所要の利得変化を達成するよ
    うに、入力された利得データを利得出力データに変換
    し、利得を増加させる場合は、入力に近い可変利得増幅
    器から順次利得を上げ、利得を減少させる場合は、入力
    から最も遠い可変利得増幅器から順次利得を下げるよう
    に前記利得出力データを前記複数の可変利得増幅器に分
    配することを特徴とするベースバンド利得制御方法。
  2. 【請求項２】 ベースバンド信号を増幅する直列接続さ
    れた複数の可変利得増幅器の利得を設定するダイレクト
    コンバージョン方式の受信機におけるベースバンド利得
    制御回路において、 一度に変えることができる利得の変化量の制限値を設け
    前記制限値を上回る利得変化の制御を行う場合は、１な
    いし複数の前記制限値の利得の変化量と前記制限値以下
    の最後の利得の変化量に分けて、所定の時間間隔毎の複
    数回の利得の変化として所要の利得変化を達成する制御
    を行うように入力された利得データを利得出力データに
    変換する利得変換回路と、前記利得変換回路が出力する
    利得出力データを、利得を増加させる場合は、入力に近
    い可変利得増幅器から順次利得を上げ、利得を減少させ
    る場合は、入力から最も遠い可変利得増幅器から順次利
    得を下げるように前記複数の可変利得増幅器に分配する
    利得分配回路とを有することを特徴とするベースバンド
    利得制御回路。
JP2000278334A 2000-09-13 2000-09-13 ベースバンド利得制御方法及びベースバンド利得制御回路 Expired - Fee Related JP3479835B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000278334A JP3479835B2 (ja) 2000-09-13 2000-09-13 ベースバンド利得制御方法及びベースバンド利得制御回路
EP09152894A EP2071720A1 (en) 2000-09-13 2001-09-05 Method and circuit for controlling baseband gain
EP01121259.4A EP1191686B1 (en) 2000-09-13 2001-09-05 Method and circuit for controlling baseband gain
CNB011421282A CN1168206C (zh) 2000-09-13 2001-09-13 控制基带增益的方法及电路
KR10-2001-0056476A KR100462428B1 (ko) 2000-09-13 2001-09-13 베이스밴드 이득제어 방법 및 회로
US09/950,751 US6480063B2 (en) 2000-09-13 2001-09-13 Method and circuit for controlling baseband gain

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000278334A JP3479835B2 (ja) 2000-09-13 2000-09-13 ベースバンド利得制御方法及びベースバンド利得制御回路

Publications (2)

Publication Number Publication Date
JP2002094344A JP2002094344A (ja) 2002-03-29
JP3479835B2 true JP3479835B2 (ja) 2003-12-15

Family

ID=18763517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000278334A Expired - Fee Related JP3479835B2 (ja) 2000-09-13 2000-09-13 ベースバンド利得制御方法及びベースバンド利得制御回路

Country Status (5)

Country Link
US (1) US6480063B2 (ja)
EP (2) EP1191686B1 (ja)
JP (1) JP3479835B2 (ja)
KR (1) KR100462428B1 (ja)
CN (1) CN1168206C (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826388B1 (en) * 1999-11-15 2004-11-30 Renesas Technology Corp. Mobile communication apparatus including dividers in transmitter and receiver
US6498927B2 (en) * 2001-03-28 2002-12-24 Gct Semiconductor, Inc. Automatic gain control method for highly integrated communication receiver
GB0127535D0 (en) * 2001-11-16 2002-01-09 Hitachi Ltd A communication semiconductor integrated circuit device and wireless communication system
US7212586B2 (en) * 2002-01-18 2007-05-01 Broadcom Corporation Direct conversion RF transceiver for wireless communications
US7433431B2 (en) * 2003-09-12 2008-10-07 Zarbana Digital Fund, Llc Staggered AGC with digitally controlled VGA
US7257383B2 (en) * 2004-03-08 2007-08-14 Broadcom Corporation Method and system for improving dynamic range for communication systems using upstream analog information
MXPA06011670A (es) 2004-04-09 2007-04-13 Micronas Semiconductors Inc Aparato y metodo para controlar un desmodulador digital acoplado a un compensador.
WO2006020950A1 (en) * 2004-08-12 2006-02-23 Micronas Semiconductors, Inc. Automatic gain control unit of a receiver
CN100568749C (zh) * 2004-08-18 2009-12-09 罗姆股份有限公司 判别电路、信号处理电路和电子装置
US7154335B2 (en) * 2004-09-29 2006-12-26 Intel Corporation Variable gain amplifier with direct current offset correction
CN100382439C (zh) * 2004-12-02 2008-04-16 大唐移动通信设备有限公司 直接变频收信机的自干扰信号消除方法
JP4227599B2 (ja) * 2005-04-12 2009-02-18 パナソニック株式会社 受信回路
EP1750367B1 (en) * 2005-08-04 2009-07-15 Dibcom Method and device for automatic gain control with limited jitter
JP4912660B2 (ja) * 2005-10-19 2012-04-11 株式会社トプコン レベル検出装置
US7805117B2 (en) * 2006-02-28 2010-09-28 Motorola, Inc. Method and apparatus for minimizing noise in a transmitter
CN101162925B (zh) * 2006-10-11 2011-10-26 中兴通讯股份有限公司 一种自动增益控制装置中增益器件的开关调整方法
KR100823687B1 (ko) 2006-10-12 2008-04-18 삼성전기주식회사 가변이득 증폭기 및 그 이득제어방법
US8184206B2 (en) 2006-11-07 2012-05-22 Csr Technology Inc. Pseudo digital gain control for broadband tuner
WO2011039791A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 受信装置
US8433274B2 (en) * 2010-03-19 2013-04-30 SiTune Corporation Dynamic gain assignment in analog baseband circuits
KR102219849B1 (ko) * 2014-01-03 2021-02-24 삼성전자주식회사 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치
US10608600B2 (en) 2015-12-23 2020-03-31 Analog Devices, Inc Adaptable receiver amplifier

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023569A (en) * 1989-06-29 1991-06-11 Motorola, Inc. Variable gain amplifier
JPH05275946A (ja) * 1992-03-30 1993-10-22 Mitsubishi Electric Corp ゲインコントロールアンプ
DE69332021T2 (de) * 1992-06-08 2003-01-16 Motorola, Inc. Automatische verstärkungsregulierung für einen empfänger
DE59508874D1 (de) * 1994-07-08 2001-01-04 Infineon Technologies Ag Verstärkeranordnung und Empfängerschaltung, die die Verstärkeranordnung enthält
JP3139734B2 (ja) 1995-11-07 2001-03-05 日本電気株式会社 可変利得増幅器
JP2996170B2 (ja) * 1996-03-21 1999-12-27 日本電気株式会社 利得制御回路
US6006079A (en) * 1997-06-13 1999-12-21 Motorola, Inc. Radio having a fast adapting direct conversion receiver
WO1999043083A1 (fr) * 1998-02-19 1999-08-26 Ntt Mobile Communications Network Inc. Amplificateur pour radiotransmission
JP3986161B2 (ja) 1998-06-02 2007-10-03 富士通株式会社 信号伝送用ドライバ回路
US6107878A (en) * 1998-08-06 2000-08-22 Qualcomm Incorporated Automatic gain control circuit for controlling multiple variable gain amplifier stages while estimating received signal power
US6353364B1 (en) * 1998-12-22 2002-03-05 Ericsson Inc. Digitally gain controllable amplifiers with analog gain control input, on-chip decoder and programmable gain distribution
JP3739614B2 (ja) * 1999-11-24 2006-01-25 アルプス電気株式会社 出力電力調整を行う送信機

Also Published As

Publication number Publication date
KR100462428B1 (ko) 2004-12-17
JP2002094344A (ja) 2002-03-29
CN1344062A (zh) 2002-04-10
EP2071720A1 (en) 2009-06-17
EP1191686B1 (en) 2014-05-14
EP1191686A3 (en) 2004-09-01
US6480063B2 (en) 2002-11-12
CN1168206C (zh) 2004-09-22
EP1191686A2 (en) 2002-03-27
KR20020021075A (ko) 2002-03-18
US20020047744A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
JP3479835B2 (ja) ベースバンド利得制御方法及びベースバンド利得制御回路
US10243600B2 (en) Receiver and wireless communications apparatus
US7127224B2 (en) Baseband circuit incorporated in direct conversion receiver free from direct-current offset voltage without change of cut-off frequency
US20090124227A1 (en) Automatic gain control circuit
KR100193848B1 (ko) 대역확산통신기에 있어서 수신신호 이득 자동제어장치 및 방법
US7504885B2 (en) Variable gain amplifier
US7257178B2 (en) Base band circuit of receiver and low cut-off frequency control method
JP2007335942A (ja) 可変利得増幅器
CN102187588A (zh) 无线接收机中自动增益调整的方法及装置
JP2008277882A (ja) 増幅回路および無線通信装置
JP2008277882A5 (ja)
US6697611B1 (en) Method and apparatus for performing DC offset cancellation in a receiver
EP2259423A2 (en) A mobile communication terminal apparatus, a variable gain amplifier circuit amplifier circuit and a gain control circuit
JP2002016462A (ja) 受信回路及び受信利得制御方法
JP2005057745A (ja) 高周波可変利得増幅装置、制御装置、高周波可変利得周波数変換装置、および通信機器
JPH0779216B2 (ja) 高周波増幅装置
KR19990063245A (ko) 필터회로
KR100818499B1 (ko) 선형성이 향상된 무선 수신기
JPH09139679A (ja) ピーク電力低減回路
US9866179B1 (en) Multipath linear low noise amplifier
US7795972B2 (en) Automatic gain control apparatus and technique
JP4103883B2 (ja) 増幅回路
JP5545106B2 (ja) 増幅回路とそれを有する無線受信装置
JP2015201890A (ja) 受信装置、電波受信方法、および、プログラム
JPH10117114A (ja) 利得可変半導体回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees