JP3479835B2 - ベースバンド利得制御方法及びベースバンド利得制御回路 - Google Patents
ベースバンド利得制御方法及びベースバンド利得制御回路Info
- Publication number
- JP3479835B2 JP3479835B2 JP2000278334A JP2000278334A JP3479835B2 JP 3479835 B2 JP3479835 B2 JP 3479835B2 JP 2000278334 A JP2000278334 A JP 2000278334A JP 2000278334 A JP2000278334 A JP 2000278334A JP 3479835 B2 JP3479835 B2 JP 3479835B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- change
- baseband
- circuit
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000008859 change Effects 0.000 claims description 42
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 230000007423 decrease Effects 0.000 claims description 7
- 230000001052 transient effect Effects 0.000 description 26
- 101100317039 Aedes aegypti VGA1 gene Proteins 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
Description
御に関し、特に、ダイレクトコンバージョンベースバン
ド回路の利得制御等において、直流オフセットが原因と
なって発生する問題点を効果的に防止するベースバンド
利得制御方法及びベースバンド利得制御回路に関する。
は、従来のスーパーヘテロダイン方式に比べて、 1)高周波回路部が簡略化され、フィルタなどの部品点
数を削減することができる。 2)帯域制限やAGC(自動利得制御)などの機能がほ
とんどベースバンド帯域で実行されるので、これらはC
MOSアナログ回路で実現することができLSI化に向
いている。等の利点があり、今後広く使われるものと予
想される。
ン受信機の構成を示す図である。ダイレクトコンバージ
ョンベースバンド回路の利得制御、例えばW−CDMA
(Wide Band Code Division Multiple Access)方式の
ような受信機の受信信号におけるダイナミックレンジが
大きい方式のベースバンド利得制御方式を示している。
は、高周波バンドパスフィルタ202で帯域制限され、
受信帯域が取り出される。帯域制限された信号はローノ
イズアンプLNA203で増幅され、そのまま直交復調
器204に入力される。直交復調器204はローカル発
振器225が生成するローカル信号で駆動される。この
ローカル信号の周波数は受信する高周波信号の中心周波
数と同じである。
23と位相回路224とからなり、ローカル信号の0相
及び90°位相の直交信号の平衡出力によって、アンプ
221を介してローノイズアンプLNA203の平衡出
力を前記乗算回路222、223により乗算して、高周
波信号から直接ベースバンド信号を生成し、復調出力と
して、ベースバンド信号I、Qからなる2系統の信号が
出力される。このベースバンド信号I、Qは、それぞれ
ベースバンドフィルタ205、206で帯域制限された
あと、AGC回路207で平均的振幅が一定になるよう
に増幅される。
数十dBに達する(CDMAでは80dB程度)特性を
有する。AGC回路207の出力はそれぞれ信号21
5、216として後段に出力される。なお、この回路の
利得を制御する回路と、そのアルゴリズムは本発明とは
関係ないので、説明を省略する。
チャンネルを抑圧するためのチャンネルフィルタは、I
F帯のSAWフィルタではなく、ベースバンドフィルタ
205、206により実現する。これらは能動素子を用
いた回路で実現できるのでIC化に適している。また、
高周波を直接ベースバンド信号に変換するので、セカン
ドローカル発振器が不要である。それゆえ、ローノイズ
アンプLNA203からベースバンド出力までの全ての
受信回路を1チップ化できる可能性がある。これは、携
帯電話器の小型化、部品点数削減に大きく寄与する。
5、206およびAGC回路207において、直流オフ
セットが僅かでもあると、AGCの利得は場合によって
は80dBにも達するので、出力が電源やグランドに張
り付く飽和現象が発生する。例えば、バンドパスフィル
タ205で1mVの直流オフセットがあり、AGC回路
207の利得が80dB、すなわち10000倍であっ
たとすれば、出力に10Vの直流成分が出ることにな
る。もちろん、携帯電話などではこのような電圧は電池
の電圧をはるかに超えているので、動作不能になってし
まう。
受信機のベースバンド回路では、直流オフセットを可能
な限り除去することが最重要課題である。
トを除去するために可変利得増幅器の段間に直流阻止コ
ンデンサ等で構成するハイパスフィルタ(C−カット)
が用いられる。
ースバンド回路を取り出して示す図であり、C−カット
構成を備える複数の可変利得増幅器からなる。図7では
説明を簡単にするためシングルエンド回路として示して
おり、ベースバンドフィルタ101、可変利得増幅器1
02、103、104(以下、それぞれ「VGA1」、
「VGA2」、「VGA3」ともいう。)は、図6にお
けるベースバンドフィルタ205(206)、可変利得
増幅器208(211)、209(212)、210
(213)に相当する部分である。
れによる信号の飽和を防ぐため、回路の入力部とVGA
102、VGA102とVGA103、VGA103と
VGA104の各間、及びVGA104と出力部の間に
C−カットに相当するハイパスフィルタ109〜111
を挿入している。VGA1、VGA2、VGA3の利得
は、外部から入力される利得データ(Gain Dat
a)に基づき、利得配分回路112から配分される利得
制御データで決定される。
な回路単位でハイパスフィルタを挿入することによっ
て、利得が変動しない静的状態では直流の伝播が阻止さ
れる。また、直流オフセットによる信号の飽和も防止で
きる。
クトコンバージョン受信機のベースバンド回路における
直流オフセットを除去する従来の方法では、利得が激し
く変動する動的な制御状態においては直流オフセットに
よる過渡現象が発生し、受信特性に悪影響を及ぼすこと
がある。
GA1、VGA2、VGA3の入力側に、それぞれオフ
セット電圧Vof1、Vof2、Vof3が加算されて
いるものと想定して、各利得g1、g2、g3が変動し
た場合にどのような過渡現象が出力に現れるかを検討す
る。
〜111の伝達関数は、簡単のためすべて同じで、次式
で表されるものとする。
なく、真値)をそれぞれg1、g2、g3とし、これら
がそれぞれg1’、g2’、g3’に変化する場合を考
える。簡単のため、次の条件を設ける。 a) g1、g2、g3は、それぞれ1倍から16倍ま
でとする。 b) g1、g2、g3は、同時には変化しない。 c) g1、g2、g3は、瞬間的に変化する。 1) VGA3の利得がg3からg3’に変化した場合 Vof1、Vof2は、ハイパスフィルタ109、11
0でカットされているので、出力には影響せずVof3
のみが影響する。ハイパスフィルタ111の入力では、
下記ステップ状の電圧変化ΔV3が発生する。
て出力Voutに影響する。ラプラス変換を用いて寄与
分を記述すると、
求めると、
2の出力のオフセットはここでブロックされる。g2が
変化してg2’になった場合を考える。このときハイパ
スフィルタ110の入力では、下記ステップ状の電圧変
化ΔV2が発生する。
てVoutに影響する。ラプラス変換を用いて寄与分を
記述すると
めると、
1の出力のオフセットはここでブロックされる。g1が
変化してg1’になった場合を考える。このときハイパ
スフィルタ109の入力では、下記ステップ状の電圧変
化ΔV1が発生する。
てVoutに影響する。ラプラス変換を用いて寄与分を
記述すると、
めると、
倍に変動した場合の(4)式の波形を示す。
16倍でg2が1倍から16倍に変動した場合の(7)
式の波形を示す。
とg2が16倍で、g1が1倍から16倍に変動した場
合の(10)式の波形を示す。
の3dBカットオフ周波数は5kHzとしており、αの
値は、31415.93である。
スフィルタで直流分を阻止できたとしても、各段の利得
を不用意に変えると、大きな過渡電圧が出力に現れ特性
を劣化させることがわかる。
トVof3で、VGA3の利得g3が1倍(0dB)か
ら16倍(24dB)に変化した場合は、1mV×(1
6−1)=15mVの過渡電圧パルスが出ることを示し
ている。図9では、1mVの直流オフセットV
of2で、VGA3の利得g3が16倍(24dB)で
VGA2の利得が1倍(0dB)から16倍(24d
B)に変化した場合は、1mV×16×(16−1)=
240mVの過渡電圧パルスが出ることを示している。
ットVof1で、VGA3の利得g 3が16倍(24d
B)でVGA2の利得g2が16倍(24dB)でVG
A1の利得が1倍(0dB)から16倍(24dB)に
変化した場合は、1mV×16×16×(16−1)=
3840mVの過渡電圧パルスが出ることを示してい
る。
を無秩序に変化させると、僅かなオフセット電圧でも、
出力に大きな過渡電圧が発生することがわかる。これは
受信機の特性を著しく損なう。
方式の受信機においては、ベースバンドにおける利得制
御をほとんどベースバンドで行う必要があり、この場合
ベースバンド回路の各部で発生する直流オフセットによ
って、アンプの飽和が起きて問題となる。これを防止す
る手段として、回路の適当な場所にハイパスフィルタを
入れて、直流成分の伝達を阻止する方法が考えられる
が、この場合も利得の変動によっては、過渡的な電圧が
発生し、受信特性を劣化させる原因になる。
路の複数の可変利得増幅器の利得設定において過渡電圧
の発生を抑圧することが可能なベースバンド利得制御方
法及び方式を提供することにある。
する直列接続された複数の可変利得増幅器の利得を設定
するダイレクトコンバージョン方式の受信機におけるベ
ースバンド利得制御方法において、過渡現象による電圧
の発生を低減するために、ベースバンド回路に散在する
複数の可変利得増幅器の利得設定方法として以下のよう
に制御する。1.一度に変えることができる利得の変化
量に制限(制限値)を設ける。前記制限値を上回る利得
変化が必要な場合は、1ないし複数の前記制限値の利得
の変化量と前記制限値以下の最後の利得の変化量に分け
て、複数回の制御により所要の利得変化を達成する。
2.また、利得を増加させる場合は、入力に近い可変利
得回路から順次利得をあげ、利得を下げる場合は、入力
から最も遠い可変利得回路から順次利得を下げる。3.
前記両者の組み合わせの利得制御により過渡電圧の発生
を抑制する。
接続された複数の可変利得増幅器は、直流成分の伝達を
阻止するためのハイパスフィルタ等を介して接続される
ことから、利得制御の制御量の制御と制御量の複数の可
変利得増幅器への配分を行うことにより、急激な利得変
動による過渡電圧の発生を抑制する。
得制御方法及び方式の基本構成を示すブロック図であ
る。信号経路の構成は図7に示す従来例と同様に、例え
ばW−CDMA(Wide Band Code Division Multiple A
ccess)方式のような受信機の受信信号ベースバンド利
得制御方式の構成を有しており、図1に示すブロック図
は従来例の説明と同様にシングルエンド回路で示してい
る。 (第1の実施の形態)本発明の第1の実施の形態とし
て、図1に示すように利得配分回路112と利得変換回
路113を有し、特に、利得変換回路113において1
回の利得制御の最大ステップ(上限)を設けて利得制御
を行う点に特徴を有する。
タ(Gain Data:dBに対応)を可変利得増幅
器に実際に設定する利得出力データ(Gain Out
put:dBに対応)に変換する回路である。
113から入力された利得出力データを複数の可変利得
増幅器に利得制御データとして分配し制御する機能を有
する回路であり、本実施の形態では、利得出力データ
(Gain Output)をそのまま又は一様に増幅
・減衰させて複数の可変利得増幅器に分配供給するよう
に構成している。
わった場合、例えば、48dBが72dBに24dBも
変化した場合、この変化をそのまま可変利得増幅器の設
定値に反映すると、発明の解決しようとする課題におい
て詳述したように、直流オフセットによって大きな過渡
電圧が発生する。
る利得の最大ステップ(MAXSTEP)を定める。例
えば、MAXSTEP=2dBという具合である。この
ようにして、24dBの利得の変化量を、2dBづつ所
定の時間間隔(Pre−Determined Per
iod)毎に12回に分けて達成する。このようにすれ
ば、過渡的電圧の発生は効果的に抑圧される。
り、VGA3の利得g3が1倍(すなわち0dB)から
16倍(24dB)に変わった場合の過渡電圧である
が、1mV×(16−1)=15mVをピークとする過
渡電圧が発生する。
変化であれば、1mVの22dBの電圧X(dBm)は
20log10X=22dBにより1mV×10
(22/2 0)として求めることができるから、前記2
dBの変化は1mV×(16−10 (22/20))=
3.4mVですむ。
力データを利得設定値として利得配分回路112に出力
し、利得分配回路112は前記利得設定値を各可変利得
増幅器102、103、104にそのまま又は一様に増
幅・減衰して配分する。
を最大変化量の上限値であるMAXSTEPで所定の時
間間隔で複数回に分けて行うことにより、過渡電圧のピ
ーク値は大幅に下げることが可能である。
113の動作を示すフローチャートである。入力したG
ain Inputの値が、可変利得増幅器に現在設定
中のGain Outputに比べて、MAXSTEP
dBより大きければ(s1、YES)、新たに設定す
るGain Outputとして、現在設定中のGai
n OutputにMAXSTEP dBを加算した値
とする(s4)。逆に、入力したGain Input
の値が、可変利得増幅器に現在設定中のGain Ou
tputに比べて、MAXSTEP dBより小さけれ
ば(s1、NO、s2、YES)、新たに設定するGa
in Outputとして、現在設定中のGain O
utputからMAXSTEP dBを減算した値とす
る(s6)。それ以外(s1、NO、s2、NO)で
は、新たに設定するGain Outputとして現在
設定中のGain Inputの値とする(s3)。こ
の操作を所定の時間間隔(Pre−Determine
d Period)毎に行い(s5、s7)、Gain
OutputがGain Inputに等しくなるま
で実行する。
utputの変化量はMAXSTEP dB以下に制限
される。
数の最大値を決めて、それ以上はGain Outpu
tを変化させないように構成することも可能である。
n Inputに追随する様子を示す図である。同図に
示す例ではt=0時点においてGain Inputが
Gain Outputより大きく増大しているので、
Gain OutputはPre−Determine
d Period毎にMAXSTEPづつ増大する。t
=t1時点においてはGain Input≦Gain
Output+MAXSTEPとなり、この場合Ga
in Input≧Gain Output−MAXS
TEPでもあるから、Gain Outputは、Ga
in Output=Gain Inputに設定され
る。その後Gain Inputは低いレベルに低下す
るので、t=t1時点以降はPre−Determin
ed Period毎にMAXSTEPづつGain
Outputが減少し、t=t2時点でGain Ou
tput=Gain Inputに設定される。
利得の変化量の制限値を設け、前記制限値を上回る利得
変化の制御を行う場合においては、前記制限値の利得の
変化量以下の複数の変化量に分けて、複数回の利得の変
化として所要の利得変化を達成する制御が行なわれる。
つまり、複数の制限値の利得の変化量と制限値以下の最
後の残りの利得の変化量からなる制御が行われる。
りGain Inputが大きく変動しても、利得変化
は少しづつ時間をかけて行われ、Gain Outpu
tの変動を小さくすることができるから、複数の可変利
得増幅器におけるオフセットがある場合においても急激
な過渡電圧の発生を抑制することが可能である。
形態においては、利得分配回路113は複数の可変利得
増幅器に利得制御データを一様に分配する実施の形態を
説明したが、利得分配回路113における配分方法によ
っても、過渡電圧の発生は大幅におさえることができ
る。
路112において複数の可変利得増幅器へ供給する利得
制御データを互いに異なるように制御するものである。
ま利得制御データとして出力するものとすると、例え
ば、図10に示す例では、Vof1が1mVであり、V
GA1の利得g1が1倍(すなわち0dB)から16倍
(24dB)に変わった場合で、しかもg3、g2がそ
れぞれ最大利得である24dBの場合の過渡電圧である
が、 1mV×(16−1)×16×16=3840mV という大変な値をピークとする過渡電圧が発生する。
になっていることが原因である。これを防ぐために、利
得配分回路は次のように利得を配分する。
合は、それより右側にあるすべてのVGAの利得を最低
利得とする。
る。このように制御すれば、過渡電圧は、1mV×(1
6−1)×1×1=15mVに制限される。
112の動作を示すフローチャートである。本実施の形
態の利得配分回路112の制御は、入力に近い可変利得
回路から順次利得をあげ、利得を下げる場合は、入力か
ら最も遠い可変利得回路から順次利得を下げるような制
御アルゴリズムが利用される。本実施の形態の可変利得
増幅器の増幅利得の最大が例えば24dBであり、利得
分配回路の入力利得データ(Gain)に24dB、4
8dBに閾値を設けて、入力利得データの状態に応じ
て、各可変利得増幅器の利得を異なるように制御する。
12に入力するGainが48dBより大きいか否かを
判断し、Gainが48dBより大きいときVGA1=
24dB、VGA2=24dB、VGA3=Gain−
48dBを設定してステップs11に戻る。ステップs
11でGainが48dB以下であると判断された場合
は、ステップs12において、前記Gainが24dB
より大きいか否かを判断し、Gainが24dBより大
きい場合はVGA1=24dB、VGA2=Gain−
24dB、VGA3=0dBに設定してステップs11
の処理に戻り、また、Gainが24dBより小さい場
合は、VGA1=Gain、VGA2=0dB、VGA
3=0dBに設定してステップs11の処理に戻る。
ータとして、図4に示すようなVGA1、VGA2、V
GA3の利得配分を行えば、あるVGAを変化させる場
合は、それより出力側のVGAの利得が最小利得になる
ように設定することになる。
A3の利得配分の例においては、利得変換回路113か
らの利得制御データであるGainに対して、Gain
が大きい場合(閾値48dBより大)には、入力に近い
可変利得増幅器であるVGA1、VGA2の利得を24
dBと高めVGA3の利得は残りの利得Gain−48
dBと、VGA1、VGA2>VGA3とし、Gain
が中間(閾値24dBより大きく閾値48dB以下)の
場合には、VGA1(=24dB)>VGA2(=Ga
in−24dB)>VGA3(=0dB)とし、更にG
ainが小さい場合(24dBより小)には、VGA1
(=Gain)>VGA2(=0dB)、VGA3(=
0dB)とする制御アルゴリズムの基づくものであり、
要するに、利得を増加させる場合には入力に近い可変利
得増幅器から順次利得を上げ、利得を減少させる場合
は、入力から最も遠い可変利得増幅器から順次利得を下
げるように制御するものである。
おいてより効果的に過渡電圧を抑制する実施の形態とし
て、第1の実施の形態と第2の実施の形態とを組み合わ
せることにより構成される。つまり、利得の変化量の上
限値を設けた利得制御と、利得の増加及び減少時の複数
の可変利得増幅器への利得の異なる分配の制御とを組合
せた制御を行うことにより、相乗的な過渡電圧の抑制効
果を実現することができる。
は第1の実施の形態と同様の上述した利得変換回路の最
大ステップを設けた動作を行うように構成し、利得分配
回路112では第2の実施の形態の利得制御データの分
配を行うように構成する。
べた、過渡電圧の1mV×(16−1)×1×1=15
mVへの抑制は、更に、 1mV×(16−10(22/20))×1×1=3.
4mV にまで下げることができる。
が、このフローチャートの機能はVHDLなどの機能記
述言語でそのまま記述することによって、ハードウェア
で実現することが可能である。
の形態として、その基本的構成は前述のとおりである
が、利得配分回路112をROMで構成することが可能
である。
例を示す図である。図5に示すように、利得変換回路1
13からの利得設定値をアドレス入力として、それに対
応する各可変利得回路の利得をROMから読み出して設
定するように構成する。ROMに書き込むデータは図4
のアルゴリズムを満たすようにあらかじめ決めておくこ
とにより前述の実施の形態と同様に動作させることが可
能である。
数の可変利得増幅器について利得の変化量の上限値を設
けて利得制御を行う、又は利得を増加させる場合には入
力に近い可変利得増幅器から順次利得を上げ、利得を減
少させる場合は、入力から最も遠い可変利得増幅器から
順次利得を下げるように利得制御を行うことにより、利
得制御時の直流オフセットが原因となる過渡電圧の発生
を効果的に抑圧することが可能である。
制御と、利得の増加及び減少時の複数の可変利得増幅器
への利得の異なる分配の制御との組合せにより、直流オ
フセットが原因となる過渡電圧の発生を一層効果的に抑
圧することが可能である。
スバンド回路の利得制御、例えばW−CDMA(Wide B
and Code Division Multiple Access)方式受信機等の
受信信号のダイナミックレンジが大きいダイレクトコン
バージョンベースバンド回路のベースバンド利得制御に
適用すると極めて顕著な効果を有する。
バンド利得制御回路の一実施の形態を示す図である。
ーチャートである。
する様子を示す図である。
る。
ある。
図である。
ためにシングルエンド回路として示す図である。
動した場合の(4)式の波形を示す図である。
から16倍に変動した場合の(7)式の波形を示す図で
ある。
g1が1倍から16倍に変動した場合の(10)式の波
形を示す図である。
変利得増幅器 214 利得制御回路
Claims (2)
- 【請求項1】 ベースバンド信号を増幅する直列接続さ
れた複数の可変利得増幅器の利得を設定するダイレクト
コンバージョン方式の受信機におけるベースバンド利得
制御方法において、 一度に変えることができる利得の変化量の制限値を設け
前記制限値を上回る利得変化の制御を行う場合は、1な
いし複数の前記制限値の利得の変化量と前記制限値以下
の最後の利得の変化量に分けて、所定の時間間隔毎の複
数回の利得の変化として、所要の利得変化を達成するよ
うに、入力された利得データを利得出力データに変換
し、利得を増加させる場合は、入力に近い可変利得増幅
器から順次利得を上げ、利得を減少させる場合は、入力
から最も遠い可変利得増幅器から順次利得を下げるよう
に前記利得出力データを前記複数の可変利得増幅器に分
配することを特徴とするベースバンド利得制御方法。 - 【請求項2】 ベースバンド信号を増幅する直列接続さ
れた複数の可変利得増幅器の利得を設定するダイレクト
コンバージョン方式の受信機におけるベースバンド利得
制御回路において、 一度に変えることができる利得の変化量の制限値を設け
前記制限値を上回る利得変化の制御を行う場合は、1な
いし複数の前記制限値の利得の変化量と前記制限値以下
の最後の利得の変化量に分けて、所定の時間間隔毎の複
数回の利得の変化として所要の利得変化を達成する制御
を行うように入力された利得データを利得出力データに
変換する利得変換回路と、前記利得変換回路が出力する
利得出力データを、利得を増加させる場合は、入力に近
い可変利得増幅器から順次利得を上げ、利得を減少させ
る場合は、入力から最も遠い可変利得増幅器から順次利
得を下げるように前記複数の可変利得増幅器に分配する
利得分配回路とを有することを特徴とするベースバンド
利得制御回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000278334A JP3479835B2 (ja) | 2000-09-13 | 2000-09-13 | ベースバンド利得制御方法及びベースバンド利得制御回路 |
EP09152894A EP2071720A1 (en) | 2000-09-13 | 2001-09-05 | Method and circuit for controlling baseband gain |
EP01121259.4A EP1191686B1 (en) | 2000-09-13 | 2001-09-05 | Method and circuit for controlling baseband gain |
CNB011421282A CN1168206C (zh) | 2000-09-13 | 2001-09-13 | 控制基带增益的方法及电路 |
KR10-2001-0056476A KR100462428B1 (ko) | 2000-09-13 | 2001-09-13 | 베이스밴드 이득제어 방법 및 회로 |
US09/950,751 US6480063B2 (en) | 2000-09-13 | 2001-09-13 | Method and circuit for controlling baseband gain |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000278334A JP3479835B2 (ja) | 2000-09-13 | 2000-09-13 | ベースバンド利得制御方法及びベースバンド利得制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002094344A JP2002094344A (ja) | 2002-03-29 |
JP3479835B2 true JP3479835B2 (ja) | 2003-12-15 |
Family
ID=18763517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000278334A Expired - Fee Related JP3479835B2 (ja) | 2000-09-13 | 2000-09-13 | ベースバンド利得制御方法及びベースバンド利得制御回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6480063B2 (ja) |
EP (2) | EP1191686B1 (ja) |
JP (1) | JP3479835B2 (ja) |
KR (1) | KR100462428B1 (ja) |
CN (1) | CN1168206C (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6826388B1 (en) * | 1999-11-15 | 2004-11-30 | Renesas Technology Corp. | Mobile communication apparatus including dividers in transmitter and receiver |
US6498927B2 (en) * | 2001-03-28 | 2002-12-24 | Gct Semiconductor, Inc. | Automatic gain control method for highly integrated communication receiver |
GB0127535D0 (en) * | 2001-11-16 | 2002-01-09 | Hitachi Ltd | A communication semiconductor integrated circuit device and wireless communication system |
US7212586B2 (en) * | 2002-01-18 | 2007-05-01 | Broadcom Corporation | Direct conversion RF transceiver for wireless communications |
US7433431B2 (en) * | 2003-09-12 | 2008-10-07 | Zarbana Digital Fund, Llc | Staggered AGC with digitally controlled VGA |
US7257383B2 (en) * | 2004-03-08 | 2007-08-14 | Broadcom Corporation | Method and system for improving dynamic range for communication systems using upstream analog information |
MXPA06011670A (es) | 2004-04-09 | 2007-04-13 | Micronas Semiconductors Inc | Aparato y metodo para controlar un desmodulador digital acoplado a un compensador. |
WO2006020950A1 (en) * | 2004-08-12 | 2006-02-23 | Micronas Semiconductors, Inc. | Automatic gain control unit of a receiver |
CN100568749C (zh) * | 2004-08-18 | 2009-12-09 | 罗姆股份有限公司 | 判别电路、信号处理电路和电子装置 |
US7154335B2 (en) * | 2004-09-29 | 2006-12-26 | Intel Corporation | Variable gain amplifier with direct current offset correction |
CN100382439C (zh) * | 2004-12-02 | 2008-04-16 | 大唐移动通信设备有限公司 | 直接变频收信机的自干扰信号消除方法 |
JP4227599B2 (ja) * | 2005-04-12 | 2009-02-18 | パナソニック株式会社 | 受信回路 |
EP1750367B1 (en) * | 2005-08-04 | 2009-07-15 | Dibcom | Method and device for automatic gain control with limited jitter |
JP4912660B2 (ja) * | 2005-10-19 | 2012-04-11 | 株式会社トプコン | レベル検出装置 |
US7805117B2 (en) * | 2006-02-28 | 2010-09-28 | Motorola, Inc. | Method and apparatus for minimizing noise in a transmitter |
CN101162925B (zh) * | 2006-10-11 | 2011-10-26 | 中兴通讯股份有限公司 | 一种自动增益控制装置中增益器件的开关调整方法 |
KR100823687B1 (ko) | 2006-10-12 | 2008-04-18 | 삼성전기주식회사 | 가변이득 증폭기 및 그 이득제어방법 |
US8184206B2 (en) | 2006-11-07 | 2012-05-22 | Csr Technology Inc. | Pseudo digital gain control for broadband tuner |
WO2011039791A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 受信装置 |
US8433274B2 (en) * | 2010-03-19 | 2013-04-30 | SiTune Corporation | Dynamic gain assignment in analog baseband circuits |
KR102219849B1 (ko) * | 2014-01-03 | 2021-02-24 | 삼성전자주식회사 | 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치 |
US10608600B2 (en) | 2015-12-23 | 2020-03-31 | Analog Devices, Inc | Adaptable receiver amplifier |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5023569A (en) * | 1989-06-29 | 1991-06-11 | Motorola, Inc. | Variable gain amplifier |
JPH05275946A (ja) * | 1992-03-30 | 1993-10-22 | Mitsubishi Electric Corp | ゲインコントロールアンプ |
DE69332021T2 (de) * | 1992-06-08 | 2003-01-16 | Motorola, Inc. | Automatische verstärkungsregulierung für einen empfänger |
DE59508874D1 (de) * | 1994-07-08 | 2001-01-04 | Infineon Technologies Ag | Verstärkeranordnung und Empfängerschaltung, die die Verstärkeranordnung enthält |
JP3139734B2 (ja) | 1995-11-07 | 2001-03-05 | 日本電気株式会社 | 可変利得増幅器 |
JP2996170B2 (ja) * | 1996-03-21 | 1999-12-27 | 日本電気株式会社 | 利得制御回路 |
US6006079A (en) * | 1997-06-13 | 1999-12-21 | Motorola, Inc. | Radio having a fast adapting direct conversion receiver |
WO1999043083A1 (fr) * | 1998-02-19 | 1999-08-26 | Ntt Mobile Communications Network Inc. | Amplificateur pour radiotransmission |
JP3986161B2 (ja) | 1998-06-02 | 2007-10-03 | 富士通株式会社 | 信号伝送用ドライバ回路 |
US6107878A (en) * | 1998-08-06 | 2000-08-22 | Qualcomm Incorporated | Automatic gain control circuit for controlling multiple variable gain amplifier stages while estimating received signal power |
US6353364B1 (en) * | 1998-12-22 | 2002-03-05 | Ericsson Inc. | Digitally gain controllable amplifiers with analog gain control input, on-chip decoder and programmable gain distribution |
JP3739614B2 (ja) * | 1999-11-24 | 2006-01-25 | アルプス電気株式会社 | 出力電力調整を行う送信機 |
-
2000
- 2000-09-13 JP JP2000278334A patent/JP3479835B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-05 EP EP01121259.4A patent/EP1191686B1/en not_active Expired - Lifetime
- 2001-09-05 EP EP09152894A patent/EP2071720A1/en not_active Withdrawn
- 2001-09-13 US US09/950,751 patent/US6480063B2/en not_active Expired - Lifetime
- 2001-09-13 CN CNB011421282A patent/CN1168206C/zh not_active Expired - Fee Related
- 2001-09-13 KR KR10-2001-0056476A patent/KR100462428B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100462428B1 (ko) | 2004-12-17 |
JP2002094344A (ja) | 2002-03-29 |
CN1344062A (zh) | 2002-04-10 |
EP2071720A1 (en) | 2009-06-17 |
EP1191686B1 (en) | 2014-05-14 |
EP1191686A3 (en) | 2004-09-01 |
US6480063B2 (en) | 2002-11-12 |
CN1168206C (zh) | 2004-09-22 |
EP1191686A2 (en) | 2002-03-27 |
KR20020021075A (ko) | 2002-03-18 |
US20020047744A1 (en) | 2002-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3479835B2 (ja) | ベースバンド利得制御方法及びベースバンド利得制御回路 | |
US10243600B2 (en) | Receiver and wireless communications apparatus | |
US7127224B2 (en) | Baseband circuit incorporated in direct conversion receiver free from direct-current offset voltage without change of cut-off frequency | |
US20090124227A1 (en) | Automatic gain control circuit | |
KR100193848B1 (ko) | 대역확산통신기에 있어서 수신신호 이득 자동제어장치 및 방법 | |
US7504885B2 (en) | Variable gain amplifier | |
US7257178B2 (en) | Base band circuit of receiver and low cut-off frequency control method | |
JP2007335942A (ja) | 可変利得増幅器 | |
CN102187588A (zh) | 无线接收机中自动增益调整的方法及装置 | |
JP2008277882A (ja) | 増幅回路および無線通信装置 | |
JP2008277882A5 (ja) | ||
US6697611B1 (en) | Method and apparatus for performing DC offset cancellation in a receiver | |
EP2259423A2 (en) | A mobile communication terminal apparatus, a variable gain amplifier circuit amplifier circuit and a gain control circuit | |
JP2002016462A (ja) | 受信回路及び受信利得制御方法 | |
JP2005057745A (ja) | 高周波可変利得増幅装置、制御装置、高周波可変利得周波数変換装置、および通信機器 | |
JPH0779216B2 (ja) | 高周波増幅装置 | |
KR19990063245A (ko) | 필터회로 | |
KR100818499B1 (ko) | 선형성이 향상된 무선 수신기 | |
JPH09139679A (ja) | ピーク電力低減回路 | |
US9866179B1 (en) | Multipath linear low noise amplifier | |
US7795972B2 (en) | Automatic gain control apparatus and technique | |
JP4103883B2 (ja) | 増幅回路 | |
JP5545106B2 (ja) | 増幅回路とそれを有する無線受信装置 | |
JP2015201890A (ja) | 受信装置、電波受信方法、および、プログラム | |
JPH10117114A (ja) | 利得可変半導体回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |