KR980010798A - 다중 버스 시스템의 인터럽트 처리장치 - Google Patents
다중 버스 시스템의 인터럽트 처리장치 Download PDFInfo
- Publication number
- KR980010798A KR980010798A KR1019960029204A KR19960029204A KR980010798A KR 980010798 A KR980010798 A KR 980010798A KR 1019960029204 A KR1019960029204 A KR 1019960029204A KR 19960029204 A KR19960029204 A KR 19960029204A KR 980010798 A KR980010798 A KR 980010798A
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- sbus
- vmebus
- level
- host
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
본 발명은 서로 다른 프로토콜을 갖는 두 버스에서 인터럽트 처리 동기화에 관한 것으로서 특히 VMEbus와 Sbus(SUN)에서 VMEbus상의 입출력 보드로부터 발생한 여러 인터럽트를 Sbus상단에 존재하는 호스트로 정확하게 전달하기 위한 다중 버스 시스템의 인터럽트 처리 장치에 관한 것이다.
이러한 본 발명은 서로 다른 프로토콜을 갖는 VMEbus와 Sbus사이에 개제되어 입출력보드로부터 발생한 인터럽트를 Sbus를 통해 인가받아 처리한 후 Sbus를 통해 호스트로 전송하고, 새로운 레벨의 인터럽트 요구시 현재 호스트에서 진행중인 인터럽트와 레벨을 비교하여 동일한 레벨이 아닌 경우 우선순위를 비교하여 가장 우선 순위가 높은 상기 VMEbus상에서 요구된 인터럽트를 상기 호스트로 전송하게 되는 것이다.
Description
제1도는 종래 인터럽트 처리기의 상태천이도.
제2도는 종래 인터럽트 처리기의 인터럽트 처리 타이밍도.
제3도는 본 발명에 의한 다중 버스 시스템의 인터럽트 처리장치 구성도.
제4도는 본 발명에서 인터럽트 처리기의 인터럽트 처리 타이밍도.
* 도면의 주요 부분에 대한 부호의 설
100:인터럽트 요구기 101:VMEbus
102:인터럽트 처리기 103:Sbus
104:호스트 105:버스 중재기
본 발명은 다중 버스 시스템의 인터럽트 처리에 관한 것으로, 좀더 상세하게는 서로 다른 프로토콜을 갖는 두 버스에서 인터럽트 처리 동기화에 관한 것으로서 특히 VMEbus와 Sbus(SUN)에서 VMEbus상의 입출력 보드로부터 발생한 여러 인터럽트를 Sbus상단에 존재하는 호스트로 정확하게 전달하기 위한 다중 버스 시스템의 인터럽트 처리장치에 관한 것이다.
제1도는 종래 인터럽트 처리기의 상태천이도이고, 제2도는 종래 인터럽트 처리기(IH)의 인터럽트 처리 타이밍도로서, 이를 참조하여 종래 다중 버스 시스템에서의 인터럽트 처리과정을 설명하면 다음과 같다.
먼저, VMEbus로부터 인터럽트 처리 요구가 있으면, 인터럽트 처리기(IH)는 Sbus를 통해 호스트와 데이터를 인터페이스하여 이 전에 호스트로 전달한 인터럽트가 호스트에 의해 종료되었는지를 판단한다.
그리고 그 판단 결과에 따른 각 상태 천이의 조건은 다음과 같다.
Sready → Slevel1:(1) = ∼!VIRQ1*& AND(SIRQ*<6 ..1>)
Sready → Slevel2:(2) = ∼!VIRQ2*& AND(SIRQ*<6 ..1>)
Sready → Slevel3:(3) = ∼!VIRQ3*& AND(SIRQ*<6 ..1>)
Sready → Slevel4:(4) = ∼!VIRQ4*& AND(SIRQ*<6 ..1>)
Sready → Slevel5:(5) = ∼!VIRQ5*& AND(SIRQ*<6 ..1>)
Sready → Slevel6:(6) = ∼!VIRQ6*& AND(SIRQ*<6 ..1>)
상기에서 ∼!VIRQn*은 레벨 n보다 높은 인터럽트가 없고, 레벨 n이 가장 높은 순위의 인터럽트임을 뜻하고, AND(SIRQ*<6 ..1>)은 SIRQ*<6 ..1>을 모두 앤드 동작처리 한 것을 뜻한다.
이때 인터럽트 처리 동작의 타이밍은 제2도와 같으며, 여기서 VIRQ1*의 처리는 SIRQ*2가 처리된 후 화살표와 같은 동작을 한다.
즉, 임의의 한 레벨의 인터럽트가 호스트에 전달되어 완전히 처리되지 않은 경우에는 다른 레벨의 인터럽트에 대한 서비스도 중지된다.
따라서 이러한 종래의 인터럽트 처리 기술은 임의의 한 레벨의 인터럽트가 전송되지 않은 경우에 다른 레벨의 인터럽트에 대한 서비스도 중지하고 있어서 우선순위가 높은 다른 인터럽트의 처리가 지연되는 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해 제안된 것으로서, 본 발명의 목적은 서로 다른 프로토콜을 갖는 두 버스에서 인터럽트 처리 동기화에서 VMEbus와 Sbus(SUN)에서 VMEbus상의 입출력 보드로부터 발생한 여러 인터럽트를 Sbus상단에 존재하는 호스트로 정확하게 전달하기 위한 다중 버스 시스템의 인터럽트 처리장치를 제공하는데 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적 수단은, 서로 다른 프로토콜을 갖는 VMEbus와 Sbus사이에 개제되어 입출력보드로부터 발생한 인터럽트를 처리하는 인터럽트 처리기를 구비한 다중 버스 시스템에 있어서, 상기 입출력보드로부터 발생된 인터럽트를 Sbus를 인가받아 처리한 후 상기 Sbus를 통해 호스트로 전송하고, 새로운 레벨의 인터럽트 요구시 상기 호스트에서 진행중인 인터럽트와 동일한 레벨이 아닌 경우 우선순위를 비교하여 상기 VMEbus상의 인터럽트를 상기 호스트로 전송하는 인터럽트 처리수단을 구비한다.
이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제3도는 본 발명에 의한 다중 버스 시스템의 인터럽트 처리장치 구성도이다.
도시된 바와 같이, 인터럽트를 요구하는 인터럽트 요구기(100)와, VMEbus(101)와, 상기 VMEbus(101)를 통해 인터럽트 요구가 있으면 인터럽트의 레벨에 따라 이를 처리하여 Sbus(103)를 통해 호스트(104)로 전송하는 인터럽트 처리기(102)와, 상기 VMEbus(101)와, Sbus(103)의 버스 사용권을 중재하는 버스 중재기(105)로 구성되었다.
이와 같이 구성된 본 발명에 의한 다중 버스 시스템의 인터럽트 처리장치의 작용 및 효과를 첨부한 도면 제4도를 참조하여 설명하면 다음과 같다.
먼저, VMEbus(101)상에 인터럽트의 요구가 있으면 인터럽트 처리기(102)는 현재 호스트(104)에서 진행중인 인터럽트가 있는지를 판단하여 진행중인 인터럽트가 없는 경우 상기한 VMEbus(101)상에서 요구되는 인터럽트를 Sbus(103)를 통해 상기한 호스트(104)로 전송한다.
아울러, 현재 호스트(104)에서 진행중인 인터럽트가 있고 상기한 VMEbus(101)상에 새로운 레벨의 인터럽트의 요구가 있는 경우에는 현재 호스트(104)에서 진행중인 인터럽트의 레벨과 새로이 발생된 인터럽트의 레벨을 비교한다.
이 비교결과 새로이 VMEbus(101)상에 발생된 인터럽트 중에 가장 우선순위가 높은 레벨과 현재 호스트(104)에서 진행중인 인터럽트 레벨이 동일하지 않은 경우 상기 VMEbus(101)상의 인터럽트를 상기한 호스트(104)로 전송한다.
즉, 상태 Sready에서 요구 받은 인터럽트의 레벨이 Sbus(103)상에 진행되고 있지 않은 경우에 해당 처리 상태(Slevel1, Sleverl2, ....,Slevel6)로 천이한다.
여기서 인터럽트 처리기의 천이 상태는 다음과 같다.
Sready → Slevel1:(1) = ∼!VIRQ1*& SIRQ*1
Sready → Slevel2:(2) = ∼!VIRQ2*& SIRQ*2
……………………
Sready → Slevel6:(6) = ∼!VIRQ6*& SIRQ*6
상기에서, ∼!VIRQn*은 레벨 n보다 높은 인터럽트가 없고 레벨 n이 가장 높은 순위의 인터럽트임을 뜻한다.
제4도는 상기와 같이 인터럽트를 처리하는 인터럽트 처리기(102)의 동작 타이밍도이다.
이에 도시된 바와 같이, Sbus(103)상에 다른 레벨의 인터럽트가 진행중이어도 다른 레벨의 인터럽트는 지연되지 않고 처리된다.
제3도의 도면중 미설명 부호 Sbus는 Sun버스라고도 하며, SUN workststion에서 사용하는 입출력 버스이다.
아울러 VMEbus는 표준 입출력 버스로 범용화되어 있으며, SIRQ*<6..1>은 선 버스상의 인터럽트 라인으로 액티브 로우신호로 6개의 레벨임을 의미하고, VIRQ*<6..1>는 VME버스상의 인터럽트 라인으로 액티브 로우신호로 6개의 레벨임을 의미한다.
또한, IACK*는 브이엠이 버스에서 인터럽트 처리기가 인터럽트 요구기에서 발생된 인터럽트를 인지하였음을 알리는 신호로 액티브 로우이며, AS*/DS*/BRn*은 모두 액티브 로우신호로 브이엠이 버스의 제어 신호로 각각 어드레스의 유효함/데이타의 크기 및 유효성/버스의 사용요구를 의미한다.
그리고, DTACK*는 액티브 로우신호로 인터럽트 요구기가 IACK*에 대한 응답을 위해 사용되는 신호로 해당 레벨에 대한 벡터값을 데이터 버스에 실어 놓았음을 나타내는 신호이며, BGn*은 브이엠이 버스 중재기에 의해 구동되며 버스의 사용허가를 나타내는 신호이다.
이상에서와 같이 본 발명은 VMEbus상에 여러개의 입출력 보드가 존재하고 있고 서로 다른 인터럽트 레벨을 사용하는 경우 인터럽트를 호스트에 전달시 각각을 독립하여 수행가능 하도록 인터럽트 처리기를 설계함으로써 CPU의 처리 능력 향상과 입출력 처리 성능의 향상을 도모하는 효과가 있다.
Claims (1)
- 서로 다른 프로토콜을 갖는 VMEbus와 Sbus사이에 개제되어 입출력보드로부터 발생한 인터럽트를 처리하는 인터럽트 처리기를 구비한 다중 버스 시스템에 있어서, 상기 인터럽트 처리기는 상기 입출력보드로부터 발생된 인터럽트를 Sbus를 통해 인가 받아 처리한 후 상기 Sbus를 통해 호스트로 전송하고, 새로운 레벨의 인터럽트 요구시 현재 호스트에서 진행중인 인터럽트와 레벨을 비교하여 동일한 레벨이 아닌 경우 우선순위를 비교하여 가장 우선 순위가 높은 상기 VMEbus상에서 요구된 인터럽트를 상기 호스트로 전송하는 것을 특징으로 하는 다중 버스 시스템의 인터럽트 처리장치.※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960029204A KR980010798A (ko) | 1996-07-19 | 1996-07-19 | 다중 버스 시스템의 인터럽트 처리장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960029204A KR980010798A (ko) | 1996-07-19 | 1996-07-19 | 다중 버스 시스템의 인터럽트 처리장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR980010798A true KR980010798A (ko) | 1998-04-30 |
Family
ID=66241769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960029204A KR980010798A (ko) | 1996-07-19 | 1996-07-19 | 다중 버스 시스템의 인터럽트 처리장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR980010798A (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11338863B1 (en) | 2020-12-08 | 2022-05-24 | Honda Motor Co., Ltd. | Retractable gutter system for a vehicle |
US11396267B2 (en) | 2020-12-11 | 2022-07-26 | Honda Motor Co., Ltd. | Pivoting gutter system for a vehicle |
US11440488B2 (en) | 2021-01-12 | 2022-09-13 | Honda Motor Co., Ltd. | Active gutter, deflector, and guard for a vehicle |
US11453443B2 (en) | 2021-02-25 | 2022-09-27 | Honda Motor Co., Ltd. | A-pillar surface of a vehicle |
US11518446B2 (en) | 2021-03-29 | 2022-12-06 | Honda Motor Co., Ltd. | Pivoting gutter for a vehicle |
-
1996
- 1996-07-19 KR KR1019960029204A patent/KR980010798A/ko not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11338863B1 (en) | 2020-12-08 | 2022-05-24 | Honda Motor Co., Ltd. | Retractable gutter system for a vehicle |
US11396267B2 (en) | 2020-12-11 | 2022-07-26 | Honda Motor Co., Ltd. | Pivoting gutter system for a vehicle |
US11440488B2 (en) | 2021-01-12 | 2022-09-13 | Honda Motor Co., Ltd. | Active gutter, deflector, and guard for a vehicle |
US11453443B2 (en) | 2021-02-25 | 2022-09-27 | Honda Motor Co., Ltd. | A-pillar surface of a vehicle |
US11518446B2 (en) | 2021-03-29 | 2022-12-06 | Honda Motor Co., Ltd. | Pivoting gutter for a vehicle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100368948B1 (ko) | 가변 우선순위와 공정성을 사용하는 개선된 버스 중재자 | |
CA1275328C (en) | Apparatus and method for responding to an aborted signal exchange between subsystems in a data processing system | |
US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
KR980010798A (ko) | 다중 버스 시스템의 인터럽트 처리장치 | |
RU96106909A (ru) | Шина данных | |
US5931937A (en) | Symmetric parallel multi-processing bus architecture | |
US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
KR940018763A (ko) | 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치. | |
KR19990061480A (ko) | 로컬 인터럽트 제어기에서 인터럽트 처리방법 | |
JPS6280753A (ja) | バス制御方式 | |
KR100237474B1 (ko) | Pci버스 중재장치 | |
JPH06161951A (ja) | バス制御方式 | |
GB2131581A (en) | Dual processor arrangement | |
KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
KR19990079974A (ko) | 멀티프로세서 시스템에서 두 개의 버스 사이에 지연된 요구를처리하기 위한 장치 및 그 제어방법 | |
JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
JP3050131B2 (ja) | アービトレーション方式 | |
JP2917329B2 (ja) | メモリアクセス方式 | |
KR100217819B1 (ko) | Iic 버스 사용 제어 방법 | |
JPH04106651A (ja) | システムバスの制御装置 | |
JPS6337453A (ja) | バススイツチ装置 | |
KR950012498B1 (ko) | 내부 버스 중재기 | |
JP3365419B2 (ja) | バス調停方法 | |
JP2659248B2 (ja) | バスアービトレーション処理方式 | |
KR920001815B1 (ko) | 인터럽트 버스의 동기방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |