JPS6280753A - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPS6280753A JPS6280753A JP22003785A JP22003785A JPS6280753A JP S6280753 A JPS6280753 A JP S6280753A JP 22003785 A JP22003785 A JP 22003785A JP 22003785 A JP22003785 A JP 22003785A JP S6280753 A JPS6280753 A JP S6280753A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- common bus
- transfer request
- data transfer
- control part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はバス制御方式、特に複数の制御装置がデータ転
送に共用し管理装置が使用権を一元管理するような共通
バスを有する情報処理システムのバス制御方式に関する
。
送に共用し管理装置が使用権を一元管理するような共通
バスを有する情報処理システムのバス制御方式に関する
。
共通バスの使用権の制御方法として、たとえば共通バス
の使用権を時分割的に割当てる方法、共通バスの使用権
の優先順位を固定的に定める方法や特開昭５６−９７１
２９号公報に記載のように共通バスの優先順位を循環的
に順次切替えて動的に割当てる方法が知られている。
の使用権を時分割的に割当てる方法、共通バスの使用権
の優先順位を固定的に定める方法や特開昭５６−９７１
２９号公報に記載のように共通バスの優先順位を循環的
に順次切替えて動的に割当てる方法が知られている。
しかし制御装置の中にはバーストデータ転送するものも
あり、たとえ優先順位の高い制御装置の転送要求があっ
ても、一度共通バスの使用権を許可したバーストデータ
転送が終了するまで待たされることによる優先処理の沈
み込みの問題を解決していない。
あり、たとえ優先順位の高い制御装置の転送要求があっ
ても、一度共通バスの使用権を許可したバーストデータ
転送が終了するまで待たされることによる優先処理の沈
み込みの問題を解決していない。
本発明の目的は、共通バスの使用権を獲得しバーストデ
ータ転送中でも他の優先度の高い制御装置の転送要求が
ある場合バーストデｉり転送を中断し、他の制御装置に
共通バスの使用権を明は渡すことにより優先順位の高い
転送要求が待たされることのないバス制御方式を提供す
ることにある。
ータ転送中でも他の優先度の高い制御装置の転送要求が
ある場合バーストデｉり転送を中断し、他の制御装置に
共通バスの使用権を明は渡すことにより優先順位の高い
転送要求が待たされることのないバス制御方式を提供す
ることにある。
本発明は、複数の制御装置がデータ転送に共用し管理装
置が使用権を一元管理する共通バスを有する情報処理シ
ステムにおいて、管理装置は任意の制御装置からの転送
要求に対し優先順位を裁定し、該当制御装置に共通バス
の使用権を与える。制御装置のうちバーストデータ転送
する制御装置は２本の転送要求線を有し、第１の転送要
求線をオンにしデータ転送する。このデータ転送終了後
、第１の転送要求線をオフにし１次のデータ転送を行な
うために第２の転送要求線をオンにしてデータ転送終了
後オフにする。このように第１および第２の２本の転送
要求線を交互にオン／オフし、管理装置は転送要求線の
オン／オフに対応して優先順位を裁定し共通バスの使用
権を与えることにより、共通バスの使用権を占有できバ
ーストデータ転送ができる。ここで他の優先順位の高い
制御装置より転送要求がある場合、優先順位の裁定によ
りバーストデータ転送していた制御装置の共通バスの使
用権を解除し、これによってバーストデータ転送は中断
され、より優先順位の高い他の制御装置に共通バスの使
用権を与えることを特徴 ′とする。
置が使用権を一元管理する共通バスを有する情報処理シ
ステムにおいて、管理装置は任意の制御装置からの転送
要求に対し優先順位を裁定し、該当制御装置に共通バス
の使用権を与える。制御装置のうちバーストデータ転送
する制御装置は２本の転送要求線を有し、第１の転送要
求線をオンにしデータ転送する。このデータ転送終了後
、第１の転送要求線をオフにし１次のデータ転送を行な
うために第２の転送要求線をオンにしてデータ転送終了
後オフにする。このように第１および第２の２本の転送
要求線を交互にオン／オフし、管理装置は転送要求線の
オン／オフに対応して優先順位を裁定し共通バスの使用
権を与えることにより、共通バスの使用権を占有できバ
ーストデータ転送ができる。ここで他の優先順位の高い
制御装置より転送要求がある場合、優先順位の裁定によ
りバーストデータ転送していた制御装置の共通バスの使
用権を解除し、これによってバーストデータ転送は中断
され、より優先順位の高い他の制御装置に共通バスの使
用権を与えることを特徴 ′とする。
以下、本発明の一実施例について説明する。
第１図は１本発明の対象となる情報処理システムの構成
の一例を示す図である。第１図においてマイクロプロセ
ッサ部１．メモリ部２．入出力制御部３−１および３−
２は共通バス４を介して相互に接続されている。これら
各部間のデータ転送は共通バス４を介して行なわれる。
の一例を示す図である。第１図においてマイクロプロセ
ッサ部１．メモリ部２．入出力制御部３−１および３−
２は共通バス４を介して相互に接続されている。これら
各部間のデータ転送は共通バス４を介して行なわれる。
これらのデータ転送における共通バスの使用権は。
マイクロプロセッサ部１で一元管理している。
マイクロプロセッサ部１は、入出力制御部３−１および
３−２からの転送要求があると、共通バスが使用可能で
あれば転送要求の優先順位を裁定し、転送要求元に共通
バスの使用権を与え、データ転送が終了するまで他の入
出力制御部からの転送要求に対し共通バスの使用を待た
せる。
３−２からの転送要求があると、共通バスが使用可能で
あれば転送要求の優先順位を裁定し、転送要求元に共通
バスの使用権を与え、データ転送が終了するまで他の入
出力制御部からの転送要求に対し共通バスの使用を待た
せる。
入出力制御部３−１は、バーストデータ転送する入出力
制御部であり、転送要求線（ＲＱＩ。
制御部であり、転送要求線（ＲＱＩ。
ＲＱ２）を２本有し、またこれに対応した共通バスの使
用許可線（ＡＫＩ、ＡＫ２）の２本がマイクロプロセッ
サ部１から出力される。入出力制御部３−２は、バース
トデータ転送のない入出力制御部であり、転送要求線（
ＲＱ３）は１本であり、これに対応したマイクロプロセ
ッサ部１からの共通バスの使用許可線（ＡＫ３）は１本
である。共通バス４の使用権の優先順位は、入出力制御
部３−１に比べて、入出力制御部３−２が高い。今、入
出力制御部３−１がデータ転送を行なうため転送要求線
（ＲＱＩ）をオンにし、マイクロプロセッサ部１に共通
バスの使用要求する。マイクロプロセッサ部１は、転送
要求線（ＲＱＩ）に対して共通バス４の使用を許可する
応答として使用許可線（ＡＫＩ）をオンにする。
用許可線（ＡＫＩ、ＡＫ２）の２本がマイクロプロセッ
サ部１から出力される。入出力制御部３−２は、バース
トデータ転送のない入出力制御部であり、転送要求線（
ＲＱ３）は１本であり、これに対応したマイクロプロセ
ッサ部１からの共通バスの使用許可線（ＡＫ３）は１本
である。共通バス４の使用権の優先順位は、入出力制御
部３−１に比べて、入出力制御部３−２が高い。今、入
出力制御部３−１がデータ転送を行なうため転送要求線
（ＲＱＩ）をオンにし、マイクロプロセッサ部１に共通
バスの使用要求する。マイクロプロセッサ部１は、転送
要求線（ＲＱＩ）に対して共通バス４の使用を許可する
応答として使用許可線（ＡＫＩ）をオンにする。
入出力制御部３−１は、使用許可線（ＡＫＩ）オンを受
信すると共通バス４を使用しデータ転送を開始する。デ
ータ転送を終了すると、入出力制御部３−１は転送要求
線（ＲＱＩ）をオフにし、転送要求線（ＲＱ２）をオン
し、再びマイクロプロセッサ部１に共通バスの使用要求
をする。マイクロプロセッサ部１は、転送要求線（ＲＱ
２）に対して、共通バス４の使用を許可する応答として
、使用許可線（ＡＫ２）をオンにする。入出力制御部３
−１は、使用許可線（ＡＫ２）オンを受信すると、共通
バス４を使用しデータ転送を開始する。データ転送が終
了すると、入出力制御部３−１は転送要求線（ＲＱ２）
をオフにする。
信すると共通バス４を使用しデータ転送を開始する。デ
ータ転送を終了すると、入出力制御部３−１は転送要求
線（ＲＱＩ）をオフにし、転送要求線（ＲＱ２）をオン
し、再びマイクロプロセッサ部１に共通バスの使用要求
をする。マイクロプロセッサ部１は、転送要求線（ＲＱ
２）に対して、共通バス４の使用を許可する応答として
、使用許可線（ＡＫ２）をオンにする。入出力制御部３
−１は、使用許可線（ＡＫ２）オンを受信すると、共通
バス４を使用しデータ転送を開始する。データ転送が終
了すると、入出力制御部３−１は転送要求線（ＲＱ２）
をオフにする。
このように人出力制御部３−１の転送要求線（ＲＱＩ、
ＲＱ２）を交互にオン／オフし連続させることにより共
通バス４を占有しバーストデータ転送を行なうことがで
きる。
ＲＱ２）を交互にオン／オフし連続させることにより共
通バス４を占有しバーストデータ転送を行なうことがで
きる。
入出力制御部３−１がこのような状態でバーストデータ
転送を行なっている最中に、入出力制御部３−２が転送
要求線（ＲＱ３）をオンにし。
転送を行なっている最中に、入出力制御部３−２が転送
要求線（ＲＱ３）をオンにし。
データ転送を要求してきたとき、マイクロプロセッサ部
ｌは、データ転送終了ごとに毎回優先順位の裁定を行な
い転送要求元に共通バス４の使用権を与えるため、入出
力制御部３−１のデータ転送が終了した時点で、入出力
制御部３−２の転送要求は受付けられ、入出力制御部３
−２は入出力制御部３−１の転送要求より優先順位が高
いので、入出力制御部３−２に対し共通バス４の使用許
可線（ＡＫ３）をオンにし使用権が与えられる。
ｌは、データ転送終了ごとに毎回優先順位の裁定を行な
い転送要求元に共通バス４の使用権を与えるため、入出
力制御部３−１のデータ転送が終了した時点で、入出力
制御部３−２の転送要求は受付けられ、入出力制御部３
−２は入出力制御部３−１の転送要求より優先順位が高
いので、入出力制御部３−２に対し共通バス４の使用許
可線（ＡＫ３）をオンにし使用権が与えられる。
以上説明した方式により、バーストデータ転送する制御
装置である入出力制御部３−１のバーストデータ転送は
中断され、他の制御装置である入出力制御部３−２に共
通バスの使用権を与えることができる。このことにより
、バーストデータ転送による他の優先順位の高い制御装
置の転送要求の沈み込を防止するのに効果がある。
装置である入出力制御部３−１のバーストデータ転送は
中断され、他の制御装置である入出力制御部３−２に共
通バスの使用権を与えることができる。このことにより
、バーストデータ転送による他の優先順位の高い制御装
置の転送要求の沈み込を防止するのに効果がある。
以上述べたように本発明によれば、共通バスに接続され
た複数の制御装置の中でバーストデータ転送する制御装
置が存在しても、より高い優先順位をもつ他の制御装置
の転送要求に対してバース１−データ転送を中断し、共
通バスの使用権を明は渡すことができるので、共通バス
を使用するまでの待ち時間が少なく、優先度の高い処理
の応答性能が向上でき極めて効果的である。
た複数の制御装置の中でバーストデータ転送する制御装
置が存在しても、より高い優先順位をもつ他の制御装置
の転送要求に対してバース１−データ転送を中断し、共
通バスの使用権を明は渡すことができるので、共通バス
を使用するまでの待ち時間が少なく、優先度の高い処理
の応答性能が向上でき極めて効果的である。
第１図は１本発明の対象である情報処理システムの構成
を示し、かつ本発明における一実施例の構成を示すブロ
ック図である。 ■・・・マイクロプロセッサ部、２・・・メモリ部。 ３−１．３−２・・・入出力制御部、４・・・共通バス
／ど ：？・６′
を示し、かつ本発明における一実施例の構成を示すブロ
ック図である。 ■・・・マイクロプロセッサ部、２・・・メモリ部。 ３−１．３−２・・・入出力制御部、４・・・共通バス
／ど ：？・６′
Claims (1)
- 複数の制御装置がデータ転送のために共用しその使用権
を管理装置が一元管理するような共通バスを有する情報
処理システムにおいて、前記管理装置は複数の前記制御
装置からの転送要求信号に優先順位をつけ該当の制御装
置に共通バスの使用権を与え転送要求信号が解除される
まで使用権を保持する回路を備え、前記制御装置の少な
くとも１つは２本の転送要求信号線を有しデータ転送ご
とに交互に転送要求信号をオン／オフし、前記管理装置
は前記転送要求信号の切替時に優先順位の高い他の制御
装置に共通バスの使用権を与えることを特徴とするバス
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22003785A JPS6280753A (ja) | 1985-10-04 | 1985-10-04 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22003785A JPS6280753A (ja) | 1985-10-04 | 1985-10-04 | バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6280753A true JPS6280753A (ja) | 1987-04-14 |
Family
ID=16744931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22003785A Pending JPS6280753A (ja) | 1985-10-04 | 1985-10-04 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6280753A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0228860A (ja) * | 1988-04-07 | 1990-01-30 | Tandem Comput Inc | データ転送用の動的バースト制御装置 |
| JPH03271855A (ja) * | 1990-03-20 | 1991-12-03 | Hitachi Ltd | バス制御方式、情報処理システムおよびバス制御装置 |
| US6606701B1 (en) | 1998-11-30 | 2003-08-12 | Nec Electronics Corporation | Micro-processor |
-
1985
- 1985-10-04 JP JP22003785A patent/JPS6280753A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0228860A (ja) * | 1988-04-07 | 1990-01-30 | Tandem Comput Inc | データ転送用の動的バースト制御装置 |
| JPH03271855A (ja) * | 1990-03-20 | 1991-12-03 | Hitachi Ltd | バス制御方式、情報処理システムおよびバス制御装置 |
| US6606701B1 (en) | 1998-11-30 | 2003-08-12 | Nec Electronics Corporation | Micro-processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6986005B2 (en) | Low latency lock for multiprocessor computer system | |
| US4969120A (en) | Data processing system for time shared access to a time slotted bus | |
| US5590299A (en) | Multiprocessor system bus protocol for optimized accessing of interleaved storage modules | |
| US6275890B1 (en) | Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration | |
| US7234012B2 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
| JPS6280753A (ja) | バス制御方式 | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| KR100451722B1 (ko) | 직접 메모리 액세스 제어 장치 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| KR100605867B1 (ko) | 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법 | |
| JP2737179B2 (ja) | バスシステム | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPH03240151A (ja) | データ転送制御方式 | |
| JPH0419565B2 (ja) | ||
| JPS6155704B2 (ja) | ||
| JPH06161951A (ja) | バス制御方式 | |
| JPH0156420B2 (ja) | ||
| KR950012498B1 (ko) | 내부 버스 중재기 | |
| JPH04245363A (ja) | バス調停方式 | |
| JPS6079455A (ja) | バス制御方式 | |
| JPH01129339A (ja) | システムバスの制御方式 | |
| JPH04106651A (ja) | システムバスの制御装置 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPH01180059A (ja) | 情報処理装置 |