KR980010573A - 액정 표시 소자 - Google Patents

Abstract

본 발명의 목적은, 박막 트랜지스터로써의 특성 향상을 도모함과 동시에, 기생용량을 저하시키고, 신호 지연을 감소 시키도록 한 액정 표시 소자를 제공하는 데 있다.

본 발명은, 한쌍의 기판사이에 액정을 봉입하고, 한편의 기판(32),(36) 위에 층간절연막(40,(45)을 사이에 두고 종횡에 교차상태의 매트릭스 모양으로 배열한 게이트 배선 G 및, 소스 배선 S 를 형성하고, 상기 게이트 배선 및, 소스 배선에 전기적으로 접속시켜 박막 트랜지스터T를 형성함과 동시에, 상기 게이트 배선과 상기 소스배선에 의해 구획한 영역에, 상기 박막 느랜지스터에 전기적으로 접속시켜 화소 전극(35)을 형성하고, 상기 박막 트랜지스터를 이루는 게이트 전극(47)과 반도체 능동층(42)의 사이에 개설한 게이트 전극(47)과 반도체 능동층(42)의 사이에 개헐한 게이트 걸연막(46)의 유전율이 상기 층간절연막의 유전율 보다도 큰 것을 특징으로 한다.

Description

액정 표시 소자

제1도는 본 발명에 관한 액정 표시 소자의 일예를 나타낸 단면도이다.

제2도는 도1에 나타낸 액정 표시 소자의 요부를 나타낸 평면도이다.

제3a도는 본 발명에 관한 액정 표시 소자의 기판 위에 블랙 마스크를 형성한 상태의 일예를 나타낸 단면도이다.

제3b도는 본 발명에 관한 액정 표시 소자의 기판과 블랙 마스크위에 형성한 데이트 절연막과 게이트 전극의 일예를 나타낸 단면도이다.

제3c도는 본발명에 관한 액정 표시 소자의 반도체 준비막 위에 형성한 ㅔ이트 절연막과 게이트 전극의 일예를 나타낸 단면도이다.

제4a도는 도3에 나타낸 상태의 평면도이다.

제4a도는 도3에 나타낸 상태의 평면도이다.

제4c도는 도3에 나타낸 상태의 평면도이다.

제5a도는 본발명에 관한 액정 표시 소자의 반도체 준비층에 이노 도핑을 가하는 상태의 일예를 나타낸 단면도이다.

제5b도는 본발명에 관한 액정 표시 소자의 반도체부 위에 실리 사이드층을 형성한 상태의 일예를 나타낸 단면도이다.

제5c도는 본발명에 관한 액정 표시 소자의 반도체부와 반도체 능동층의 접합부분의일예를 나타낸 단면도이다.

제6도는 본발명에 관한 액정 표시 소자의 기판과 반도체막과 게이트 절연막과 게이트 전극의 위에 층간절연막을 형성하고, 콘택홀을 형성한 상태의 일예를 나타낸 단면도이다.

제6b도는 사아기 콘택홀을 통하여 소스 전극과 드레인 전극을 형성한 상태의 일예를 나타낸 단면도니다.

제7a도는 도6a에 나타낸 상태의 평면도이다.

제7b도는 도6b에 나타낸 상태의 평면도이다.

제8도는 종래의 박막 트랜지스터 어레이 기판에 있어서, 에칭 스토퍼형의 구조로한 경우의 도8의 IX-IX선에 대응하는 부분의 단면도이다.

제10도는 종래의 콥 게이트 구조의 박막 트랜지스터의 단면도이다.

* 도면의 부호에 대한 간단한 설명

S：소스 배선 G：게이트 배선

T：박막 트랜지스터 30：액정 표시 소자

31：박막 트랜지스터 어레이 기판 33：액정

32, 36：기판 35：화소 전

37：블랙 마슥 40, 45：층간절연막

41：반도체막 42：반도체 능동층

43, 44：반도체부 46：게이트 절연막

47：게이트 전극 49, 50：콘택홀

51：소스 전극 52：드레인 전극

[발명이 속하는 기술분야 및 그 분야의 종래기술 ]

본 발명은 게이트 절연막과 층간절연막을 다른 유전율의 절연 재료로 구성한 액정 표시소자에 관한다.

도8과 도9는, 액티브매트릭스 액정 표시장치에 있어서, 게이트 배선G 및, 소스 배선S 등의 부분을 기판상에 구비한 박막 트랜지스터 어레이 기판의 한구조 예를 나타낸다.

도8과 도9에 나타낸 박막 ㄴ트랜지스터 어레이 기판에 있어서, 유리 등의 투명 기판(6)위에, 게이트 배선G와 소스 배선S가 매트릭스상으로배선되어 있다. 또, 게이트 배선G와 소스 배선S와의 교차 부분의 근방에 박막 트랜지스터(3)가 설피 되어있다.

도8과 도9에 나타낸 박막 트랜지스터(3)는 에치 스토펴형으로 보컴 게이트 구조의 일반적인 것이고, 게이트 배선G와 상기 게이트 배선G로부터 인출하여 설피한 게이트 전극(8)위에, 게이트 절연막(9)이 설피되고, 이 게이트 절연막(9)위에 어몰퍼스 실리콘(a-Si)으로 된 반도체박(10)이 설피되고, 더욱이, 이 반도체막(10)위에 도전 재료로 된 들인 전극(11)과 소스 전극(12)이 상호로 neogid되도록 설치되어 구성되어 있다. 또한, 반도체박(10)의 최상층에는 , 인 등의 도너가 되는 불순물을 고농도로 도프한 어몰퍼스 실리콘 등의 오믹 콘택막(10a)이 형성되고, 그 위에 드레인 전극(11)과 소스 전극(12)사이에 끼인 형태로 에칭 스토처(13)가 형성되어있다. 또, 드레인 전극(11)의 위로부터 드레인 전극(11)의 측방측에 걸펴 투명 전극 재료로 이루어진 투명 화소 전극(15)이 형성되어 있다.

그리고, 상기 게이트 절연막(9)과, 투명 화소 전극(15)과, 소스 전극(12)등의 위를 덮는 패시베이션막(16)이 설치되어 있다. 이 패시베이션막(16) 위에는 도시되지 않은 배향막이 형성되고, 이 배향박 위쪽에 액정이 설피되어 액티브 매트릭스 액정 표시 장치가 구성 되어 있고, 상기 투명 화소 전극(15)에 의헤, 액정의 분자 전계를 인가할것인가 아닌가를 전환함으로써 액정 분자의 배향 제어를 할수 있도록 되어있다.

또, 상기의 구조와는 틀린 다른 예의 박막 트랜지스터로쏘, 도10에 나타낸 것과 같이. 기판(21) 위에 좌우의 n+층으로 된 반도체부(22),(23)의 사이에 끼인형태로, 반도체 능동층(24)이 설치되고, 이 반도체 능동층(24)의 위에, 절연막(25)을 사이에 두고, 게이트 전극(26)이 설치되는 것과 함께, 반도체부(22),(23)의 위에 각각, 실리 사이드층(27)이 형성 되어 있고, 일방의 실리 사이드층(27)위에 소스전극(28)이 구성되어있고, 타방의 실리 사이드층(27)위에는 드레인 전극(29)이 구성 되어 있다. 이른바, 톱 게이트형의 구조가 알려져 있다.

[발명이 이루고자 하는 기술적 과제]

이것들의 도8과 도9, 혹은, 도10에 나타낸 각 종래 예의 박막 트랜지스터로써의 작용은. 게이트 전극(8, 또는 게이트 전극(26)의 통전에 의해 반도체막(10), 또는 반도체 능동층(24)에 채넛부를 생성시키고, 상기 채널부를 통하여 커리어가 이동 될 수 있도록 하고, 게이트 전극(8), 또는 게이트 전극(26)의 전압인가에 의해, 소스 전극과 드레인 전극의 사이를 흐르는 전류를 제어하는 것으로 되어 있다.

그런데, 도9에 나타낸 박막 트랜지스터 어레이 기판에 잇어서는, 그 구조상 피할수 없는 기생 용량이 발생한다. 이 기생 용량은, 기판상에 절연막을 사이에 두고, 매트릭스 형태로 게이트 배선G...와, 소스 배선S...를 설피하는 관계로부터, 배선끼리 절연막을 사이에 두는 것에 의해 필연적으로 발생하는 것으로써, 이같은 기생 용량이 액정을 구동하는 회로 상에 존재하면, 신호 지연의 원인이 되기 쉬운 문제가 있었다.

또, 도8 및, 도9와, 도10에 나타낸 어느 구성의 박막 트랜지스터에 있어서나, 게이트 전극이 발생시키는 전계가 효율 좋게 채널부에 작용하여, 트랜지스터 작용을 생기게 하는 것이 중요 하지만, 종래 알려져 있는 구조에 있어서는, 상기 기생 용량의문제를 회피하면서 트랜지스터 작용의 효율을 향상 시키도록 한 구조는 제공되어 있지 않다.

본 발명은 상기 사정을 감안한 것으로써, 게이트 절연막의 유전융을, 층간절연막의 유전율 보다 높게 하는 것으로, 게이트 절연막을 종래 구조보다도 얇게 형성 할수 있도록 하는 것에 의해, 게이트 전극이 발생시키는 전계를 반도체부에 효율 좋게 인가 할수 있도록 함으로써, 박막 트랜지스터로써의 특성 향상을 도모하는 것과 동시에, 층간절연막 유전율을 잣게 하여, 기생 용량을 저하시켜 신호지연을 감소 시키도록 한 액정 표시 소자를 제공하는 데 목적이 있다.

[발명의 구성 및 작용]

본 발명은 상기 과제를 해결하기 위하여, 한 쌍의 기판 사이에 액정을 봉입하고, 일방의 기판 위에 층간절연막을 사이에 두고 종횡의 교차 상태의 매트릭스 형태로 배열한 게이트 배선 및, 소스 배선을 형성하고, 상기 게이트 배선 및, 소스 배선에 전기적으로 접속시켜 박막 트랜지스터를 형성함과 동시에, 상기게이트 배선과 상기 소스 배선에 의해 구획한 영역에 상기 박막 트랜지스터에 전기적으로 접속시켜 화소 전극을 형성하고, 상기 박막 트랜지스터를 이루는 게이트 전극과 반도체 능동층과의 사이에 개설한 게이트 절연막의 유전율이 상기 층간 절연막의 유전율보다 크게 한 것이다.

또, 상기의 구성에 있어서, 상기 박막 트랜지스터를, 상기 게이트 배선에 접속한 게이트 전극과, 그 게이트 전극에 상기 게이트 절연막을 사이에 두고, 대향하여 설피된 반도체 능동층과, 상기 게이트 전극의 양측에 위피하고 상호로 대향하여 설치한 소스 전극과 드레인 전극 등으로 구성하고, 그 드레인 전극을 상기 화소 전극에 접속해 있는 구조로 할수 있다.

이것들의 구성에 의해, 게이트 절연막의 두께를 종래 보다도 얇게 할수 있고, 그 경우에 게이트 전극이 발생시키는 전계를 반도체 능동층에 보다 강하게 영향을 끼치게 할 수가 있고,박막 트랜지스터로써의 특성 향상에 기여한다. 또 층간절연막의 유전율을 종래 보다도 작게 해두면, 배선 사이에 절연막을 설피하는 것으로 생기는 기생 용향을 적게 할 수있다.

상기의 구성에 있어서, 상기 게이트 널연막의 유전율이 6 이상이고, 상기 층간절연막의 유전률이 4 이하로 되어 이루어지는 것이 바랍직하고, 박막 트랜지스터로써의 특성 향상 효과 및, 기생 용량을 적게하는 효과 등을 보다 현저하게 얻을수 있다.

또, 상기의 구조에 있어서, 상기 게이트 절연막을, 이산화규소, 질화규소, 탄탈산화물 또는, 알루미늄산화물 중 적어도 하나를 주성분으로써 함유시키는 것이 바람직하다.

더욱이, 상기의 구성에 있어서, 상기 층간절연막이, 산화규소불화물, 폴리아미드수지 중 적어도 하나를 주서분으로써 함유하는 것이 바람직하다.

그 경우에 확실하게 박막 트랜지스터로써의 ㅌㄱ성 향상 효과, 또는 기생 용량을 적게하는 효과를 얻을수 있다. .

이하, 도면을 참조로 하여 본 발명의 실시 형태에 관하여 설명한다.

[실시예]

도1과 도2는 본 발명에 관ㄱ된 액정표시 소자의 일 예의 요부를 나타낸 것으로, 이예의 액정표시 소자(30)는, 박막 트랜지스터 어레이 기판(31)과, 이 박막 트랜지스터 어레이 기판(31)에 평행하게 간격을 두고 설피된 투명의 대향 기판(32)과, 상기 박막 트랜지스터 어레이 기판(31)과 대향 기판(32)의 사이에 봉입된 액정(33)을 구비하여 구성 되어있다.

상기 박막 트랜지스터 어레이 기찬(31)에는, 도8에 나타낸 종래의 구조와 같은 모양으로 종렬의 다수의 소스배선S와 게이트 배선G로 둘러싸인 영역에 각각 ITO(Indium Tin Oxide) 등의 투명 도전 재료로 된 화소 전극(35)이 형성 도는 것과 동시에, 각 화소 전극(35)의 근방에 박막 트랜지스터 T가 설치 되어 있다.

도1과 도2는 소스 배선S와 게이트 배선G로 둘러싸인 하나의 영역만을 확대하여 나타낸 것으로, 도1과 도2에 나타낸 영역이 박막 트랜지스터 어레이 기판(31)에는 다수 정렬 형성되어 하나의 화면이 구성 되어있다.

이 예의 박막 트랜지스터 어레이 기판(31)에 있어서는, 투명의 기판 본체(36)의 윗면에, 다수의 소스배선S...와 게이트배선G....와 박막 트랜지스터 T의 각 영역을 감추기 위한 블랙 마스크(37)가 형성되고, 소스 배선S와 게이트 배선G로 둘러싸인 부분의 블랙 마스크(37)에는, 소스 배선S의 형성과 영역과 게이트 배선G의 형성 영역 및, 박막 트랜지스터 T의 형성 영역을 제외한 부분에 투공(38)이 형성되어 빛이 투과할 수 있도록 구성되고, 이 투공 위에 화소 전극(35)이 형성 되어 있다. 또한, 블랙 마스크(37)의 투공(38) 주변의 코너 부분에는 , 박막 트랜지스터 T의 형성부분 둘레를 감추기 위해 연출부(37a)가 형성 되어 있다. 상기 박막 트랜지스터T는, 게이트 배선G와 소스배선S의 교차 부분 근방의 블랙 마스트(37)의 연출부(37a)위에 형성 되어있다.

이 반도체막(41)은, 중앙부의 반도체 능동층(42)을 좌우의 반도체부(43),(44)로 끼어 형성되어진 것으로, 반도체 능동층(42) 위에는, 게이트 절연막(46)을 사이에 두고 게이트 전극(47)이 형성되고,이것들의 게이트 전극(47)과 게이트 절연막(46)을 덮도록 상부 층간절연막(45)이 설치되고, 반도체부(43,)(44) 위의 상부 층간절연막 (45)에 콘택홀(49),(50)이 형성됨과 함께, 콘택홀(49)을 통해 반도체부(43)에 소스전극(51)이, 콘택홀(50)을 통해 반도체부(44)에 드레인 전극(52)이 각각 접속 형성 되어 있다. 한쳔, 도1데는 생략 외어있지만, 반도체부 (43),(44) 윗면 측에는 각각 실리사이드층이 형성되어, 양호한 콘택트가 가능하도록 구성 되어 있다.

상기 상부 층간 절연막(45)은 SiOF(산화규소 불화물), 폴리아미드 수지, 산화규소 ( ) 등의 유전휼 4 이하의 절연 재로를 주체로 하여 구성되고, 한편 게이트 절연막(46)은 a-SiNx(산화규소), TaOx(탄탈산화물), A10x(알루미늄 산화물) 등의 유전휼 6이상의 절연 재로를 주체로 하여 구성되어 있다. 또 SiO2안에 있어서는 유전률이 4 이지만, 그것보다도 유전율이 낮은 재로와의 조합으로 층간절연막으로써 적용가능하고, SiO2보다도 유전율이 높은 재로와의 조합에 의해 게이트 절연막으로써 적용 가능하다. 한층 여기서 쓰여지고 있는 절연 재료에 있어서는 상기 조성의 절연 재료에 소망의 첨가 성분을 첨가한 것을 사용할 수도 있다.

더욱이, 상기 구성에 있어서, 반도체부(43),(44)는 a-Si에 이온을 도칭하여 되는 n+층으로 이루어지고, 실리사이드 층은 Mo, To, W등의 실리 사이드 형성용 원소와 Si의 화합물 층으로 이루어진다.

상기의 구성에 있어서, 층간절연막(40),(45)의 막의 두께는 재료로써 SiOF(유전율 3 이라), 폴리아미드(유전율 3이하), 첨가물 혼합 폴리아미드(유전율 3이하)를 사용한 경우 1400A이하로 할 수 있고, 이것들의 막은 스핀 코팅이나 증착 등의 방법으로 형성 할 수 있다.

게이트 절연막(46)으로써는 a-SiNx, TaOx, A10x등의 유전율이 큰 재료가 특히 바람직하지만, 유전율이 4인 SiO2이여도 층간절연막으로써 유전율이6을 넘는 다른 재료와 조합시키는 것에 의해 적용 가능하고, 또 유전율이 4인 SiO2이여도 유전율이 3이하인 재료와 조합시키는 것에 의해, 층간절연막으로써 본 발명의 효과를 얻을수 있다.

더욱이, 소스 전극(51)은 상부 층간절연막(45)위에 형성된 소스 배선S에 접속되며, 게이트 전극(47)은 상부 층간절연막(45) 밑에 형성된 게이트 배선G에 접속되고, 소스 배선S와 게이트배선G는 상부 층간절연막(45)에 의해 절연되고, 상기 화소 전극(35)에 드레인 전극(52)이 접속 되어 있다.

이어서, 상기와 같이 구성된 박막 트랜지스터 어레이 기판(31)의 제조 방법의 한예에 대하여 도3-도7을 참조로 이하에 설명한다.

도1에 나타낸 발막 트랜지스터 어레이 기판(31)을 제조하려면, 우선 유리 등의 투면 기판(36)을 준비하고, 이 투명 기판(36)위에 블랙 마스트(37)을 형성한다. 블랙 마스크(37)를 형성하려면, 예를 들어 기판(36)의 상면 전부에 블랙 마스크의 구성 재료의 막을 형성한후, 레지스트를 피복하고 , 이어서 에칭에 의해 패터닝하는 포토레지스트법을 사용하고, 도3a와 도4a에 나타낸 것처럼 투공(38)을 투명 기판(36)위에 일정간격으로종회으로다수 배열 형성한 블랙 마스크(37) 및, 블랙 마스크(37)의 연출부(37a)를 얻을 수 있다.

이어서, 블랙 마스크(37)위에, 어느 것이나 포토레지스트법을 이용하요 도3b에 나타낸 것 같이, 하부 층간절연막(40)을 형성하고, 계속해서 블랙 마스크(37)의 각 연출부(37a) 위에 도3b와 도4b에 나타낸 것 같이,섬모양의 a-Si등으로 이루어지는 반도체 주비막(60)을 형성한다.

이어서 도3c와 도4c에 나타낸 것 같이, 하부 층간절연막(40) 위에 게이트 절연막(46)을 사이에 두고 게이트 배선G를, 또, 반도체 준비막(60) 위에 게이트 절연막(46)을 사이에 두고 게이트 배선G로부터 분기한 모양의 게이트 전극(47)을 모두 포토레지스트법을 이용하여 형성한다.

이어서, 이하에 설명하는 이온 도핑 공정을 행한다.

우선, 게이트 전극(47)과 게이트 절연막(46)을 마스크로 하는 이온 도핑 처리에 의해, P, B, As 등의 이온을 이온 건에 의해 도5a에 나타낸 것 같이 위로부터 조사하여주입하고, 반도체 주비막(60)의 양단측에 반도체부(43),(44)를 도5a에 나타낸 것 같이 형성한다. 여기서, 상기 이온은 도 5c에 요부를 나타낸 것같이 게이트 절연막(46)에 덮여져 있지 않은 a-Si으로 된 반도체 준비막(60)의 양측부분에 대해 충분히 주입되는 경롸, 반도체 준비막(60)의 양 단 부분은 거의n+층으로 되고, 반도체부(43),(44)가 형성된다. 이것에 대해 게이트 절연막(46)으로 덮여진 반도체 준비막 중앙부에는 이온 주입은 되지 않지만, 게이트 절연막(46)의 가장자리 아래 부분(46a)은 얇고, 그 바로 위에 게이트 전극(47)도 위치해 있지 않기 때문에, 이온 건으로부터의 이온이 이 게이트 절연막(46)아래부분(46a)을 투과하여 반도체 아직비막(60)에 주입되는 결그러 게이트 절연막(46)의 아래부분(46a) 하방에도 반도체부가 형성되어 이부분에 n+층으로 이루어진 연출부(43a),(44a) 사이의 반도체 능동층(2)이 전자를 통과시키기 위한 채널부(66)를 구성하게 된다.

이어서, 상기 반도체부(43),(44)의 윗면에 Mo, To, W등의 원소의 박막을 형성하고, 열처리하여 박막의 상부를 에칭 등에 의해 제거하는 것으로 도5b에 나타낸 것 같이 반도체부(43),(44)의 윗면에 실리사이드층(62),)63)을 형성 할수 있다.

이어서, 도6a와 도7a에 나타낸 것 같이 하부 층간절연막(40)과 바노체층(41)과 게이트 절연막(46)과 게이트 전극(47)을 덮도록 상부 층간절연막(45)을 형성하고, 상기 반도체부(43),(44) 위의 상부 층간절연막(45)에 콘택홀(49),(50)을 형성 이어서, 도6b와 도7b에 나타낸 것같이 콘택홀(49)을 통하여 반도체부(43)에 접속하는 소스 전극(51)을 형성함과 동시에, 콘택홀(50)을 통하여 반도체부(44)에 접속하는 드레인 전극(52)을 형성하고, 또한, 상부 층간절연막(45)위에 소스 배선s를 형성하고, 블랙 마스크(37)의 투공부분에 화소 전극(35)을 형성하는 것에 의해 도1과 도2에 나타낸 구조의 박막 트랜지스터 어레이 기판(31)을 얻을수 있다.

이상과 같이 구성된 박막 트랜지스터 어레이 기판(31)에 있어서는. 게이트 전극(47)이 발생시키는 전계의 작용에 의해 소스전극(51)과 드레인 전극(52) 사이의 채널부(66)에 흐르는 전류량 제어를 할 수있고 이것에 의해 트랜지스터 작용을 얻을수 있다.

그리고, 상기의 구조에 의하면, 게이트 절연막(46)의 유전율을 6이상으로 높게 하고 있기 때문에, 게이트 절연막(46)두께를 종래 보다도 얇게 형성 할수 있게 되고, 이것에 의해 게이트 전극(47)을 채널부(66)에 접근 시킬수 있고, 게이트 전극(47)이 발생시키는 전계의 영향을 보다 강하게 채널부(66)에 끼치게 할 수 있다. 따라서, 박막 트랜지스터T로써의 특성 향상을 도모 할 수 있다. 더욱이, 게이트 절연막(6)의 두께를 종래의 구조보다도 얇게 설계 할수 있기 때문에, 박막 트랜짓터 설계의 자유도가 향상하는 효과가 있다.

상기에 비하여 종래의 구조는, 게이트 절연막과 층간절연막의 구성재료로 모두 유전율이 높은 것을 사용한 경우, 박막 트랜지스터로써의 특성를 확보할 수 있어도, 기생용량이 향상하고, 반대로, 게이트 절연막과 층간절연막의 구성재료로 모두 유전율이 낮은 것을 사용한 경우, 기생용량을 저감할 수는 있지만, 박막 트랜지스터의 특성 향상을 얻을수 없게 된다.

또, 층간절연막(40),(45)의 유전율은 4이하이고, 게이트 절연막(46)의 유전율 보다도 낮으므로, 소스 배선S와 게이트 배선G와의 사이에 상부 층간절연막(45)을 개재시키는 것을 주체로 하여 기생용량의 발생을 종래 보다도 낮게 억제 할 수 있고 , 기생 용량에 기인하는 신호 지연시간을 적게 할수 있는 효과가 있다.

그런데, 도10에 나타낸 종래의 박막 트랜지스터(20)에서는 반도체 능동층(24)의 채널부에 있어서, 커리어의 이동이 있을 경우, 실리 사이드층(27)과 채널부가 극히 근접되고, 실리사이드층(27)과 채널부와의 사이에, 절연막(25)의 가장자리부분의 얇은 부분과 만도체부(23)의 깥 가장자리 부분이 존재하고 있스므로, 이 부분을 통하여 정공이 이동하여 리크전류가 흐르고, 결과적으로 트랜지스터로써으 오프일때르 리크전류가 생기기 쉬운 문제가 있다.

이것에 비해, 상기 박막 트랜지스터T인 경우는, 도5C에 확애하여 나타낸 것처럼, 실리 사이드층(63)과 반도체 능동층(42)와의 사이에 n+층으로된 연출부(65)가 형성되어 있으므로 이부분이 정공을 블록하는 영역으로 되고, 전자가 실리사이드층(63)으로부터 연출부(65)를 통과하여 채널부(66)에 용이하게 이동 할수 있고, 정공의 존재에 의한 전자의 흐름에 영향이 나타나기 어려우므로, 이것에 의해 리크전류를 저지하여 박막 트랜지스터의 오프전류(I OFF)를 적게 하고, 신회성을 향상 할수 있는 특징을 가지고 있다.

이와 같이 좌우의 반도체부와 중앙의 반도체 능동층을 가지는 반도체층의 중앙부 위에 게이트 절연막을 사이에 두고 게이트 전극을 설치하고, 좌우의 반도체부에 소스 전극과 드레인 전극을 접속하고 그것들을 층간절연막으로 절연하는 구성으로 하는 것에 의해, 게이트절연막과 층간절연막을 각각 별개로 용이하게 형성할수 있도록 되고, 유전율이 다른 게이트 절연막과 층간절연막을 실현 가능한 구성으로 할수 있다. 따라서, 상기 구성에 의해, 박막 트랜지스터 늑성이 뛰어난 기생용량과 지연시간이 적은 액정표기장치를 제공할 수 있다.

[발명의 효과]

상기 설명한 것과 같이 본 발명에 의하면, 게이트 절연막의 유전율을 층간절연막의 유전율 보다도 높게 하고 있기 때문에, 게이트 절연막의 두께를 종래의 것 보다도 얇게 형성할수 있고, 이것에 의해, 게이트 전극을 반도체 능동층에 접근 시킬수 있고, 게이트 전극이 발생시키는 전계의 영향을 보다 강하게 반도체 능동층에 끼칠수 있다. 따라서, 박막 트랜지스터로써의 특성 향상을 도모 할수 있다.

다음으로, 층간절연막의 유전율을 게이트 절연막의 유전율 보다도 낮게 하면, 소스 배선과 개이트 배선의 사이에 층간절연막을 개재시키는 것을 주체로 하여 생기는 기생용량을 종래 보다도 낮게 억제 할수 있고, 기생 용량에 기인하는 신호 지연 시간을 적게 할 수 있는 효과가 있다.

또, 본 발명에 있어서, 게이트 걸연막의 유전율을 6 이상 층산절연막의 유전율을 4이하로 하는 것으로, 상술한 효과를 확실히 얻을수 있고, 박막 트랜지스터 특성이 뛰어난 기생 용량과 신호 지연 시간이 적은 액정 표시장치를 제공 할수 있다.

더 구체적으로, 유전율 6이상의 게이트 절연막의 구성 재료로써 a-sInX, TaOx, A10x의 어느 한 종류를 사용 할수 있고, 유전율 4이하의 층간절연막의 구성 재료로써, SiO2, SiOF, 플리아미드 중 어느 한종류를 사용할 수 있다.

Claims (5)

1. 한 쌍의 기판사이에 액정을 봉입하고, 일방의 기판 위에 층간절연막을 사이에 두고 종횡의 교차형태의 매트릭스 모양으로 배열한 게이트 배선 및, 소스 배선을 성형하고, 상기 게이트 배선 및, 소스 배선에 전기적으로 접속 시켜 박막트랜지스터를 형성함과 함께, 상기 게이트 배선과 상기 소스 배선에 의해 구획한 영역에 상기 박막 트랜지스터를 이루는 게이트 전극과 반도체 능동층과의 사이에 개설한 게이트 절연막의 유전율이 상기 층간절연막의 유전율 보다도 큰 것을 특징으로 하는 액정표시 소자.
2. 1항에 있어서, 상기 박막 트랜지스터는 상기 게이트 배선에 접속한 게이트 전극과, 상기 게이트 전극에 상기 게이트 절연막을 사이에 두고 대향하여 설치된 반도체 능동층과, 상기게이트 전극의 양측에 위치하고, 상호 대향하여 설치된 소스 전극과 드레인 전극으로 이루어지고, 상기 드레인 전극이 상기 화소 전극에 접속해 있는 것을 특징으로 하는 액정표시소자.
3. 1항에 있어서, 상기 게이트 절연막의 유전율이 6 이상이고, 상기 층간절연막의 유전율이 4 이하인 것을 특징으로 하는 액정 표시 소자.
4. 1항에 있어서, 상기 게이트 절연막이, 이산화규소, 질화규소, 탄탈 산화물 또는, 알루미늄 산화물 중의 적어도 하나는 주성분으로써 함유하는 것을 특징으로 하는 액정 표시 소자.
5. 1항에 있어서, 상기 층간절연막이, 이산화규소불화물, 폴리아미드 수지 중 적어도 하나는 주성분으로써 함유하는 것을 특징으로 하는 액정 표시 소자.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.