KR980006163A - 수지밀봉형 반도체장치 및 그의 제조방법 - Google Patents
수지밀봉형 반도체장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR980006163A KR980006163A KR1019970027942A KR19970027942A KR980006163A KR 980006163 A KR980006163 A KR 980006163A KR 1019970027942 A KR1019970027942 A KR 1019970027942A KR 19970027942 A KR19970027942 A KR 19970027942A KR 980006163 A KR980006163 A KR 980006163A
- Authority
- KR
- South Korea
- Prior art keywords
- conductor ring
- heat sink
- semiconductor die
- ring
- lead
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(과제) 리드간의 상호 인덕턴스가 적고, 패키즈가 소형화되고, 제조가 용이하고 염가로 얻어지는 반도체장치를 제공한다.
(해결수단) 접지도체환(8)이 전원도체환(7)을 포위하도록 동일 평면상에 형성한다. 반도체다이(2)를 놓기 위한 개구부를 도체환(7) 내측에 설치한다. 도체환 (7, 8) 및 리드(5)를 접착제 피복의 절연테이프(9)로 히트싱크(4)에 접합한다. 반도체다이(2)를 개구부를 통하여 히트싱크(4)상에 부착하고, 본드와이어(12, 13)로 전원단자패드(11)를 도체환(7)에, 접지단자패드(11)를 도체환(8)에 결합한다. 도체환(7), 도체환(8)을 사용하면 전원용 및 접지용 단자패드(11)를 각종 전원리드(5), 접지리드(5)에 접속할 필요가 없다. 패키즈가 소형이 되고, 리드간의 상호 인덕턴스, 노이즈가 감속한다. 제조도 용이하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의거한 반도체장치(1)를 나타내는 일부 절결 사시도.
Claims (5)
- 복수의 단자패드를 갖는 제1표면과 그 반대측의 제2표면을 구비한 반도체다이와, 제1표면과 이 제1표면에 평행인 그 반대측의 제2표면을 구비하고, 제1표면에 상기 반도체다이의 제2표면이 부착된 히트싱크와, 상기 반도체 다이의 제2표면을 상기 히트싱크의 제1표면상에 부착하기 위한 접착물질과, 상기 반도체다이 주변을 둘러싸도록 상기 히트싱크의 제1표면상에 부착되고, 반도체다이의 제1단자패드에 전기적으로 결합되는 제1도체환과, 이 제1도체환 주변을 둘러싸도록 상기 히트싱크의 제1표면상에 부착되고, 반도체다이의 제2단자패드에 전기적으로 결합되는 제2도체환과, 내측단과 외측단을 가지고, 내측단을 포함한 내측부분이 상기 히트싱크의 제1표면상에 부착되고, 상기 제2도체환에 일접한 내측단이 상기 제1도체환에 전기적으로 결합된 제1도전성리드와, 내측단과 외측단을 가지고, 내측단을 포함한 내측 부분이 상기 히트싱크의 제1표면상에 부착되고, 상기 제2도체환에 인접한 내측단이 제2도체환에 전기적으로 결합된 제2도전성리드와, 내측단과 외측단을 가지고, 내측단을 포함한 내측부분이 상기 히트싱크의 제1표면상에 부착되고, 상기 제2도체환에 인접한 내측단이 상기 반도체다이의 다른 단자패드에 전기적으로 결합된 다른 도전성 리드와, 상기 도체환과 상기 리드의 내측부분을 상기 히트싱크의 제1표면상에 부착하기 위한 접착제 피복의 절연테이프와, 상기 반도체 다이와, 상기 접착물질과, 상기 도체환과, 상기 도전성 리드의 내측부분을 밀봉하고, 상기 도전성 리드의 외측 부분을 외부로 노출시키는 밀봉물질을 구비한 것을 특징으로 하는 수지밀봉형 반도체장치.
- 복수의 단자패드를 갖는 제1표면과 그 반대측의 제2표면을 구비한 반도체다이와, 제1표면과 이 제1표면에 평행인 그 반대측의 제2표면을 구비하고, 제1표면에 상기 반도체다이의 제2표면이 부착된 히트싱크와, 상기 반도체 다이의 제2표면을 상기 히트싱크의 제1표면상에 부착하기 위한 접착물질과, 상기 반도체다이 주변을 둘러싸도록 상기 히트싱크의 제1표면상에 부착되고, 반도체다이 전원 단자패드 또는 접지단자 패드 한쪽에 전기적으로 결합되는 제1도체환과, 이 제1도체환 주변을 둘러싸도록 상기 히트싱크의 제1표면상에 부착되고, 상기 반도체다이의 전원 단자패드 또는 접지단자 패드 다른쪽에 전기적으로 결합되는 제2도체환과, 내측단과 외측단을 가지고, 내측단을 포함한 내측부분이 상기 히트싱크의 제1표면상에 부착되고, 상기 제2도체환에 인접한 내측단이 상기 제1도체환에 전기적으로 결합된 제1도전성리드와, 내측단과 외측단을 가지고, 내측단을 포함한 내측 부분이 상기 히트싱크의 제1표면상에 부착되고, 상기 제2도체환에 인접한 내측단이 제2도체환에 전기적으로 결합된 제2도전성리드와, 내측단과 외측단을 가지고, 내측단을 포함한 내측부분이 상기 히트싱크의 제1표면상에 부착되고, 상기 제2도체환에 인접한 내측단이 상기 반도체다이의 다른 단자패드에 전기적으로 결합된 다른 도전성 리드와, 상기 도체환과 상기 리드의 내측부분을 상기 히트싱크의 제1표면상에 부착하기 위한 접착제 피복의 절연테이프와, 상기 반도체 다이와 상기 접착물질과, 상기 도체환과, 상기 도전성 리드의 내측부분을 밀봉하고, 상기 도전성 리드의 외측 부분을 외부로 노출시키는 밀봉물질을 구비한 것을 특징으로 하는 수지밀봉형 반도체장치.
- 반도체다이를 놓기 위한 중앙개구부를 둘러싸는 제1도체환과, 이 제1도체환을 둘러싸는 제2도체환과, 이 제2도체환과 상기 제1도체환을 연결하는 연결바와, 제2도체환 주변에 배치된 복수의 리드와, 제2도체환 주변에 배치된 내측단이 제2도체환에 연결된 복수의 서포트 바와, 리드와 서포드바 사호간을 잇는 외부환을 갖는 리드프레임을 준비하는 공정과, 이 리드프레임상에 부착하기 위한 접착제 피복의 절연테이프를 절단하는 공정과, 상기 접착제 피복의 절연테이프를 상기 리드프레임의 적어도 상기 제1도체환, 상기 제2도체환, 상기 연결바, 상기 도전성 리드의 내측부분상에 접합하는 공정과, 상기 리드프레임의 연결바와 서포트바를 상기 절연테이프와 함께 펀칭하는 공정과, 금속제를 펀칭하여 히트싱크를 형성하는 공정과, 리드프레임 조립체를 형성하기 위하여 상기 절연테이프가 상기 히트싱크와 상기 리드프레임 사이에 배치되도록, 상기 히트싱크를 상기 절연테이프에 접합하는 공정과, 상기 히트싱크 상에 반도체다이를 접합하는 공정과, 본드와이어 일단을 상기 반도체다이의 각종 단자패드에 접합하는 공정과, 본드와이어 타단을 상기 리드프레임의 각종 리드와 상기 제1도체환 및 상기 제2도체환에 접합하는 공정과, 상기 반도체다이와, 상기 제1도체환과, 상기 제2도체환과, 상기 도전성리드의 내측부분과, 상기 절연테이프와 본드와이어를 밀봉하고, 상기 도전성리드 외측부분을 외부로 노출시키도록 밀봉물질에 봉입하는 공정과, 상기 외부환을 절단하여 상기 리드 외측부분 상호간을 분리하는 공정과, 상기 서포트바 외측 부분을 절제하는 공정을 구비한 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
- 반도체다이를 놓기 위한 중앙개구부를 둘러싸는 제1도체환과, 이 제1도체환을 둘러싸는 제2도체환과, 이 제2도체환과 상기 제1도체환을 연결하는 연결바와, 제2도체환 주변에 배치된 복수의 리드와, 제2도체환 주변에 배치된 내측단이 제2도체환에 연결된 복수의 서포트 바와, 리드와 서포드바 상호간을 잇는 외부환을 갖는 리드프레임을 준비하는 공정과, 이 리드프레임상에 부착하기 위한 중앙개구부를 갖는 접착제 피복의 절연테이프를 절단하는 공정과, 상기 접착제 피복의 절연테이프를 상기 리드프레임의 적어도 상기 제1도체환, 상기 제2도체환, 상기 연결바, 상기 도전성 리드의 내측부분상에 접합하는 공정과, 상 리드프레임의 연결바와 서포트바를 상기 절연테이프와 함게 펀칭하는 공정과, 금속제를 펀칭하여 히트싱크를 형성하는 공정과, 리드프레임 조립체를 형성하기 위하여 상기 절연테이프가 상기 히트싱크와 상기 리드프레임 사이에 배치되도록, 상기 히트싱크를 상기 절연테이프에 접합하는 공정과, 상기 히트싱크 상에 반도체다이를 접합하는 공정과, 본드와이어 일단을 상기 반도체다이의 각종 단자패드에 접합하는 공정과, 본드와이어 타단을 상기 리드프레임의 각종 리드와 상기 제1도체환 및 상기 제2도체환에 접합하는 공정과, 상기 반도체다이와, 상기 제1도체환과, 상기 제2도체환과, 상기 도전성리드의 내측부분과, 상기 절연테이프와 본드와이어를 밀봉하고, 상기 도전성리드 외측부분을 외부로 노출시키도록 밀봉물질에 봉입하는 공정과, 상기 외부환을 절단하여 상기 리드 외측부분 상호간을 분리하는 공정과, 상기 서포트바 외측부분을 절제되는 공정을 구비한 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
- 반도체다이를 놓기 위한 중앙개구부를 둘러싸는 제1도체환과, 이 제1도체환을 둘러싸는 제2도체환과, 이 제2도체환과 상기 제1도체환을 연결하는 연결바와, 제2도체환 주변에 배치된 복수의 리드와, 제2도체환 주변에 배치된 내측단이 제2도체환에 연결된 복수의 서포트 바와, 리드와 서포드바 상호간을 잇는 외부환을 갖는 리드프레임을 준비하는 공정과, 이 리드프레임상에 부착하기 위한 접착제 피복의 절연테이프를 절단하는 공정과, 상기 접착제 피복의 절연테이프를 상기 리드프레임의 적어도 상기 제1도체환, 상기 제2도체환, 상기 연결바, 상기 도전성 리드의 내측부분상에 접합하는 공정과, 상 리드프레임의 연결바와 서포트바를 상기 절연테이프 중앙개구부와 함께 펀칭하는 공정과, 금속제를 펀칭하여 히트싱크를 형성하는 공정과, 리드프레임 조립체를 형성하기 위하여 상기 절연테이프가 상기 히트싱크와 상기 리드프레임 사이에 배치되도록, 상기 히트싱크를 상기 절연테이프에 접합하는 공정과, 상기 히트싱크 상에 반도체다이를 접합하는 공정과, 본드와이어 일단을 상기 반도체다이의 각종 단자패드에 접합하는 공정과, 본드와이어 타단을 상기 리드프레임의 각종 리드와 상기 제1도체환 및 상기 제2도체환에 접합하는 공정과, 상기 반도체다이와, 상기 제1도체환과, 상기 제2도체환과, 상기 도전성리드의 내측부분과, 상기 절연테이프와 본드와이어를 밀봉하고, 상기 도전성리드 외측부분을 외부로 노출시키도록 밀봉물질에 봉입하는 공정과, 상기 외부환을 절단하여 상기 리드 외측부분 상호간을 분리하는 공정과, 상기 서포트바 외측부분을 절제하는 공정을 구비한 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8188284A JP2811170B2 (ja) | 1996-06-28 | 1996-06-28 | 樹脂封止型半導体装置及びその製造方法 |
JP96-188284 | 1996-06-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006163A true KR980006163A (ko) | 1998-03-30 |
KR100262180B1 KR100262180B1 (ko) | 2000-07-15 |
Family
ID=16220954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970027942A KR100262180B1 (ko) | 1996-06-28 | 1997-06-27 | 수지밀봉형반도체장치및그의제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5936303A (ko) |
JP (1) | JP2811170B2 (ko) |
KR (1) | KR100262180B1 (ko) |
TW (1) | TW356573B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100819794B1 (ko) * | 2002-04-02 | 2008-04-07 | 삼성테크윈 주식회사 | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734545B1 (en) * | 1995-11-29 | 2004-05-11 | Hitachi, Ltd. | BGA type semiconductor device and electronic equipment using the same |
FR2764114B1 (fr) * | 1997-06-02 | 2003-04-25 | Sgs Thomson Microelectronics | Dispositif semi-conducteur muni d'un dissipateur thermique |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
JP2000260809A (ja) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | 半導体装置のパッケージ |
US6573123B2 (en) * | 1999-09-07 | 2003-06-03 | Sai Man Li | Semiconductor chip package and manufacturing method thereof |
KR100526844B1 (ko) * | 1999-10-15 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
US6580159B1 (en) | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
WO2002063684A2 (en) * | 2001-02-02 | 2002-08-15 | Stratedge Corporation | Single layer surface mount package |
JP3886793B2 (ja) * | 2001-12-03 | 2007-02-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6798046B1 (en) * | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
US8236612B2 (en) * | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
US6812552B2 (en) * | 2002-04-29 | 2004-11-02 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
US7799611B2 (en) * | 2002-04-29 | 2010-09-21 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
US20040058478A1 (en) * | 2002-09-25 | 2004-03-25 | Shafidul Islam | Taped lead frames and methods of making and using the same in semiconductor packaging |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US20040124508A1 (en) * | 2002-11-27 | 2004-07-01 | United Test And Assembly Test Center Ltd. | High performance chip scale leadframe package and method of manufacturing the package |
US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
AU2003261856A1 (en) * | 2003-08-29 | 2005-03-29 | Renesas Technology Corp. | Lead frame and method of manufacturing the lead frame |
KR100568225B1 (ko) * | 2003-11-06 | 2006-04-07 | 삼성전자주식회사 | 리드 프레임 및 이를 적용한 반도체 패키지 제조방법 |
WO2006065007A1 (en) * | 2004-12-16 | 2006-06-22 | Seoul Semiconductor Co., Ltd. | Leadframe having a heat sink supporting ring, fabricating method of a light emitting diodepackage using the same and light emitting diodepackage fabbricated by the method |
EP2084744A2 (en) * | 2006-10-27 | 2009-08-05 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
US7737537B2 (en) * | 2007-12-12 | 2010-06-15 | Infineon Technologies Ag | Electronic device |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
JP5404083B2 (ja) * | 2009-02-10 | 2014-01-29 | 株式会社東芝 | 半導体装置 |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
EP2597675B1 (en) * | 2011-04-05 | 2015-10-21 | Panasonic Intellectual Property Management Co., Ltd. | Encapsulated semiconductor device and method for producing same |
US8866278B1 (en) | 2011-10-10 | 2014-10-21 | Amkor Technology, Inc. | Semiconductor device with increased I/O configuration |
JP5953703B2 (ja) * | 2011-10-31 | 2016-07-20 | ソニー株式会社 | リードフレームおよび半導体装置 |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
IT201600086488A1 (it) | 2016-08-22 | 2018-02-22 | St Microelectronics Srl | Dispositivo a semiconduttore e corrispondente procedimento |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4891687A (en) * | 1987-01-12 | 1990-01-02 | Intel Corporation | Multi-layer molded plastic IC package |
GB2199988B (en) * | 1987-01-12 | 1990-04-25 | Intel Corp | Multi-layer molded plastic ic package |
JPH03166755A (ja) * | 1989-11-27 | 1991-07-18 | Seiko Epson Corp | 半導体集積回路用リードフレーム |
JPH05121632A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体装置 |
JPH07231069A (ja) * | 1994-02-17 | 1995-08-29 | Fujitsu Ltd | 半導体装置及びその製造方法及びこれに使用されるリードフレーム |
JP2820645B2 (ja) * | 1994-08-30 | 1998-11-05 | アナム インダストリアル カンパニー インコーポレーティド | 半導体リードフレーム |
US5757070A (en) * | 1995-10-24 | 1998-05-26 | Altera Corporation | Integrated circuit package |
-
1996
- 1996-06-28 JP JP8188284A patent/JP2811170B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-28 TW TW086107225A patent/TW356573B/zh active
- 1997-06-27 US US08/884,505 patent/US5936303A/en not_active Expired - Fee Related
- 1997-06-27 KR KR1019970027942A patent/KR100262180B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100819794B1 (ko) * | 2002-04-02 | 2008-04-07 | 삼성테크윈 주식회사 | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW356573B (en) | 1999-04-21 |
KR100262180B1 (ko) | 2000-07-15 |
JP2811170B2 (ja) | 1998-10-15 |
US5936303A (en) | 1999-08-10 |
JPH1022447A (ja) | 1998-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980006163A (ko) | 수지밀봉형 반도체장치 및 그의 제조방법 | |
US6730544B1 (en) | Stackable semiconductor package and method for manufacturing same | |
US5639694A (en) | Method for making single layer leadframe having groundplane capability | |
KR100263514B1 (ko) | 히트싱크를구비한수지밀봉형반도체장치및그의제조방법 | |
US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
US4167647A (en) | Hybrid microelectronic circuit package | |
EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
US5105257A (en) | Packaged semiconductor device and semiconductor device packaging element | |
KR940007649B1 (ko) | 반도체 패키지 | |
US6291262B1 (en) | Surface mount TO-220 package and process for the manufacture thereof | |
KR0137719B1 (ko) | 종방향 표면 장착형 반도체 장치 | |
JP2007521643A (ja) | 受動デバイスを有するリードフレーム | |
KR960019676A (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
KR100287243B1 (ko) | Loc구조를갖는반도체장치및그제조방법 | |
US3395447A (en) | Method for mass producing semiconductor devices | |
US11171077B2 (en) | Semiconductor device with lead frame that accommodates various die sizes | |
JP3134445B2 (ja) | 樹脂封止型半導体装置 | |
JP2806168B2 (ja) | 樹脂封止型半導体装置 | |
JP2001267484A (ja) | 半導体装置およびその製造方法 | |
US5408126A (en) | Manufacture of semiconductor devices and novel lead frame assembly | |
JP2663860B2 (ja) | 樹脂封止型半導体装置 | |
US5969293A (en) | Method and apparatus for doubling back single gauge lead frame | |
KR0179833B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JPS6344298B2 (ko) | ||
KR0129198B1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |