KR100263514B1 - 히트싱크를구비한수지밀봉형반도체장치및그의제조방법 - Google Patents

히트싱크를구비한수지밀봉형반도체장치및그의제조방법 Download PDF

Info

Publication number
KR100263514B1
KR100263514B1 KR1019970027941A KR19970027941A KR100263514B1 KR 100263514 B1 KR100263514 B1 KR 100263514B1 KR 1019970027941 A KR1019970027941 A KR 1019970027941A KR 19970027941 A KR19970027941 A KR 19970027941A KR 100263514 B1 KR100263514 B1 KR 100263514B1
Authority
KR
South Korea
Prior art keywords
heat sink
lead
support bar
electrically insulating
insulating sheet
Prior art date
Application number
KR1019970027941A
Other languages
English (en)
Other versions
KR980006162A (ko
Inventor
노리나가 와타나베
신이치 니시
Original Assignee
고토 하지메
가부시키가이샤 고토 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고토 하지메, 가부시키가이샤 고토 세이사꾸쇼 filed Critical 고토 하지메
Publication of KR980006162A publication Critical patent/KR980006162A/ko
Application granted granted Critical
Publication of KR100263514B1 publication Critical patent/KR100263514B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(과제)
리드프레임과 히트싱크의 결합에 전기절연성 접착테이프 사용을 폐지함으로써 반도체 장치의 신뢰성 향상을 도모하는 것, 및 코스트 절감을 도모한다.
(해결수단)
금속판을 프레스 성형하여 히트싱크(4)를 형성한다. 히트싱크(4)는 주변의 리드지지면(19), 중앙의 반도체다이 부착면(20), 그 반대측의 융기한 노출면을 구비한다. 리드지지면(19)상에 돌기(23)를 갖는다. 히트싱크(4)와 리드(5) 및 서포트바(6) 사이에 접착제로 피복되지 않은 전기절연성시트(7)를 개재시킨다. 히트싱크(4)와 서포트바(6) 사이에 전기절연성시트(7)를 끼우고, 돌기(23)를 서포트바(6)의 구멍에 삽입하고, 돌기(23)를 코킹하여 히트싱크(4)와 서포트바(6)를 결합한다. 접착제 생략으로 반도체 장치의 신뢰성이 높아진다. 접착제 경화, 리드의 드라이클리닝 등의 공정을 생략하여 코스트 절감을 도모한다.

Description

히트싱크를 구비한 수지밀봉형 반도체 장치 및 그의 제조방법{ }
본 발명은 수지밀봉형 반도체 장치, 특히 밀봉수지의 외부로 적어도 일부 노출한 히트싱크를 포함한 반도체 장치의 구조와 그 제조방법에 관한 것이다.
집적회로를 구비한 반도체 다이를 플라스틱패키지 안에 봉입하는 형식의 반도체 장치에 있어서는 반도체 다이로 부터의 효율적인 열방출을 도모하기 위하여 패키지내에 금속제 히트싱크를 수용하는 일이 행해지고 있다. 특개평 6-5746호 공보에는 히트싱크의 표면 일부를 플라스틱패키지 외측으로 노출시킨 반도체 장치가 기재되어 있다. 히트싱크는 제1 면상에 반도체 다이를 플라스틱패키지 외면에서 충분히 떨어진 위치에서 지지하고, 제1 면과 반대측의 제2 면을 플라스틱패키지 밖으로 노출시키고 있다. 리드는 히트싱크의 제일면 주변부상에 지지되고 히트싱크와 리드 사이는 전기절연성 접착테이프에 의해 결합되어 있다. 히트싱크는 반도체 장치의 제조과정에 있어서, 상호 결합되어 있는 리드프레임의 복수의 리드에 전기절연성 접착테이프로 접착된다. 이와 같이 리드프레임에 지지된 상태의 히트싱크 상에 반도체 다이가 부착되고, 이어서 이 반도체 다이의 콘택트패드와 리드프레임의 리드 사이가 도전성 본드와이어로 접속된 후, 플라스틱패키지의 몰딩이 행해진다.
상기 종래의 반도체 장치에 있어서는, 리드와 히트싱크의 접속을 위하여 전기절연성 접착테이프를 사용하므로 이하와 같은 문제점이 있다. 그 제1은, 접착제가 비교적 높은 흡습성을 가지기 때문에, 반도체 장치의 플라스틱패키지 내에 오염물질이 침입되기 쉽고, 반도체장치의 신뢰성을 손상시킬 우려가 있는 점이다. 제2는, 접착제의 가열경화처리와, 리드의 본딩에리어의 드라이클리닝처리라는 추가적 공정을 필요로 하는 점이다. 일반적으로는 리드프레임에 히트싱크를 부착한 후에 전기절연성 접착테이프의 접착제를 가열경화시키는 처리가 행해진다. 이 가열경화처리공정에서, 접착제에서 발생하는 가스가 오염물질이 되어 리드의 본드와이어 접속표면에 부착한다. 이 오염물질은 본드와이어의 접속불량을 야기시키는 원인이 된다. 이 때문에, 필요에 따라 오염물질을 드라이클리닝으로 제거하는 처리가 행해진다. 제3은, 본드와이어 접속공정에 있어서, 열로 접착제가 경화되는 일이 있고, 본드와이어 접속시에 리드가 접착제층내에 가라앉아 도피하므로 본드와이어의 접속불량을 야기하는 원인이 되는 점이다. 제4는 전기 절연성 접착테이프가 비교적 고가이기 때문에 반도체 장치의 코스트가 인상되는 한가지 요인이 되고 있다는 점이다.
따라서, 본 발명은 리드프레임과 히트싱크의 결합에 전기절연성 접착테이프 사용을 폐지함으로써 반도체장치의 신뢰성 향상을 도모하는 것 및 코스트 절감을 도모하는 것을 과제로 하고 있다.
도 1은 본 발명에 의거한 반도체장치(1)를 나타내는 일부 절결 사시도,
도 2는 리드프레임, 전기절연성시트, 히트싱크(heat sink)를 나타내는 사시도,
도 3은 리드프레임 조립체를 나타내는 일부 절결 평면도,
도 4는 도 3에 있어서의 IV-IV 단면도,
도 5는 도 3에 있어서의 V-V 단면도,
도 6은 리드프레임 조립체에 반도체다이를 탑재하고, 본드와이어를 접속한 상태의 단면도,
도 7은 밀봉물질의 주형공정을 나타내는 단면도,
도 8은 리드프레임 조립체의 다른 형성방법을 나타내는 확대단면도,
도 9는 다른 형상의 히트싱크를 사용한 리드프레임 조립체의 단면도.
본 발명에 있어서는, 도전성 리드의 내측부분과 히트싱크의 리드지지면 사이에 비접착성의 전기 절연성시트를 개재시킨다. 전기절연성시트가 비접착성이기 때문에, 리드프레임에 리드와 나란히 서포트바를 설치하고, 이것과 히트싱크를 전기절연성시트를 끼우고 코킹 등의 방법으로 상호 결합하였다. 본 발명의 반도체 장치의 제조과정에 있어서, 히트싱크는 서포트바를 통하여 리드프레임에 지지된다. 흡습성이 높은 전기절연성 접착테이프를 사용하지 않으므로 흡습에 따른 반도체 장치의 플라스틱패키지내의 오염물질 침입을 방지하고, 반도체장치의 신뢰성을 향상시킨다. 접착제의 가열경화처리가 불필요하기 때문에, 리드의 본딩에어리어의 오염에 따른 접속불량을 방지할 수 있고, 또 추가적인 드라이클리닝 처리를 생략할 수 있다. 리드와 히트싱크 사이에 접착제가 개재되지 않으므로 본드와이어 접속시에 리드가 침하를 저지할 수 있고, 본드와이어의 접속불량을 방지할 수 있다. 고가의 전기절연성 접착테이프를 사용하지 않으므로 반도체 장치의 제조비를 삭감할 수 있다.
본원발명의 목적을 이루기 위하여 본 명세서에서는, 반도체 다이를 위치시키기 위한 중앙개구부와, 이 중앙개구부 주변에 배치된 복수의 리드와, 복수의 서포트바와, 리드 상호간 및 리드와 서포트바 사이를 연계하는 외부고리를 갖는 리드프레임을 준비하는 공정과, 상기 개구부 위에 부착하기 위한 히트싱크로서 제1 표면과 이 제1 표면에 평행인 그 반대측의 제2 표면을 가지고, 제1 표면 주변부에는 상기 리드내측부분과, 상기 서포트바가 지지되는 리드지지면을, 또 리드지지면에 둘러싸인 그 내측에는, 상기 반도체다이를 부착하기 위한 다이부착면을 가지고, 제2 표면의 적어도 일부에 밀봉물질로부터 노출하는 노출면을 갖는 것을 형성하는 공정과,반도체 다이를 위치시키기 위한 중앙개구부를 가지고, 상기 히트싱크와 상기 리드프레임의 리드 사이를 전기적으로 절연하기 위한 비접착성 전기절연성시트를 형성하는 공정과, 리드프레임 조립체를 형성하기 위하여, 상기 리드 및 서포트바와 상기 히트싱크 사이에 상기 전기절연성시트를 끼우고, 히트싱크를 상기 서포트바의 내측부분에 결합하는 공정과, 반도체다이를 상기 히트싱크의 다이 부착면상에 접착하는 공정과, 복수의 도전성 본드와이어 일단을 각각 상기 반도체다이상의 콘택트패드의 어느 하나에 접속하는 공정과, 상기 복수의 도전성 본드와이어 타단을 각각 상기 리드프레임상의 리드의 어느 하나에 접속하는 공정과, 상기 히트싱크와, 반도체다이와, 도전성리드의 내측부분과, 전기절연성시트와, 본드와이어를 밀봉하고, 히트싱크의 제2 표면상의 노출면과, 도전성리드의 외측부분과, 서포트바의 외측부분을 외부로 노출시키도록 밀봉물질로 밀봉하는 공정과, 상기 외부고리를 절단하여 상기 리드 및 서포트 바의 외측부분 상호간을 분리하는 공정과, 상기 서포트바의 상기 밀봉물질에서 연장되어 나와있는 외측부분을 절제하는 공정을 구비한 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법이 제공된다.
또한 상기방법에 있어서 상기 리드프레임의 서포트바는 내측부분에 구멍을 가지고, 상기 전기절연성시트는 상기 서포트바의 구멍에 겹쳐지는 위치에 대응구멍을 가지고, 상기 히트싱크는 리드지지면상에 상기 서포트바 및 전기절연성시트 구멍에 삽입되는 돌기를 가지고, 리드프레임 조립체를 형성하기 위하여 상기 히트싱크의 리드지지면상에 전기절연성시트와 상기 리드프레임의 서포트바 내측부분을 겹치고, 상기 히트싱크의 돌기를 상기 서포트바 및 전기절연성시트의 합치된 구멍에 삽입하는 공정과, 상기 돌기를 압착하여 상기 히트싱크를 상기 리드프레임의 서포트바에 결합하는 공정을 또한 구비한 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법이 추가로 제공된다.
아울러, 상기방법에 있어서 상기 리드프레임의 서포트바는 내측부분에 구멍을 가지고, 상기 전기절연성시트는 상기 서포트바의 구멍에 겹쳐지는 위치에 대응구멍을 가지고, 상기 히트싱크는, 리드지지면상에 상기 서포트바 및 전기절연성시트 구멍에 대응하는 구멍을 가지고, 리드프레임 조립체를 형성하기 위하여, 상기 히트싱크의 리드지지면상에 전기절연성시트와 상기 리드프레임의 서포트바 내측부분을 겹치고, 상기 히트싱크, 전기절연성시트 및 서포트바의 구멍을 겹치는 공정과, 겹쳐진 히트싱크, 전기절연성시트 및 서포트바 구멍에 리벳을 삽통시키는 공정과, 상기 리벳을 압착하여 상기 히트싱크를 상기 리드프레임의 서포트바에 결합하는 공정을 또한 구비한 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법이 또한 제공된다.
(발명의 실시형태)
도면을 참조하여 본 발명의 실시형태를 설명한다. 도 1은 본 발명에 의거한 반도체장치(1)를 나타내는 일부 절결사시도이다. 반도체다이(2)가 적당한 열전도성 접착제(3)에 의해 히트싱크(4) 위에 장착해 있다. 복수의 리드(5)와 서포트바(6)가 히트싱크(4)) 주변에 대략 반경방향으로 배치되어 있다. 도면에는 4개의 모든 측면에 리드(5)를 갖는 반도체장치를 표시했으나, 본 발명은 4개보다 적은 측부에 리드(5)를 갖는 반도체장치에도 적용 가능하다. 리드(5)와 서포트바(6)는 전기절연성 시트(7)를 개재시켜서 히트싱크(4)상에 지지되어 있다. 도시하는 예에 있어서는 서포트바(6)는 4모서리에 배치하고, 내측부분에서 히트싱크(4)와의 사이에 전기절연성 시트(7)를 끼우고 히트싱크(4)상에 코킹고정되어 있다. 본드와이어(8)가 각 리드(5)의 내측 단부를 반도체다이(2)상의 선택된 콘택트패드(9)에 접속해 있다. 밀봉물질(10)이 히트싱크(4), 반도체다이(2), 본드와이어(8), 리드(5) 내측부분, 서포트바(6)를 둘러싸고 있다. 도면중에는 보이지 않으나 히트싱크(4)의 반도체다이(2)가 부착되지 않은 쪽 측면 일부는 밀봉물질(10) 외부로 노출되어 있다.
도 1에 도시한 반도체장치(1)는 대략 이하에 설명하는 방법으로 제조된다. 도 1는 복수의 리드(5)와 서포트바(6)를 갖는 리드프레임(11)과, 전기절연성시트(7)와, 히트싱크(4)를 나타내는 사시도이다. 리드(5)와 서포트바(6)는 외부고리(12)에 의해 소정위치에 유지되어 있다. 서포트바(6) 내측부분에는 구멍(13)이 형성되어 있다. 리드프레임(11)은 리드를 구성하기 위하여 종래부터 잘 알려져 있는 각종 금속으로 제작된다. 리드프레임(11)은 평면으로서 소망의 금속판으로부터 펀칭 또는 에칭에 의하여 제작된다. 도시의 외부고리(12)와 개구부(14) 형상은 대략 정사각형이지만, 어떤 형상 및 크기도 임의이며, 그 형상 및 크기는 내부에 놓여지는 반도체다이의 형상 및 크기에 따라 결정된다.
전기절연성 시트(7)는 폴리이미드등의 전기절연성 합성수지시트를 펀칭하여 제작된다. 전기절연성시트(7)는 대략 정사각형의 환상으로 리드프레임(11)의 개구부(14)보다 약간 작은 대략 정사각형의 중앙개구부(15)를 구비하고, 또 네모서리에 구멍(16)을 구비하고 있다. 전기절연성시트(7)는 접착제에 의해 피복되어 있지 않으므로 비교적 염가로 얻을 수 있다.
히트싱크(4)는 알루미늄 등의 열전도성이 양호한 금속판을 프레스성형하여 제작된다. 히트싱크(4)는 대략 정사각형으로 제1 표면(17)과 그 반대측의 제2 표면(18)을 갖는다. 제1 표면(17) 주변부에는 리드지지면(19)을, 또 리드지지면(19)에 둘러싸인 그 내측에는 리드지지면(19)에 대하여 평행으로 오목한 다이부착면(20)을 갖는다. 다이부착면(20)은 전기절연성시트(7)의 개구(15)보다 작은 대략 정사각형이다. 제2 표면(18) 주변부에는 리드지지면(19)의 반대측 주변면(21)을 또 주변면(21)에 둘러싸인 그 내측에는 주변면(21)에 대하여 평행으로 융기한 다이부착면(20)의 반대측 노출면(22)을 갖는다. 노출면(22)은 밀봉물질(10)외부로 노출하여 반도체다이(2)에 발생하는 열을 외부로 방산(放散)시키는데 공헌한다. 이 히트싱크(4) 형상은 노출면을 갖는 히트싱크를 박판소재에 의해 제작하는 것을 가능하게 한다. 박판소재는 긴 것을 로울하여 보관되므로 연속처리에 적합하고 취급이 편리하다. 또, 가공도 용이하다. 이 히트싱크(4)의 형상은 또한 밀봉물질(10)과의 긴 계면을 제공한다. 긴 계면은 긴 계면에 따라 내부에 침입하고자 하는 오염물질의 침입을 저지하는데 공헌한다. 그러나, 이 히트싱크(4)의 형상도 임의이다. 리드지지면(19)상에는 히트싱크(4)의 4 모서리부에 위치하여 돌기(23)가 형성되어 있다. 돌기(23)는 리드프레임(11)의 서포트바(6)의 구멍(13) 및 전기절연성시트(7) 4모서리의 구멍(16)에 합치하도록 배치되어 있다.
도 3 내지 도 5는 리드프레임(11), 전기절연성시트(7), 히트싱크(4)의 3자를 일체화하여 리드프레임 조립체(24)를 구성한 상태를 나타낸다. 전기절연성시트(7)는 히트싱크(4)의 리드지지면(19)상에 놓이고, 구멍(16)에 돌기(23)가 삽입된다. 리드프레임(11)의 리드(5) 안쪽부분과 서포트바(6) 안쪽부분은 전기절연성시트(7)상에 놓이고, 서포트바(6)의 구멍(13)에 히트싱크(4)의 돌기(23)가 삽입된다. 그리고 돌기(23) 꼭지부가 펀치로 압축하여 으깨어지고, 리드프레임(11), 전기절연성시트(7), 히트싱크(4) 3자가 일체화하여 리드프레임 조립체(24)가 형성된다. 히트싱크(4)는 서포트바(6)에 의해 리드프레임(11)상에 지지된다. 히트싱크(4)는 금속판으로 형성되어 있으므로 비교적 경량이기 때문에 서포트바(6)를 변형시킬 염려가 없다.
다음에 도 6을 참조한다. 리드프레임조립체(24)에 있어서의 히트싱크(4)의 다이부착면(20)상에 반도체다이(2)가 얹혀진다. 반도체다이(2)는 제1 표면(25)와 그 반대측의 제2 표면(26)을 갖는다. 제1 표면(25)상에는 복수의 콘택트패드(9)가 설치되어 있다. 제2 표면(26)이 열전도성 접착제(3)에 의해 히트싱크(4)의 다이부착면(20)상에 접착된다. 도전성 본드와이어(8) 일단이 반도체다이(2)상의 콘택트패드(9)의 어느 하나에 접속되고 타단이 리드프레임(11)상의 리드(5)의 어느 하나에 접속된다. 리드(5)는 비교적 탄성이 결핍된 전기절연성시트(7) 상에 접착제 등을 개재시키지 않고 직접 지지되어 있으므로 본드와이어(8) 접속시에 이동하기 어렵고 따라서 확실한 접속이 얻어진다.
다음에 도 7을 참조한다. 반도체다이(2)를 탑재한 리드프레임조립체(24)를 2개의 반부(27,28)를 갖는 몰드조립체(29)의 몰드캐비티(30)내에 배치하고, 2개의 반부(27,28)를 닫아, 몰드캐비티(30)내에 밀봉물질(10)을 충전한다. 2개의 반부(27,28)를 닫을 때, 히트싱크(4) 노출면(22)은 몰드캐비티(30) 내면에 압접된다. 밀봉물질(10)의 충전에 의해 히트싱크(4)와, 반도체다이(2)와, 도전성리드(5)의 안쪽 부분과, 전기절연성시트(7)와, 본드와이어(8)를 밀봉하고, 히트싱크(4) 노출면(22)과, 도전성리드(5)의 바깥쪽 부분과, 서포트바(6) 바깥쪽 부분을 외부로 노출시킨다. 밀봉물질(10)이 냉각하여 고화되면, 몰드조립체(29)를 개방하고, 반도체 장치(1)를 꺼낸다. 그후, 리드프레임(11)의 외부고리(12)가 잘려나가게 되고, 각 리드(5)와 서포트바(6)가 독립하여 반도체장치(1)의 개개 리드(5)를 형성한다. 서포트바(6)는 밀봉물질(10) 외측으로 연장되어 나와 있지 않다. 필요에 따라 밀봉물질(10) 외측으로 연장되어 나온 리드(5) 바깥부분을 굴곡시킬 수 있다.
도 8에는 리드프레임(11), 전기절연성시트(7), 히트싱크(4) 3자가 일체화하여 리드프레임조립체(24)를 형성하는 다른 방법을 나타낸다. 이 실시형태에 있어서는 히트싱크(4)에 돌기를 형성하는 대신 구멍(31)을 형성한다. 그리고 3자의 구멍(13,16,31)에 리벳(32)을 삽입하여 리벳(32) 선단을 펀치로 으깸으로써 리드프레임(11), 전기절연성시트(7), 히트싱크(4)를 일체화한다.
도 9에 도시하는 본 발명의 다른 실시형태에 있어서는 히트싱크(4)의 다이 부착면(20)과 리드지지면(19)이 플랫(flat)하에 형성되어 있다. 다이부착면(20)이 오목할 경우에는 그 위에 탑재되는 반도체다이(2)의 사이즈가 한정된다. 이 때문에, 반도체다이(2)의 사이즈에 적합하게 히트싱크(4)를 만들지 않으면 안된다. 이 실시형태에 있어서는, 다이부착면(20)과 리드지지면(19)이 평평한 동일면이기 때문에 탑재되는 반도체다이(2)의 사이즈 범위가 확대된다. 1사이즈의 히트싱크(4)에 의해 반도체 다이(2)의 비교적 광범위한 사이즈 변경에 대응할 수 있다. 이 히트싱크(4)의 다이 부착면(20)의 반대측 노출면(22)은 융기해 있다. 융기부분은 밀봉물질(10)과의 긴 계면을 제공한다. 긴 계면은 계면에 따라 내부에 침입하고자 하는 오염물질의 침입을 저지하는데 공헌한다. 기타 구조는 앞의 실시형태의 것과 공통이기 때문에 공통의 참조번호를 부기하여 설명을 생략한다.
이상과 같이, 본 발명에 있어서는 도전성 리드의 내측부분과 히트싱크의 리드지지면 사이에 비접착성 전기절연성 시트를 개재시킨다. 리드프레임에, 리드와 나란히 서포트바를 설치하고, 이것과 히트싱크를 전기절연성 시트를 끼우고 코킹 등의 방법으로 서로 결합한다. 본 발명의 반도체 장치의 제조과정에 있어서, 히트싱크는 서포트바를 통하여 리드프레임에 지지된다. 흡습성 높은 전기절연성 접착테이프를 사용하지 않으므로 흡습에 따른 반도체 장치의 플라스틱패키지내의 오염물질 침입을 방지하고, 반도체 장치의 신뢰성을 향상시킬 수 있다. 접착제의 가열경화처리가 불필요하기 때문에 리드의 본딩에어리어 오염에 따른 접속불량을 방지할 수 있고, 또, 추가적 드라이크리닝처리를 생략할 수 있다. 리드와 히트싱크 사이에 접착제가 개재하지 않으므로 본드와이어 접속시에 리드를 확실하게 지지할 수 있고, 본드와이어의 접속불량을 방지할 수 있다. 고가의 전기절연성 접착테이프를 사용하지 않으므로 반도체 장치의 제조비를 삭감할 수 있다.

Claims (6)

  1. 제1 표면과, 이 제1 표면에 평행인 그 반대측의 제2 표면을 구비하고, 제1 표면 주변부에는 리드지지면을, 또 리드지지면에 둘러싸인 그 내측에는 다이 부착면을 가지며, 제2 표면의 적어도 일부에는 노출면을 갖는 히트싱크와,
    복수의 콘택트패드를 갖는 제1 표면과 그 반대측의 제2 표면을 가지며, 제2 표면이 상기 히트싱크의 다이부착면상에 부착된 반도체다이와,
    상기 반도체다이의 제2 표면을 상기 히트싱크의 제1 표면상의 다이부착면상에 부착하기 위한 접착물질과,
    각각 내측단과 외측단을 가지고, 내측단을 포함한 내측부분이 상기 히트싱크의 제1 표면상의 리드부착면상에 지지되는 복수의 도전성리드와,
    상기 도전성리드의 내측부분과, 상기 히트싱크의 리드지지면 사이에 개설되는 비접착성 전기절연성물질과,
    각각 상기 콘택트패드의 어느 하나를 상기 리드의 어느 하나의 내측부분에 접속하는 복수의 도전성 본드와이어와,
    상기 히트싱크와, 반도체다이와, 접착물질과, 도전성리드의 내측부분과, 전기절연물질과 본드와이어를 밀봉하고, 히트싱크의 제2 표면상의 노출면을 외부로 노출시키는 밀봉물질을 갖는 것을 특징으로 하는 수지밀봉형 반도체장치.
  2. 제1 표면과 이 제1 표면에 평행인 그 반대측의 제2 표면을 가지고, 제1 표면 주변부에는 리드지지면을, 또 리드지지면에 둘러싸인 그 내측에는 다이 부착면을 가지고, 제2 표면의 적어도 일부에는 노출면을 갖는 히트싱크와,
    복수의 콘택트패드를 갖는 제1 표면과 그 반대측의 제2 표면을 가지고, 제2 표면이 상기 히트싱크의 다이 부착면상에 부착된 반도체 다이와,
    상기 반도체 다이의 제2 표면을 상기 히트싱크의 제1 표면상의 다이 부착면상에 부착하기 위한 접착물질과,
    각각 내측단과 외측단을 가지며, 내측단을 포함한 내측부분이 상기 히트싱크의 제1 표면상의 리드부착면 위에 지지되는 복수의 도전성리드와
    상기 히트싱크의 제1 표면상의 리드부착면위에 지지되는 서포트바와,
    상기 도전성 리드의 내측부분 및 상기 서포트바와 상기 히트싱크의 리드지지면 사이에 개설되는 비접착성 전기절연성 시트와,
    각각 상기 콘택트패드의 어느 하나를 상기 리드의 어느 하나의 내측부분에 접속하는 복수의 도전성 본드와이어와,
    상기 히트싱크와, 반도체다이와, 접착물질과, 도전성리드의 내측부분과, 전기절연물질과 본드와이어를 밀봉하고, 히트싱크의 제2 표면상의 노출면을 외부로 노출시키는 밀봉물질을 가지고,
    상기 서포트바는 구멍을 가지고 상기 전기절연성 시트는, 상기 서포트바의 구멍에 겹치는 대응구멍을 가지고, 상기 히트싱크는 리드지지면상에 상기 서포트바 및 전기절연성 시트의 구멍을 관통하여 선단이 압착된 돌기를 가지고, 이 압착된 돌기에 의해 서포트바와 히트싱크가 상호결합되어 있는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  3. 제 2 항에 있어서, 상기 서포트바는 구멍을 가지고 상기 전기절연성 시트는, 상기 서포트바의 구멍에 겹치는 대응구멍을 가지고, 전기절연성 시트 및 서포트바의 구멍에 양단이 압착된 리벳이 관통하고, 이 압착된 리벳에 의해 서포트바와 히트싱크가 서로 결합되어 있는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  4. 반도체 다이를 위치시키기 위한 중앙개구부와, 이 중앙개구부 주변에 배치된 복수의 리드와, 복수의 서포트바와, 리드 상호간 및 리드와 서포트바 사이를 연계하는 외부고리를 갖는 리드프레임을 준비하는 공정과,
    상기 개구부 위에 부착하기 위한 히트싱크로서 제1 표면과 이 제1 표면에 평행인 그 반대측의 제2 표면을 가지고, 제1 표면 주변부에는 상기 리드내측부분과, 상기 서포트바가 지지되는 리드지지면을, 또 리드지지면에 둘러싸인 그 내측에는, 상기 반도체다이를 부착하기 위한 다이부착면을 가지고, 제2 표면의 적어도 일부에 밀봉물질로부터 노출하는 노출면을 갖는 것을 형성하는 공정과,
    반도체 다이를 위치시키기 위한 중앙개구부를 가지고, 상기 히트싱크와 상기 리드프레임의 리드 사이를 전기적으로 절연하기 위한 비접착성 전기절연성시트를 형성하는 공정과,
    리드프레임 조립체를 형성하기 위하여, 상기 리드 및 서포트바와 상기 히트싱크 사이에 상기 전기절연성시트를 끼우고, 히트싱크를 상기 서포트바의 내측부분에 결합하는 공정과,
    반도체다이를 상기 히트싱크의 다이 부착면상에 접착하는 공정과,
    복수의 도전성 본드와이어 일단을 각각 상기 반도체다이상의 콘택트패드의 어느 하나에 접속하는 공정과,
    상기 복수의 도전성 본드와이어 타단을 각각 상기 리드프레임상의 리드의 어느 하나에 접속하는 공정과,
    상기 히트싱크와, 반도체다이와, 도전성리드의 내측부분과, 전기절연성시트와, 본드와이어를 밀봉하고, 히트싱크의 제2 표면상의 노출면과, 도전성리드의 외측부분과, 서포트바의 외측부분을 외부로 노출시키도록 밀봉물질로 밀봉하는 공정과,
    상기 외부고리를 절단하여 상기 리드 및 서포트 바의 외측부분 상호간을 분리하는 공정과,
    상기 서포트바의 상기 밀봉물질에서 연장되어 나와있는 외측부분을 절제하는 공정을 구비한 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  5. 제 4 항에 있어서, 상기 리드프레임의 서포트바는 내측부분에 구멍을 가지고, 상기 전기절연성시트는 상기 서포트바의 구멍에 겹쳐지는 위치에 대응구멍을 가지고, 상기 히트싱크는 리드지지면상에 상기 서포트바 및 전기절연성시트 구멍에 삽입되는 돌기를 가지고,
    리드프레임 조립체를 형성하기 위하여 상기 히트싱크의 리드지지면상에 전기절연성시트와 상기 리드프레임의 서포트바 내측부분을 겹치고, 상기 히트싱크의 돌기를 상기 서포트바 및 전기절연성시트의 합치된 구멍에 삽입하는 공정과,
    상기 돌기를 압착하여 상기 히트싱크를 상기 리드프레임의 서포트바에 결합하는 공정을 또한 구비한 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  6. 제 4 항에 있어서, 상기 리드프레임의 서포트바는 내측부분에 구멍을 가지고, 상기 전기절연성시트는 상기 서포트바의 구멍에 겹쳐지는 위치에 대응구멍을 가지고, 상기 히트싱크는, 리드지지면상에 상기 서포트바 및 전기절연성시트 구멍에 대응하는 구멍을 가지고,
    리드프레임 조립체를 형성하기 위하여, 상기 히트싱크의 리드지지면상에 전기절연성시트와 상기 리드프레임의 서포트바 내측부분을 겹치고, 상기 히트싱크, 전기절연성시트 및 서포트바의 구멍을 겹치는 공정과,
    겹쳐진 히트싱크, 전기절연성시트 및 서포트바 구멍에 리벳을 삽통시키는 공정과,
    상기 리벳을 압착하여 상기 히트싱크를 상기 리드프레임의 서포트바에 결합하는 공정을 또한 구비한 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
KR1019970027941A 1996-06-28 1997-06-27 히트싱크를구비한수지밀봉형반도체장치및그의제조방법 KR100263514B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP08188283 1996-06-28
JP96-188283 1996-06-28

Publications (2)

Publication Number Publication Date
KR980006162A KR980006162A (ko) 1998-03-30
KR100263514B1 true KR100263514B1 (ko) 2000-08-01

Family

ID=16220939

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970027505A KR100263513B1 (ko) 1996-06-28 1997-06-26 히트싱크를구비한수지밀봉형반도체장치및그의제조방법
KR1019970027941A KR100263514B1 (ko) 1996-06-28 1997-06-27 히트싱크를구비한수지밀봉형반도체장치및그의제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019970027505A KR100263513B1 (ko) 1996-06-28 1997-06-26 히트싱크를구비한수지밀봉형반도체장치및그의제조방법

Country Status (3)

Country Link
US (3) US5798570A (ko)
KR (2) KR100263513B1 (ko)
TW (2) TW353790B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798570A (en) * 1996-06-28 1998-08-25 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package with thermal dissipation means
US6252772B1 (en) 1999-02-10 2001-06-26 Micron Technology, Inc. Removable heat sink bumpers on a quad flat package
US6061242A (en) * 1999-02-25 2000-05-09 Micron Technology, Inc. Die paddle heat sink with thermal posts
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
US6376266B1 (en) * 2000-11-06 2002-04-23 Semiconductor Components Industries Llc Semiconductor package and method for forming same
US6456515B1 (en) 2000-11-27 2002-09-24 Briggs & Stratton Corporation Three-phase H-bridge assembly and method of assembling the same
KR100819794B1 (ko) * 2002-04-02 2008-04-07 삼성테크윈 주식회사 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2004014823A (ja) * 2002-06-07 2004-01-15 Renesas Technology Corp 半導体装置及びその製造方法
US20040170671A1 (en) * 2003-03-05 2004-09-02 Jian Tao Thin wall gloves that release chlorine dioxide
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
DE102006028816B4 (de) * 2006-06-21 2008-05-15 Hansatronic Gmbh Verfahren zum getakteten, kontinuierlichen Herstellen von beidseitig umspritzten flexiblen Leiterplatten
WO2008148036A1 (en) * 2007-05-25 2008-12-04 Molex Incorporated Heat sink for a heat generator and a power source
JP2012033665A (ja) * 2010-07-30 2012-02-16 On Semiconductor Trading Ltd 半導体装置及びその製造方法
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
US9497570B2 (en) 2014-02-06 2016-11-15 Nimbelink Corp. Embedded wireless modem
USD731491S1 (en) * 2014-02-07 2015-06-09 NimbeLink L.L.C. Embedded cellular modem
TWI574441B (zh) * 2014-04-15 2017-03-11 聖約翰科技大學 可撓性發光二極體之連續加工裝置
JP1563812S (ko) * 2016-04-11 2016-11-21
JP1580899S (ko) * 2016-11-15 2017-07-10
JP1577511S (ko) * 2016-11-15 2017-05-29
JP1603359S (ko) * 2017-10-19 2018-05-07
JP1603358S (ko) * 2017-10-19 2018-05-07
USD859334S1 (en) 2017-10-26 2019-09-10 Mitsubishi Electric Corporation Semiconductor device
USD906271S1 (en) * 2018-04-13 2020-12-29 Rohm Co., Ltd. Semiconductor module
JP1632999S (ko) * 2018-06-12 2019-06-03
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件
USD934187S1 (en) * 2020-01-21 2021-10-26 Lang Cheng Integrated circuit package
USD937231S1 (en) * 2020-04-06 2021-11-30 Wolfspeed, Inc. Power semiconductor package
USD1009818S1 (en) * 2021-10-13 2024-01-02 Rohm Co., Ltd. Semiconductor device
JP1711418S (ja) * 2021-10-13 2022-03-31 半導体素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01171256A (ja) * 1987-12-25 1989-07-06 Fuji Electric Co Ltd 半導体装置の組立構造
KR940016705A (ko) * 1992-12-14 1994-07-23 김광호 반도체장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0257681A3 (en) * 1986-08-27 1990-02-07 STMicroelectronics S.r.l. Method for manufacturing plastic encapsulated semiconductor devices and devices obtained thereby
JPH02306639A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 半導体装置の樹脂封入方法
JPH0565746A (ja) * 1991-09-05 1993-03-19 Toray Ind Inc 繊維補強水硬性無機質材料
IT1252136B (it) * 1991-11-29 1995-06-05 St Microelectronics Srl Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica, con mezzi per una connessione elettrica al dissipatore di alta affidabilita'
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5378924A (en) * 1992-09-10 1995-01-03 Vlsi Technology, Inc. Apparatus for thermally coupling a heat sink to a lead frame
US5394607A (en) * 1993-05-20 1995-03-07 Texas Instruments Incorporated Method of providing low cost heat sink
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5486720A (en) * 1994-05-26 1996-01-23 Analog Devices, Inc. EMF shielding of an integrated circuit package
US5886396A (en) * 1995-06-05 1999-03-23 Motorola, Inc. Leadframe assembly for conducting thermal energy from a semiconductor die disposed in a package
US5770479A (en) * 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process
US5798570A (en) * 1996-06-28 1998-08-25 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package with thermal dissipation means

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01171256A (ja) * 1987-12-25 1989-07-06 Fuji Electric Co Ltd 半導体装置の組立構造
KR940016705A (ko) * 1992-12-14 1994-07-23 김광호 반도체장치

Also Published As

Publication number Publication date
KR100263513B1 (ko) 2000-08-01
TW349249B (en) 1999-01-01
KR980006155A (ko) 1998-03-30
US6020649A (en) 2000-02-01
US5798570A (en) 1998-08-25
US6274408B1 (en) 2001-08-14
TW353790B (en) 1999-03-01
KR980006162A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100263514B1 (ko) 히트싱크를구비한수지밀봉형반도체장치및그의제조방법
JP2811170B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR970006533B1 (ko) 반도체장치 및 그 제조방법
US5939779A (en) Bottom lead semiconductor chip stack package
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US5686698A (en) Package for electrical components having a molded structure with a port extending into the molded structure
US6242798B1 (en) Stacked bottom lead package in semiconductor devices
US6291262B1 (en) Surface mount TO-220 package and process for the manufacture thereof
US6184575B1 (en) Ultra-thin composite package for integrated circuits
US6181560B1 (en) Semiconductor package substrate and semiconductor package
JPH08250641A (ja) 半導体装置とその製造方法
JP3259377B2 (ja) 半導体装置
US20010042912A1 (en) Dual-die integrated circuit package
JP2000243880A (ja) 半導体装置とその製造方法
JP2518994B2 (ja) 半導体装置
JP2960698B2 (ja) ヒートシンクを備えた樹脂封止型半導体装置及びその製造方法
JPH03280453A (ja) 半導体装置及びその製造方法
JP2969591B2 (ja) ヒートシンクを備えた樹脂封止型半導体装置の製造方法
JPH1012788A (ja) 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
KR100262812B1 (ko) 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법
KR20000035215A (ko) 반도체 장치 및 그 제조 방법
KR100262811B1 (ko) 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법
JPH11219969A (ja) 半導体装置
JP2000068430A (ja) ヒートシンクを備えた樹脂封止型半導体装置
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee