JP3283130B2 - ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置 - Google Patents

ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置

Info

Publication number
JP3283130B2
JP3283130B2 JP31339693A JP31339693A JP3283130B2 JP 3283130 B2 JP3283130 B2 JP 3283130B2 JP 31339693 A JP31339693 A JP 31339693A JP 31339693 A JP31339693 A JP 31339693A JP 3283130 B2 JP3283130 B2 JP 3283130B2
Authority
JP
Japan
Prior art keywords
elements
lines
data
redundant
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31339693A
Other languages
English (en)
Other versions
JPH06232770A (ja
Inventor
マリヌス ヘラルダス マリア トルーイツェン ルドヴィカス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH06232770A publication Critical patent/JPH06232770A/ja
Application granted granted Critical
Publication of JP3283130B2 publication Critical patent/JP3283130B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515Reed-Solomon codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909Product codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927Decoding strategies
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、少なくとも2つの異な
る誤り保護の度合でディジタルデータを符号化する方法
であって、前記データの均一サイズのユーザエレメント
を少なくとも2次元のアレイに分配し、前記2次元の内
の少なくとも一方向における前記ユーザエレメントに第
1線形符号化のために前記均一サイズの第1冗長エレメ
ントを補足し、且つ前記2次元の内の少なくとも第2方
向における前記ユーザエレメント及び第1冗長エレメン
トに第2線形符号化のために前記均一サイズの第2冗長
エレメントを補足して、前記ディジタルデータを少なく
とも2つの異なる誤り保護の度合で符号化する方法に関
するものである。本発明は前記方法にて符号化したユー
ザデータを復号化する方法にも関するものである。さら
に本発明は前記符号化方法及び復号化方法を実施するた
めの装置にも関するものである。
【0002】
【従来の技術】前述した符号化方法については米国特許
第4.680.764 号に記載されており、これにはコンパクト
ディスクの読取専用メモリ、即ちCD−ROMにおける
所謂第3層の誤り保護フォーマットが示されている。こ
の場合の符号は、第2冗長エレメントが第1誤り保護符
号によっては保護されないことからして擬似積コードで
ある。このことは第2冗長エレメントの誤り保護の度合
がユーザエレメントか、又は第1冗長エレメントの誤り
保護の度合よりも低いことを意味している。或る所定の
ユーザエレメントに及ぶ妨害が他のユーザエレメントに
及ぶ妨害よりも比較的大きなダメージをまねいたりする
ために、前者のユーザエレメントの方が後者のユーザエ
レメントよりも高い重要度を有することが屡々あること
を確かめた。例えば、コンピュータのデータはオーディ
オデータよりも遙かに繊細であり、オーディオデータの
誤りは内挿法によるような方法にて隠すことができる
も、コンピュータのデータはそのようにすることができ
ない。又、人間の眼は耳よりもずっとごまかし易いた
め、オーディオデータの方がビデオデータよりも繊細で
ある。単一カテゴリの情報でも、所定のユーザエレメン
トに他のユーザエレメントに対して行われる以上の特別
な保護手段を講じるのがよいこともある。このような特
別の保護手段を講じるのがよいとするエレメントの例
に、例えばビデオ画像の輝度スケーリングファクタのよ
うなものがある。
【0003】
【発明が解決しようとする課題】本発明はユーザエレメ
ントに対する誤り保護を様々な度合で行なう原理を保持
し、大き目めの冗長性を用いて行なう増強保護に対して
それなりに入−出力を細かく分析することにある。特
に、本発明の目的は種々の誤り保護レベルで簡単に符号
化できると共に、それぞれ低目又は高めの誤り保護レベ
ルに値するユーザエレメントを容易に選択できる冒頭に
て述べたディジタルデータ符号化方法及びこの符号化方
法にて符号化したユーザデータを復号化する方法並びに
これらの方法を実施するための装置を提供することにあ
る。
【0004】
【課題を解決するための手段】本発明は、少なくとも2
つの異なる誤り保護の度合でディジタルデータを符号化
する方法であって、前記データの均一サイズのユーザエ
レメントを少なくとも2次元のアレイに分配し、前記2
次元の内の少なくとも一方向における前記ユーザエレメ
ントに第1線形符号化のために前記均一サイズの第1冗
長エレメントを補足し、且つ前記2次元の内の少なくと
も第2方向における前記ユーザエレメント及び第1冗長
エレメントに第2線形符号化のために前記均一サイズの
第2冗長エレメントを補足して、前記ディジタルデータ
を少なくとも2つの異なる誤り保護の度合で符号化する
方法において、ユーザエレメントの少なくとも1つの第
1ラインに対する前記第1線形符号化が、ユーザエレメ
ントの少なくとも1つの第2ラインに対するよりも高い
誤り保護の度合で行われるように、第1符号として実現
される前者の第1線形符号化による第1符号が、第2符
号として実現される後者の第2線形符号化による前記第
2冗長エレメントよりも多くの第1冗長エレメントを有
することを特徴とする
【0005】ユーザエレメントをアレイ状に編成するこ
とは、様々な符号を並列に発生する一連のマルチシンボ
ル符号ワードとして系統だて、各シンボルを1ビットで
表わすことができ、好ましくはデータ処理に好適な8ビ
ット又は他の任意の好適なフォーマットに編成できるの
で、単純さの点で特に有利である。
【0006】前記第1符号化の全ての符号ワードは第1
サイズの均一な大きさとし、前記第2符号化の全ての符
号ワードは第1サイズの均一な大きさとするのが有利で
ある。このことは特に、受信データをメモリに中間記憶
させたり、データを物理的な媒体チャネル又は放送によ
り伝送する際のシンボルのインタリービングを簡単に制
御する場合にも確実に云えることである。特別な冗長性
は符号ワード全体又はその一部に持たせて、大きな符号
ワードとすることができる。
【0007】前記高度の誤り保護は最小距離を大きくし
て行なうのが有利である。このことは訂正及び/又は検
出し得る誤ったユーザエレメントの数で測定されるよう
な第1符号に対する誤り保護が高くなることを意味す
る。バースト誤りの如き所定のタイプの誤り保護を高め
る手段を講じることもできるが、このような誤りは最小
距離を大きくして表わすことはできない。バースト符号
に対して高度な誤り保護をする符号の例として所謂ファ
イヤ符号がある。
【0008】前記第1線形符号も前記第2冗長エレメン
トを保護すべく配列するのが有利である。これにより符
号編成が特に簡単となる。前記第1符号は前記第2符号
のサブ符号とするのが有利である。このようにすれば一
方の符号用に用いられるハードウェアのかなりの部分を
他方の符号用に再利用できるので符号化および復号化が
簡単となる。
【0009】本発明は前述したようにして符号化したユ
ーザデータを復号化する方法にも関するものであり、マ
ルチシンボル符号ワードを単独で復号化すること自体は
一般によく成されていることである。冗長エレメントに
関連する数によって、或る特定の度合の誤り保護をする
様々な戦略をとることができるも、このような戦略は実
際に用いられる符号にも依存している。前記アレイに関
連する前記第1符号のいずれかの符号ワードを復号化で
きるようにする前に、先ず、前記アレイに関連する前記
第2符号の全ての符号ワードを復号化するのが有利であ
る。これは復号化にとって極めて簡単な方法である。特
に、第2符号ワードがバースト誤りを含んでいる場合に
は、通常この第2符号ワードの復号化は失敗するが、こ
のような失敗を適当な第1復号ワードに対する消去フラ
グに変換して、その復号化の負担を減らすことができ
る。誤り復号化技法には多数の方法が開発されており、
これらの方法を実際に用いたり、組合わせて用いたりす
ることができる。
【0010】
【実施例】図1は誤り保護符号化の第1フォーマットを
示す。バイトの如きデータシンボルは行列状に配列され
る。一番上の行には13個のデータシンボルD00----D0c
があり、次の7つの各行にも同様に13個のデータシンボ
ルがある。その次の2つの各行には僅か8個のデータシ
ンボルしかない。次いで、第1列には4個のパリティシ
ンボルP30----P00があり、次の4つの列にも同様に4
個のパリティシンボルがある。次の8つの各列にはパリ
ティシンボルが2個づつあるだけである。この際、各列
をリードンロモン符号に従って符号化して、4つのパリ
ティシンボルを有する符号が2−パリティシンボル符号
のサブ符号となるようにするのが有利である。簡単化の
ために、本例では2元BCH符号の如き他のコードは考
慮しないものとする。なお、サブ符号は特別なゼロを生
成多項式に導入することにより生成する。このことはゼ
ロの数が少ない生成多項式が、ゼロの数が多い多項式の
因数となることを意味している。従って、サブ符号は大
き目の距離を有し、しかも符号ワードの数が少ない。そ
こで、初期の列に対するサブ符号を用いることにより、
例えば初期の列に対するシンドロームシンボルの一部を
後の列に対するシンドロームシンボルと全く同じ式によ
り計算することができるので、初期の列のために存在す
るハードウェアを後の列にも用いることができる。こう
した戦略を伴うハードウェア部分は勿論一般的なことで
あって、何等特別なことではない。初期の列のシンボル
的最小距離は5であり、これにより2−シンボルの訂正
が可能となる。後の列のシンボル的最小距離は3であ
り、これにより1−シンボルの訂正が可能である。実際
に存在するパリティシンボルの数により他の誤り保護を
するやり方は当業者に周知である。使用符号は必ずしも
リードソロモン符号とする必要はなく、線形符号とする
のも好適であり、このことは2つの正しい符号ワードの
和が再び正しい符号ワードを発生することを意味する。
「正しい符号ワード」なる用語は、標準慣用語が「符号
ワード」であり、誤り訂正の原理がこの場合には非符号
ワードのいずれもが成る特定の符号ワードに関連付けら
れるようにすべきであることからして、冗長的表現では
ある。符号もユーザエレメント又はユーザシンボルのレ
ベルでシステマチックとするのが好適である。線形符号
をシンボルの順列によりシステマチックに作ることがで
きることは当業者に既知である。一方、システマチック
な符号におけるシンボル順列は結果的に線形符号を維持
する。そこで、特に意図したフォーマットにおける符号
のような符号の場合に、例のリードソロモン符号を用い
ると、復号化が大いに促進される。さらに、こうした符
号に対する誤り保護の度合も容易に確かめられる。前述
したように、こうした符号は必ずしも最大距離引き離す
必要はなく、それは他の様々なクラスの符号も適当な保
護レベルで発生させるからである。
【0011】図示のように、各行にも3つのパリティシ
ンボルがあり、リードソロモン符号の場合のこれらのパ
リティシンボルの最小距離は4であり、従ってシンボル
状の単一誤りを訂正でき、二重の誤り検出をすることが
できる。最初の解法は、前記3つのパリティシンボルが
それらの各行における全てのシンボルをカバーするよう
にすることである。これより、シンボルQA0,QA1,Q
A2,QB0,QB1,QB2がそれらの各行及び各列の双方の
パリティシンボルを構成することになるので、準積コー
ドとなり、これによりQ個のパリティシンボルの行に距
離が4の誤り保護を与えることにもなる。第2の解法は
CD−ROMに関連しているものに相当し、Q個のパリ
ティシンボルに関連する符号ワードは各行を経てジャン
プする。例えば、このような符号ワードは次のようなシ
ンボル、即ちQ52,Q41,Q30,D2C,D1B,D0A,P
09,P18,D97,D86----20により構成することが
できる。この場合にはQ個のパリティシンボルは縦の符
号によっては保護されない。
【0012】様々な符号の生成マトリッスを賢明に選択
することにより、最初の5列の符号を列6から列13まで
の符号のサブ符号とすることができる。このことは、前
記の列の正しい符号ワードがいずれも後者の列の正しい
符号ワードを構成するも、その逆は成立しないことを意
味する。当然、このことからしてエンコーダ用のハード
ウェアが節約されることになり、又デコーダ用のハード
ウェアも時には節約されることになる。さらに、行( 又
は、適用できれば対角線) の符号ワードの生成マトリッ
クスとパリティチェックマトリックスとを大いに対応付
けることもでき、これもハードウェアの節約につなが
る。二次元アレイに関連する前述したことは、このアレ
イの一次元方向においてのみ第1及び第2符号によりそ
れぞれ2通りの異なる度合の誤り保護が成されるという
ことである。アレイのレイアウトはパラメータを変えな
くても、例えば列や、他の寸法等を変えることにより必
要に応じて変えることができる。本発明の思想は拡大さ
せることができ、その1つとしてアレイを2次元以上、
例えば3次元とすることができ、第2として、誤り保護
の度合を図面の列に沿って示した2つ以上とすることが
でき、第3としてアレイの一方向又は2方向以上の方向
における異なる度合の誤り保護をもっと多くすることも
できる。さらに、図1にユーザデータとして示したブロ
ックに追加の内部誤り保護を持たせたり、又は図1の配
列を高次誤り保護編成の従属層とすることもできる。
【0013】図2は本発明による符号化及び/又は復号
化装置のブロック図である。この図の最も複雑な形態に
て符号化及び復号化処理の双方を行なうことができるの
であって、大底の場合には、いずれか一方の処理だけを
実行できるようにする。この場合に、エンコーダ及びデ
コーダの内部構成は全く異なるが、図面の簡潔化のため
にセットアップを同じように示してあり、従ってこのこ
とが本発明の限定につながると解釈されるべきではな
い。そこで先ず符号化装置として使用する場合につき説
明する。ユーザエレメントは或る種のビット、シンボル
及びブロック同期ビットを伴って入力端子20に到達す
る。入力ユニット22はユーザエレメントを受取り、必要
に応じてこれらのエレメントを入力ストア24に蓄積する
ように変換する。このために汎用制御装置30が必要なス
トアアドレスを割当てる。列パリティシンボルは、その
列のパリティシンボルへの各ユーザエレメントのコント
リビューション(貢献度)が直接累算されるので、第1
エンコーダ装置26によってオンザフライ (on the fly)
に発生させることができる。入力ユニット22は、ユーザ
エレメントの複数列の内の1つの列が完全に受信され、
従って関連するP個のシンボルが用意されると、その旨
を汎用制御装置30に知らせる。全ての列が処理し終わる
と、遷移素子28が動作して、第2エンコーダ装置32が同
様に行パリティシンボルを発生して出力ストア34に蓄積
する。全てのエレメント、即ちユーザエレメント及び列
冗長エレメントが処理され、又全ての行冗長エレメント
が発生したら、出力ユニット36が動作して、符号ブロッ
クが出力端子38に出現することができる。汎用制御装置
30が全てのアドレス及び操作手順を正確に追跡できるよ
うにしさえすれば、各エンコーダ及びストアを共用する
こともできる。上述したような動作は入力端子20が、出
力端子38のいずれかにてインターリービング又はデイン
ターリービングするようにして行なうことができる。図
示してはないが、行と列パリティの双方はユーザエレメ
ントの受信と相俟ってオンザフライに生成されるように
することもできる。
【0014】次いで、図2の装置を復号化装置として使
用する場合につき説明する。ユーザエレメントの符号ブ
ロックは或る種のビット、シンボル及びブロック同期ビ
ットを伴って入力端子20に到達する。入力ユニット22は
ユーザエレメントを受取り、必要に応じこれらのエレメ
ントを入力ストア24に蓄積するように変換する。このよ
うな変換はエレメントの情報内容には影響を及ぼさない
が、エレメントの表現を変えることがある。エレメント
を入力ストア24に正しく蓄積するために、汎用制御装置
30は必要なストアドレスを割当てる。行シンドロームシ
ンボルは、その行のシンドロームへの各ユーザエレメン
トの貢献度が直接累算されるので、第1デコーダ装置26
によってオンザフライに発生させることができる。入力
ユニット22はユーザエレメントの複数行の内の1つの行
が完全に受信され、従って当面のワードの復号化が行わ
れると、その旨を汎用制御装置30に知らせる。こうして
得られる結果は、誤り訂正用に採用した戦略を考慮して
「誤りなし」か、「誤り訂正した」か、又は「誤りが存
在するも、訂正してない」のいずれかとすることができ
る。後者の2 つの各ケースは、ここでは詳細に説明しな
いが、当業者に既知のように、当面のワードの全てのシ
ンボル又はその特定のシンボルにフラグを付けて暗示さ
せることができる。全ての行が処理し終わると、デコー
ダ装置26がその出力端子に汎用制御装置30へのイネーブ
ル信号を発生して、この制御装置が遷移素子28を動作さ
せ、入力ストア24に存在するシンボルを出力ストア34に
各列毎に転送し、この際第2デコーダ装置32が同様に、
出力ストア34に一緒に蓄積する列シンドロームシンボル
を発生するようにすることができる。列シンドロームは
入力側にて行シンドロームと一緒に生成することもでき
る。この場合には列シンドロームを出力ストア34に蓄積
されるシンボルと一緒に更新する必要がある。こうして
成る列の全てのエレメントを処理したら、シンドローム
シンボル及び場合によっては、第1段階にて発生させた
フラグを用いて当面の列を復号化する。前述したよう
に、こうして得られる結果は、「誤りなし」、「誤り訂
正した」又は「誤りがあるも、訂正してない」のいずれ
かとすることができる。この後者の場合には行復号化処
理をもう一度行なうことは当業者に周知なことであり、
この詳細については前述した通りである。全ブロックが
復号化されると、出力ユニット36が作動して、出力端子
38に復号ブロックが現われる。必要ならば、汎用制御装
置30が全てのアドレス及び操作手順を正確に追跡できる
ようにしさえすれば、各デコーダ及びストアを共用する
ことができる。図示のような動作は入力端子20か、出力
端子38のいずれかにてインターリービング又はデインタ
ーリービングさせて行なうことができる。
【図面の簡単な説明】
【図1】誤り保護符号化の第1フォーマットを示す図で
ある。
【図2】本発明による符号化及び/又は復号化装置を示
すブロック図である。
【符号の説明】
20 ユーザエレメント入力端子 22 入力ユニット 24 入力ストア 26 第1エンコーダ装置(第1デコーダ装置) 28 遷移素子 30 汎用制御装置 32 第2エンコーダ装置(第2デコーダ装置) 34 出力ストア 36 出力ユニット 38 符号(復号)ブロック出力端子
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Groenewoudseweg 1, 5621 BA Eindhoven, T he Netherlands (56)参考文献 特開 平1−321734(JP,A) 欧州特許603932(EP,B1) (58)調査した分野(Int.Cl.7,DB名) H03M 13/00 H04L 1/00

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項1】 データブロックにおける均一サイズのデ
    ィジタルデータエレメントを準積符号に従って少なくと
    も2つの異なる誤り保護の度合いで符号化する方法であ
    って、当該符号化方法が: 前記データエレメントを符号化装置の入力端子にて受け
    取るステップと; 前記データブロックにおけるデータエレメントを前記符
    号化装置内で次ぎのようにして符号化するステップ、即
    ち: 前記データエレメントを受取ったら、これらのデータエ
    レメントを、少なくとも二次元の各次元方向における複
    数のラインから成る二次元のアレイに、前記二次元のう
    ちの第1方向における少なくとも2つのラインが、これ
    らのライン内に異なる数のデータエレメントを有するよ
    うに分配し; 前記二次元の第1方向におけるデータエレメントに第1
    冗長エレメントを1つ以上の第1システマティック符号
    に従って補足して、該第1方向における1つ以上のデー
    タエレメントを内部に包含している全てのラインが同数
    のエレメントを有すると共に、これらの各ラインが少な
    くとも1個の別個の第1冗長エレメントを内部に包含
    し、1個以上のデータエレメントを内部に包含している
    前記二次元の第1方向における各ラインにおける前記少
    なくとも1個の別個の第1冗長エレメントが、該ライン
    内に含まれる1個以上のデータエレメントに対する誤り
    保護を行うようにし;且つ 前記二次元の第2方向におけるデータエレメント及び第
    1冗長エレメントに1つ以上の第2システマチック符号
    に従って第2冗長エレメントを補足して、該第2方向に
    おける1つ以上のデータエレメント及び/又は第1冗長
    エレメントを内部に包含している全てのラインが同数の
    エレメントを有すると共に、これらの各ラインが少なく
    とも1個の別個の第2冗長エレメントを内部に包含し、
    1個以上のデータエレメント及び/又は第1冗長エレメ
    ントを内部に包含している前記二次元の第2方向におけ
    る各ライン内の前記少なくとも1個の別個の第2冗長エ
    レメントが、該ライン内に含まれる1個以上のデータエ
    レメント及び/又は第1冗長エレメントに対する誤り保
    護を行うようにして; 前記データブロックにおけるデータエレメントを符号化
    するステップと; 前記符号化したデータブロックを前記符号化装置の出力
    端子に出力するステップと; を具えていることを特徴とするディジタルデータ符号化
    方法。
  2. 【請求項2】 内部に異なる数のデータエレメントを有
    している前記二次元の前記第1方向における少なくとも
    2つのラインに第1冗長エレメントを補足し、これら少
    なくとも2つの各ラインが異なる数の第1冗長エレメン
    トを受け取って、これら少なくとも2つのラインのうち
    の第1ラインにおける誤り保護の度合いが、前記少なく
    とも2つのラインのうちの第2ラインにおける誤り保護
    の度合いよりも高くなるようにすることを特徴とする請
    求項1に記載の方法。
  3. 【請求項3】 前記誤り保護の度合いを高めるのに最小
    距離を大きくして行うことを特徴とする請求項2に記載
    の方法。
  4. 【請求項4】 前記第1冗長エレメント及び第2冗長エ
    レメントを均一サイズのエレメントとすることを特徴と
    する請求項1に記載の方法。
  5. 【請求項5】 前記第1冗長エレメントが前記第2冗長
    エレメントのうちの所定の第2冗長エレメントを誤り保
    護するように、前記データエレメントを前記第1及び第
    2冗長エレメントにより補足することを特徴とする請求
    項1に記載の方法。
  6. 【請求項6】 前記二次元の前記第1方向におけるデー
    タエレメントを2つのシステマティック符号に従って前
    記第1冗長エレメントで補足し、且つ前記二次元の前記
    第2方向におけるデータエレメント及び第1冗長エレメ
    ントを1つのシステマティック符号に従って前記第2冗
    長エレメントで補足で補足することを特徴とする請求項
    1に記載の方法。
  7. 【請求項7】 前記1つ以上の第1及び第2システマテ
    ィック符号の少なくとも1つをリードソロモン符号とす
    ることを特徴とする請求項1に記載の方法。
  8. 【請求項8】 データブロックにおける均一サイズのデ
    ィジタルデータエレメントを準積符号に従って少なくと
    も2つの異なる誤り保護の度合いで符号化する装置であ
    って、当該符号化装置が: 前記データエレメントを、少なくとも二次元の各次元方
    向における複数のラインから成る二次元のアレイに、前
    記二次元のうちの第1方向における少なくとも2つのラ
    インが、これらのライン内に異なる数のデータエレメン
    トを有するように分配する分配手段と; 前記二次元の第1方向におけるデータエレメントに第1
    冗長エレメントを1つ以上の第1システマチック符号に
    従って補足して、該第1方向における1つ以上のデータ
    エレメントを内部に包含している全てのラインが同数の
    エレメントを有すると共に、これらの各ラインが少なく
    とも1個の別個の第1冗長エレメントを内部に包含し、
    1個以上のデータエレメントを内部に包含している前記
    二次元の第1方向における各ラインにおける前記少なく
    とも1個の別個の第1冗長エレメントが、該ライン内に
    含まれる1個以上のデータエレメントに対する誤り保護
    を行うようにする第1符号化手段と; 前記二次元の第2方向におけるデータエレメント及び第
    1冗長エレメントに1つ以上の第2システマチック符号
    に従って第2冗長エレメントを補足して、該第2方向に
    おける1つ以上のデータエレメント及び/又は第1冗長
    エレメントを内部に包含している全てのラインが同数の
    エレメントを有すると共に、これらの各ラインが少なく
    とも1個の別個の第2冗長エレメントを内部に包含し、
    1個以上のデータエレメント及び/又は第1冗長エレメ
    ントを内部に包含している前記二次元の第2方向におけ
    る各ライン内の前記少なくとも1個の別個の第2冗長エ
    レメントが、該ライン内に含まれる1個以上のデータエ
    レメント及び/又は第1冗長エレメントに対する誤り保
    護を行うようにする第2符号化手段と; を具えていることを特徴とするディジタルデータ符号化
    装置。
  9. 【請求項9】 前記1つ以上の第1及び第2システマテ
    ィック符号の少なくとも1つをリードソロモン符号とす
    ることを特徴とする請求項8に記載の装置。
  10. 【請求項10】 前記第1冗長エレメント及び第2冗長
    エレメントを均一サイズのエレメントとすることを特徴
    とする請求項8に記載の装置。
  11. 【請求項11】 データブロックにおける均一サイズの
    ディジタルデータエレメントを準積符号に従って少なく
    とも2つの異なる誤り保護の度合いで符号化したディジ
    タルデータエレメントであって: (a) 少なくとも二次元の各次元方向における複数の
    ラインから成る二次元のアレイに、前記二次元のうちの
    第1方向における少なくとも2つのラインが、これらの
    ライン内に異なる数のデータエレメントを有するように
    データエレメントを分配し、 (b) 前記二次元の第1方向におけるデータエレメン
    トに第1冗長エレメントを1つ以上の第1システマティ
    ック符号に従って補足して、該第1方向における1つ以
    上のデータエレメントを内部に包含している全てのライ
    ンが同数のエレメントを有すると共に、これらの各ライ
    ンが少なくとも1個の別個の第1冗長エレメントを内部
    に包含するようにし、且つ (c) 前記二次元の第2方向におけるデータエレメン
    ト及び第1冗長エレメントに1つ以上の第2システマテ
    ィック符号に従って第2冗長エレメントを補足して、該
    第2方向における1つ以上のデータエレメント及び/又
    は第1冗長エレメントを内部に包含している全てのライ
    ンが同数のエレメントを有すると共に、これらの各ライ
    ンが少なくとも1個の別個の第2冗長エレメントを内部
    に包含するようにして、 符号化した均一サイズのディジタルデータエレメントを
    復号化する方法であって、当該復号化方法が: 復合化装置の入力端子にて前記符号化されたデータブロ
    ックを受取るステップと; 前記復合化装置内にて: 前記二次元の第1方向におけるラインを復号化し;且つ 前記二次元の第2方向におけるラインを復号化する; ことにより前記データブロックからデータエレメントを
    復号化するステップと; 前記復号化装置の出力端子にデータエレメントを出力さ
    せるステップと; を具えていることを特徴とするディジタルデータ復号化
    方法。
  12. 【請求項12】 前記二次元の第1方向におけるライン
    を復号化する前に、前記二次元の第2方向におけるライ
    ンのすべてを復号化することを特徴とする請求項11に
    記載の方法。
  13. 【請求項13】 データブロックにおける均一サイズの
    ディジタルデータエレメントを準積符号に従って少なく
    とも2つの異なる誤り保護の度合いで符号化したディジ
    タルデータエレメントであって: (a) 少なくとも二次元の各次元方向における複数の
    ラインから成る二次元のアレイに、前記二次元のうちの
    第1方向における少なくとも2つのラインが、これらの
    ライン内に異なる数のデータエレメントを有するように
    データエレメントを分配し、 (b) 前記二次元の第1方向におけるデータエレメン
    トに第1冗長エレメントを1つ以上の第1システマティ
    ック符号に従って補足して、該第1方向における1つ以
    上のデータエレメントを内部に包含している全てのライ
    ンが同数のエレメントを有すると共に、これらの各ライ
    ンが少なくとも1個の別個の第1冗長エレメントを内部
    に包含するようにし、且つ (c) 前記二次元の第2方向におけるデータエレメン
    ト及び第1冗長エレメントに1つ以上の第2システマテ
    ィック符号に従って第2冗長エレメントを補足して、該
    第2方向における1つ以上のデータエレメント及び/又
    は第1冗長エレメントを内部に包含している全てのライ
    ンが同数のエレメントを有すると共に、これらの各ライ
    ンが少なくとも1個の別個の第2冗長エレメントを内部
    に包含するようにして、 符号化したディジタルデータエレメントを復号化する装
    置であって、当該復号化装置が: 前記二次元の第1方向におけるラインを復号化する第1
    復号化手段;及び 前記二次元の第2方向におけるラインを復号化する第2
    復号化手段; を具えていることを特徴とするディジタルデータ復号化
    装置。
  14. 【請求項14】 前記第1復号化手段と第2復号化手段
    との間に結合され、前記第2復号化手段が前記二次元の
    第2方向におけるすべてのラインの復号化を完了した後
    に、前記第1復号化手段に前記二次元の第1方向におけ
    るラインの復号化を許可させるイネーブル信号を発生す
    るイネーブル手段も具えていることを特徴とする請求項
    13に記載の装置。
JP31339693A 1992-12-14 1993-12-14 ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置 Expired - Fee Related JP3283130B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92203891 1992-12-14
NL92203891:4 1992-12-14

Publications (2)

Publication Number Publication Date
JPH06232770A JPH06232770A (ja) 1994-08-19
JP3283130B2 true JP3283130B2 (ja) 2002-05-20

Family

ID=8211131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31339693A Expired - Fee Related JP3283130B2 (ja) 1992-12-14 1993-12-14 ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置

Country Status (3)

Country Link
US (1) US5623504A (ja)
JP (1) JP3283130B2 (ja)
DE (1) DE69317867T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001515641A (ja) * 1997-12-29 2001-09-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 保護性の高いワードから導出されかつ保護性の低いワードに向けられるエラー位置手がかりにより、ワードに対するインターリービングとエラー保護によって、多重ワード情報を符号化する方法、このような情報を復号化する方法、このような情報を符号化および/または復号化する装置、そしてこのような情報が設けられた担体
US6378100B1 (en) * 1997-12-29 2002-04-23 U.S. Philips Corporation Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words
CN1147052C (zh) * 1998-05-27 2004-04-21 Ntt移动通信网株式会社 ***方法与设备和去***方法与设备
ATE488913T1 (de) 1998-07-27 2010-12-15 Koninkl Philips Electronics Nv Verschlüsselung von mehrwortinformationen mittels wortweiser verschachtelung
US6279135B1 (en) * 1998-07-29 2001-08-21 Lsi Logic Corporation On-the-fly row-syndrome generation for DVD controller ECC
JP4194850B2 (ja) * 2001-05-16 2008-12-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 部分的に演繹的に分かる情報の符号化及び復号
DE10216999A1 (de) * 2002-04-16 2003-11-06 Thomson Brandt Gmbh ECC-Block-Enkodierer und -Dekodierer mit reduziertem RAM-Speicherbedarf
FR2860360B1 (fr) * 2003-09-29 2005-12-09 Canon Kk Dispositif de codage /decodage utilisant un codeur/decodeur de reed-solomon
US20080256415A1 (en) * 2005-09-27 2008-10-16 Nxp B.V. Error Detection/Correction Circuit as Well as Corresponding Method
WO2012164929A1 (ja) * 2011-05-31 2012-12-06 三菱電機株式会社 誤り訂正符号化装置、誤り訂正復号装置、およびその方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2156555B (en) * 1984-03-24 1988-03-09 Philips Nv Error correction of data symbols
DE3576060D1 (de) * 1985-06-14 1990-03-22 Philips Nv System zum uebertragen von worten, gesichert bei einer kombination eines blockcodes und eines rekurrenten kodes, uebertragungsgeraet zur verwendung in solchem system und empfaengergeraet zur verwendung in solchem system.
US4998252A (en) * 1987-08-06 1991-03-05 Sony Corporation Method and apparatus for transmitting digital data
US5105442A (en) * 1990-11-07 1992-04-14 At&T Bell Laboratories Coded modulation with unequal error protection
US5214656A (en) * 1990-12-13 1993-05-25 At&T Bell Laboratories Multiplexed coded modulation with unequal error protection
KR100200801B1 (ko) * 1991-08-31 1999-06-15 윤종용 오류정정장치
US5305352A (en) * 1991-10-31 1994-04-19 At&T Bell Laboratories Coded modulation with unequal error protection
US5383204A (en) * 1993-06-29 1995-01-17 Mitsubishi Semiconductor America, Inc. Parallel encoding apparatus and method implementing cyclic redundancy check and Reed-Solomon codes

Also Published As

Publication number Publication date
US5623504A (en) 1997-04-22
DE69317867D1 (de) 1998-05-14
JPH06232770A (ja) 1994-08-19
DE69317867T2 (de) 1998-10-22

Similar Documents

Publication Publication Date Title
US4718067A (en) Device for correcting and concealing errors in a data stream, and video and/or audio reproduction apparatus comprising such a device
US7278085B1 (en) Simple error-correction codes for data buffers
KR960003094B1 (ko) 프로덕트 코드를 디코딩하는 디코더 및 방법
JP2570252B2 (ja) エラー訂正コード生成方法
US7146553B2 (en) Error correction improvement for concatenated codes
US5537429A (en) Error-correcting method and decoder using the same
US4856003A (en) Error correction code encoder
EP0340139A2 (en) Fast processor for multi-bit error correction codes
JPH11274941A (ja) 誤り訂正方法及びシステム
JPH0449139B2 (ja)
US5386425A (en) Two-dimensional error correcting method and decoder
JP3283130B2 (ja) ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置
US6378100B1 (en) Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words
JP3645809B2 (ja) 光ディスク記憶装置の符号化/復号化システム
JP2002509331A5 (ja)
US4217660A (en) Method and apparatus for the coding and decoding of digital data
US7340663B2 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
JPS632370B2 (ja)
EP0603932B1 (en) Method and apparatus for implementing a quasi-product code with different degrees of protection against errors
CN107659319B (zh) 一种对Turbo乘积码编码的方法和装置
JPH08293802A (ja) インターリーブ式誤り訂正方法
US6718505B1 (en) Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC)
JP2832024B2 (ja) 符号伝送方法
EP1111799B1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM
JPH0345020A (ja) 巡回符号処理回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees