KR970705120A - 액정 디스플레이(LCD) 보호 회로(Liquid Crystal Display(LCD) Protection Circuit) - Google Patents
액정 디스플레이(LCD) 보호 회로(Liquid Crystal Display(LCD) Protection Circuit) Download PDFInfo
- Publication number
- KR970705120A KR970705120A KR1019970700547A KR19970700547A KR970705120A KR 970705120 A KR970705120 A KR 970705120A KR 1019970700547 A KR1019970700547 A KR 1019970700547A KR 19970700547 A KR19970700547 A KR 19970700547A KR 970705120 A KR970705120 A KR 970705120A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- gate
- monostable multivibrator
- protection circuit
- coupled
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에 따른 디스플레이 보호 회로는, 일 입력단으로 제1펄스를 입력하며 타 입력단으로 제1클럭신호를 입력하는 제1 OR게이트와, 일 입력단으로 상기 제1펄스를 입력하며 타 입력단으로 제2클럭신호를 입력하는 제2 OR게이트와, 상기 제1 OR게이트에 연결되며 그 출력에 응답하여 제2 펄스를 발생하는 제1단안정 멀티바이브레이터와, 상기 제2 OR게이트와 연결되며 그 출력에 응답하여 제3 펄스를 발생하는 제2 단 안정 멀티바이브레이터와, 상기 제2 및 제2단안정 멀티바이브레이터에 연결되며 소정 제1 주기 동안 천이를 중지하는 상기 제1 및 제2 클럭신호 중 어느 하나에 응답하여 상태가 변하는 제4 펄스를 발생하는 제1논리 게이트를 구비하여 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 제1도에 도시된 LCD 보호 회로를 가지는 회로를 도시하는 개요도이다.
Claims (11)
- 디스플레이 보호 회로에 있어서; 일 입력단으로 제1 펄스를 입력하며 타 입력단으로 제1 클럭신호를 입력하는 제1 OR게이트와, 일 입력단으로 상기 제1펄스를 입력하며 타 입력단으로 제2클럭신호를 입력하는 제2 OR게이트;상기 제1 OR게이트에 연결되며 그 출력에 응답하여 제2 펄스를 발생하는 제1단안정 멀티바이브레이터; 상기 제2 OR게이트와 연결되며 그 출력에 응답하여 제3 펄스를 발생하는 제2 단 안정 멀티바이브레이터; 그리고 상기 제1 및 제2 단안정 멀티바이브레이터에 연결되며 소정 제1 주기 동안 천이를 중지하는 상기 제1 및 제2 클럭신호 중 어느 하나에 응답하여 상태가 변하는 제4펄스를 발생하는 제1논리 게이트를 구비하는 디스플레이 보호 회로.
- 제1항에 있어서, 상기 제4펄스가 제2소정 주기 동안 천이동작을 시작하지 않는 상기 제1 및 제2클럭신호중 어느 하나에 응답하여 상태를 변화하는 디스플레이 보호 회로.
- 제1항에 있어서, 상기 제1논리 게이트가 NAND 게이트인 디스플레이 보호 회로.
- 제1항에 있어서, 인에이블 신호를 입력하는 제1 및 제2 OR게이트에 연결되며 상기 인에이블 신호에 응답하여 사기 제1 펄스를 출력하는 제3 단안정 멀티바이브레이터를 더 구비하는 디스플레이 보호 회로.
- 제4항에 있어서, 상기 제4펄스는 상기 인에이블 신호를 리셋시키기 위해 사용되는 디스플레이 보호 회로
- 제5항에 있어서, 상기 제1 논리 게이트에 연결되며 상기 제4펄스를 입력하여 상기 인에이블 신호를 리셋하기 위한 제5펄스를 출력하는 제1플립플롭을 더 구비하는 디스플레이 보호 회로.
- 제1항에 있어서, 상기 제1 및 제2단안정 멀티바이브레이터는 재트리거형 단안정 멀티바이브레이터인 디스플레이 보호 회로.
- 디스플레이 보호 회로에 있어서: 인에이블 신호를 입력하며 그에 응답하여 제1펄스를 출력하는 제1단안정 멀티바이브레이터: 상기 제1단안정 멀티바이브레이터에 연결되며 일 입력단으로 상기 제1펄스를 입력하고 타 입력단으로 제1클릭신호를 입력하는 제1 OR게이트 ; 상기 제1단안정 멀티바이브레이터에 연결되며 일 입력단으로 상기 제1펄스를 입력하고 타 입력단으로 제2클럭신호를 입력하는 제2 OR게이트; 상기 제1 OR게이트에 연결되며 상기 제1 OR게이트의 출력을 받아 그에 응답하여 제2 펄스를 출력하는 제2 단안정 멀티바이브레이터: 상기 제2 OR게이트에 연결되며상기 제2 OR게이트의 출력을 받아 그에 응답하여 제3 펄스를 출력하는 제3 단안정 멀티바이브레이티; 상기 제2 및 제3 단안정 멀티바이브레이터에 연결되며 상기 제2 및 제3 펄스를 함께 NAND연산하여 제4 펄스를 출력하는 NAND 게이트 : 그리고 상기 NAND 게이트에 연결되며 제4 펄스를 입력하고 인에이블 신호를 리셋하기 위한 제5 펄스를 출력하는 제1 플립플롭을 구비하는 디스플레이 보호 회로.
- 제8항에 있어서, 상기 인에이블 신호를 입력하여 그에 응답하는 상기 제1 및 제2 클럭신호를 출력하는 버퍼회로를 더 구비하는 디스플레이 보호 회로.
- 제8항에 있어서, 상기 제1 플롭플롭에 연결되며 상기 인에이블 신호를 리셋하기 위한 리셋신호와 상기 제4펄스를 AND연산하는 제1 AND 게이트를 더 구비하는 디스플레이 보호 회로.
- 제8항에 있어서, 상기 제1 단안정 멀티바이브레이터는 비-재트리거형 단안정 멀티바이브레이터이며, 상기 제2 및 제3 단안정 멀티바이브레이터는 재트리거형 단안정 멀티바이브레이터인 디스플레이 보호 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/452,094 | 1995-05-26 | ||
US08/452,094 US5731812A (en) | 1995-05-26 | 1995-05-26 | Liquid crystal display (LCD) protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970705120A true KR970705120A (ko) | 1997-09-06 |
KR100388538B1 KR100388538B1 (ko) | 2003-10-08 |
Family
ID=23795011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970700547A KR100388538B1 (ko) | 1995-05-26 | 1996-05-23 | 액정디스플레이(lcd)보호회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5731812A (ko) |
EP (1) | EP0772861B1 (ko) |
KR (1) | KR100388538B1 (ko) |
WO (1) | WO1996037876A2 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0176429B1 (ko) * | 1996-02-28 | 1999-04-01 | 윤종용 | 엘시디 모듈의 직류 충격 예방 방법 |
US6448962B1 (en) | 1999-05-14 | 2002-09-10 | Three-Five Systems, Inc. | Safety timer to protect a display from fault conditions |
US7071908B2 (en) * | 2003-05-20 | 2006-07-04 | Kagutech, Ltd. | Digital backplane |
TWI274312B (en) * | 2005-03-11 | 2007-02-21 | Benq Corp | A display with a display chip protection device |
KR20130066275A (ko) | 2011-12-12 | 2013-06-20 | 삼성전자주식회사 | 디스플레이 드라이버 및 그것의 제조 방법 |
JP2018040963A (ja) * | 2016-09-08 | 2018-03-15 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5849987A (ja) * | 1981-09-19 | 1983-03-24 | シャープ株式会社 | 表示駆動方式 |
US4538197A (en) * | 1984-01-18 | 1985-08-27 | General Electric Company | Synchronism check relay |
DE3807020A1 (de) * | 1988-03-04 | 1989-09-14 | Eurosil Electronic Gmbh | Fluessigkristallanzeige mit taktgesteuerter abschaltung |
US5204953A (en) * | 1989-08-04 | 1993-04-20 | Intel Corporation | One clock address pipelining in segmentation unit |
US5259006A (en) * | 1990-04-18 | 1993-11-02 | Quickturn Systems, Incorporated | Method for substantially eliminating hold time violations in implementing high speed logic circuits or the like |
JPH04269707A (ja) * | 1991-02-26 | 1992-09-25 | Sanyo Electric Co Ltd | 液晶駆動回路 |
JPH04366892A (ja) * | 1991-06-13 | 1992-12-18 | Seiko Instr Inc | 液晶ドライバ保護回路 |
US5189319A (en) * | 1991-10-10 | 1993-02-23 | Intel Corporation | Power reducing buffer/latch circuit |
US5254888A (en) * | 1992-03-27 | 1993-10-19 | Picopower Technology Inc. | Switchable clock circuit for microprocessors to thereby save power |
US5404473A (en) * | 1994-03-01 | 1995-04-04 | Intel Corporation | Apparatus and method for handling string operations in a pipelined processor |
-
1995
- 1995-05-26 US US08/452,094 patent/US5731812A/en not_active Expired - Lifetime
-
1996
- 1996-05-23 EP EP96920445A patent/EP0772861B1/en not_active Expired - Lifetime
- 1996-05-23 KR KR1019970700547A patent/KR100388538B1/ko not_active IP Right Cessation
- 1996-05-23 WO PCT/US1996/007585 patent/WO1996037876A2/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US5731812A (en) | 1998-03-24 |
KR100388538B1 (ko) | 2003-10-08 |
EP0772861B1 (en) | 2003-09-17 |
EP0772861A2 (en) | 1997-05-14 |
WO1996037876A2 (en) | 1996-11-28 |
WO1996037876A3 (en) | 1997-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900016870A (ko) | 어드레스 생성장치 | |
KR870008312A (ko) | 반도체기억장치의 리프레쉬동작 제어회로 | |
KR870002515A (ko) | 인터페이스 장치 | |
KR870700189A (ko) | 클럭 복원회로 | |
KR970705120A (ko) | 액정 디스플레이(LCD) 보호 회로(Liquid Crystal Display(LCD) Protection Circuit) | |
KR850006745A (ko) | 프로세서간 결합방식 | |
KR970063025A (ko) | 엘시디(lcd) 모듈의 직류 충력 예방 방법 | |
KR870009382A (ko) | 두 홀드루우프를 갖는 랫치회로 | |
KR890006072A (ko) | 식별신호를 발생시키는 장치를 가진 텔레비젼수상기의 회로 | |
SU1621143A1 (ru) | Триггер IK-типа | |
KR890007272Y1 (ko) | 액정 표시용 콘트롤러의 어드레스 카운터 클럭 발생회로 | |
KR890002299Y1 (ko) | 다이나믹 램(d-ram)제어신호 발생장치 | |
JPS5936767B2 (ja) | オ−トクリア回路方式 | |
SU1543405A1 (ru) | Устройство циклического приоритета | |
JPS57185556A (en) | Small sized electronic calculator with program | |
KR970012702A (ko) | 동기형 반도체 메모리 장치를 이용한 비동기형 반도체 메모리 장치 | |
KR19980066706A (ko) | 클럭 선택장치 | |
KR970016989A (ko) | 전자 계산기의 클리어 기능을 갖는 온 키 처리 회로 | |
KR960024811A (ko) | 파워온 리세트 회로 | |
KR970071443A (ko) | 액정표시장치의 출력인에이블 신호 발생회로 | |
KR930020843A (ko) | 클럭신호 선택회로 | |
KR970049550A (ko) | 저속의 외부 주변 장치를 위한 다수의 대기 상태 생성 장치 | |
KR970012135A (ko) | 마이콤 내부레지스터 및 램의 데이타를 디스플레이 하기 위한 장치 | |
KR920016945A (ko) | 자동 테스트 회로 | |
KR970051236A (ko) | 반도체 메모리 장치의 사이클타임 측정장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140529 Year of fee payment: 12 |
|
EXPY | Expiration of term |