JPS5849987A

JPS5849987A - 表示駆動方式

Info

Publication number: JPS5849987A
Application number: JP56148101A
Authority: JP
Inventors: 福間　義孝; 中西　東作
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1981-09-19
Filing date: 1981-09-19
Publication date: 1983-03-24
Also published as: DE3234782A1; GB2106690B; US4599613A; DE3234782C2; GB2106690A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明に、液晶などを用いた表示器を駆動するための表
示駆動方式ＫＷａする。

先行技術では、集積回路などから成るランダムアクセス
メモリにストアされている内容を表示器［：ｉ示させる
ように構成されており、電源投入直後においてはランダ
ムアクセスメモリのストア内容は全く不規′則な意味の
ないデータになっている。

そのため電源投入後からランダムアクセスメモリに正常
な信号が転送されてストアされるまでの待時におｈては
、表示器の表示状態が乱れている。

したがって商品としての価値や表示器値が劣った。

このような問題を解決する他の先行技術では、電源投入
後からランダムアクセスメモリに正常な信号が転送され
るまでの閘門中、ランダムアクセスメモリに外部からの
信号が入力さり、ないように構成される。そのためラン
ダムアクセスメモリを含む集積回路は、表示を遮断する
ための前記信号を受信するための端子を必要としている
。集積回路においては、できるだけ噛子故を減らすこと
か望まれている。

未発明の目的は、−子故を増やすことなく電源投入直後
の乱れた表示状態を生じないようにした表示駆動方式を
提供することである。

第１図は、未発明の一実施例の斜視図である。

大規模集積回路ｃｈｉｐｌには、液晶を用いた表示器２
を駆動するための回路が含まれており、そｈらけ、図示
しない配線基板に取り付けられる。表示１１２の端子板
３の両面ＫＨ１２つのグループのうちの一方のグループ
Ｇｌａの入力端子Ｓｌａ、Ｓ３　ｍ　、　５５　ｍ　、
　−・−、Ｓ　６３　ａおよびもう１つのグループＧＬ
ｌａの入力端子ＳＯａ、Ｓ２ａ、Ｓ４ａ。

・・・、５６２ａか配置される。この表示器２は、後述
のセグメント電極を有し、順次的に駆動されるべきセグ
メント電極を順次的Ｋ１つおきに選んで２つのグループ
ＧｌａｓＧ’ａに分け、各グループ毎のセグメント電極
に個別的に接続された入力端子Ｓ　Ｏａ　ＮＳ　６３　
ａが図示のように＋１！１子板３０両面Ｋまとめてそれ
ぞれ配置されている。

大規模集積回路ｃｈｉｐｌ内の回路構ＦＬは、第２図に
示されている。この大規模集積回路では、基本的［Ｈ，
ｉ本信号を記憶するランダムアクセスメモリ４と、その
ランダムアクセスメモリ４のストア内容を表示信号とし
て収り出すシフトレジスタＳＡ、５Ｂと、表示信号を形
成するためのカクンタｃ、ｈと、大規模集積回路ｃｈｉ
ｐｌの外部に設けられた回路とのデータ転送を行なう直
タナ並列変換回路６と、チップセレクト制御回路７と、
電源投入直後における表示状態を制御するオートクリア
回路８と、表示器２を駆動するためのドライバ９Ａ、９
Ｂと、クロック発生回路ｌＯとを含む。大規模集積回路
ｃｈｉｐｌは、後述の＠３９図１ｃｌＱ連して述べるよ
うに、１６個投けられており、第３９図ではそれらの集
積回路は参照符ｃｈｉｐｌ−ｃｈｉｐ１６で示されてい
る。チップセレクト制御回路７Ｖｉ、端子Ｃ８Ｏ〜Ｃ５
３から入力される信号に応答し、動作すべき大規模集積
回路ｃｈｉｐｌｘｃｈｉｐｌ　６を能動化する。

Ｕ）ランダムアクセスメモリ４この実施例でに、ランダムアクセスメモリ４は横６４Ｘ
１７２０ビツトのストア＠域を有し鷲第３図１１）　［
示されている。表示器２は、各ビット毎の前記ストア領
域と同数の表示ビットを有しており、第３図ｉ２１　Ｋ
示されている。ランダムアクセスメモリ４の各ビットと
表示器２の各ドツトとは、個別的に対わしている。

以下の説明では、構成要素とその構成要素［与見られる
信号を同一の参照符で示すことかあ、る。

＠２図においてＦ１１３．１４，１５，１２０ｎ。

信号ラインのビット数を示している。第３図π）いて、
参照符Ａ　Ｄ　Ｏ〜ＡＤ７ｈ、ランタムアクセスメモリ
のアドレスを表わすための信号であり、そのうち、信号
ＡＤＯ〜ＡＤ５はロー選択のために用いられ、信号ＡＤ
６およびＡＤ７ｔ−ｔカラム選択のためＴＬｆ＠いられ
る。表示＠２のパックプレートのタイミング信号ＨＯ〜
Ｈ１９のうち、（ａ）タイミング信号ＨＯ〜Ｈ７は、カ
ラム選択時におけるＡＤ６＝０　、ＡＤ７＝０［対応し
ており、（ｂ）タイミング信ｆＨ８〜Ｈ１５ｆｌ、カラ
Ａ選択のためのアドレス信号ＡＤ６：ｌ　、ＡＤ７＝０
に対応しており、（Ｃ）タイミング信号Ｈ１６〜）Ｉ１
９Ｈカラム選択のだめのアドレス信９ＡＤ６＝＝（１、
ＡＤ７＝１に対応している。表示器２のセグメント電Ｍ
ｉＳＯ〜５６３Ｈ、ロー選択のだめの１．ドレス信号を
ＡＤＯ〜ＡＤ５に対応している。

％４図〜第８図は、ランダムアクセスメモリ４とそれに
陶連する回路構成を具体的に示す。ランダムアクセスメ
モリ４の各セルは、タイミング順次的に導出される各ア
ドレスを１つおき［ｆｉんでグループ化して偶数グルー
プ４ａと奇数グループ４ｂとに分けられる。アドレス信
ＪｉｊＡＯは、カラム選択のために用いられる。偶数グ
ループ４ａのセルからの信号は、前述の出力端子Ｓｏ、
Ｓ２゜Ｓ４．・・・、Ｓ６２から導出される。奇数グル
−プ４ｂの各セルからの信号は、前述の出力権子Ｓｌ。

Ｓ３，５５．・・・、Ｓ６３から導出される。偶数グル
ープ４ａのセルからの信号ハ、シフトレジスタ５ＡＫ導
出され、奇数グループ４ｂのセルかちの信号は、シフト
レジスタ５ＢＫ導出されて、データの転送が行なわれる
。

ランダムアクセスメモリ４に与えられる。アドレス信号
は次のようにして得られる。アドレスコントローラ１ｌ
ｆｆは、セルＡＵＮＡ７を有する８ピツトのレジスタＡ
の各セルＡｌＮＡ３からの信号が与えられるとともに１
セルＣＯ〜Ｃ４を有する５ビツトのカクンタＣからの各
セルＣＯ〜Ｃ４の信号が与えられる。データセレクタ１
２ＫＨ、レジスタＡのセルＡＵ　、Ａ６　、Ａ７とセル
ｈＯ〜ｈ４から成る５ピツトのカクンタｈからの信号が
与えられる。セルＣＯ〜Ｃ４とセルｈＯ〜ｈ４け、ラン
ダムアクセスメモリ４の内容を咳次収り出して表示のた
めの直列信号ＳＲＯ，ＳＲＩを構成するために用いられ
る。セルＡＯ〜Ａ　７　ｕ、外部とのデータ転送を行な
うときにのみランダムアクセスメモリ４に与えらｈ１フ
リップフロップによって構成される。したがって通常は
、表示を行なうためにセルＣＯ〜Ｃ４とセルｈＯ〜ｈ４
がランダムアクセスメモリ４のアドレスおよびデータ選
択のために用いられ、外部からのデータ転送に割込み形
式で行なわれる。この割込み時［ｆｌ、表示信号を導出
すべきアドレス信号とけ全く異なるアドレス信号が与え
られるので、その間、表示信号は乱され表示器２には正
常な表示はできなくなるおそれがある。この問題を解決
するために本発明でに、ランダムアクセスメモリの出力
のデータバッファとして働くラッチ形７リツププロツプ
１３゜１４（第５図および＠６図参照）を設け、どのよ
うなタイミングで外部からデータ転送の割込みが行なわ
れても表示器２には常に正しい表示が得られるようにし
ている。

第７図にお′ける信号ｃｓｉｌｔ、第２図に示す７リツ
プフロツプＣ８から得られる出力信号であり、Ｃ３＝１
のとき大規模集積回路ｃｈｉｐｌＦ′ｉ選択されておわ
、ＣＳ＝、＝Ｏのときには大規模集積回路ｃｈｉ　ｐ１
＃：ｔｊｌ択されない。信号ＲＡＳ、ＲＡＦは、外部か
らデータ転送を行なうときＫだけ発生される信号であり
、Ｃ３＝１で信号ＲＡＳが発生すると、ランダムアクセ
スメモリ４のアドレスおよびデータの選択にアドレス信
号Ａ　Ｉ　−Ａ　７を用いる動作に切換えられる。Ｃ５
＝Ｏまたは信号ＲＡＳが発生していないとき［Ｈ、ラン
ダムアクセス、メモリ４のロー選択のための信号を導出
するアドレスデコーダ１５には、カクンタＣのセルＣ０
ＮＣ４からの信号が与えられ、カラムセレクタ１６４ｃ
は力クンタｈのセルｈ３．ｈ４からの信号が与えられる
。カクンタｃ、ｈは、後述のようｒｃ表示信号を作るた
めに用いられる。７！Ｆクンタである。カラムセレクタ
１６Ｋｆｆ、偶数グループ４ａおよび奇数グループ４ｂ
を選択するためのグループセレクタ１７ならびにリード
＠レイトコントローラ１８とが接続される。リード・ラ
イトコントローラ１８＆Ｃは、書込みクロックＷＲが入
力される。グループセレクタ１７からの信号Ｎｉ、Ｍｉ
（ｉ＝０〜７）は、第５図および第６図に示されたフリ
ッププロップ１３．１４に与えられ、この出力ｎｉ、ｍ
ｉは第８図の回路において用いられる。こうして第８図
に示された回路によって、信号ＳＲＯが得られる。もう
１つの信号５Ｒ１も全く同様にして得られる。

第９図を参照して、信号ＲＡＳｔＳｔ第９図（１）に示
され、信号ＲＡＦｒｉ第９図１２１　Ｋ示されており、
これによって得られるランダムアクセスメモリ４のアド
レスのために用いられる信号は＠９図＋３１に示される
ようにして決定される。。

表示器２における電極の構Ｉ２ｔは第１Ｏ図に示される
とおりであり、セグメント電極は信号と同一の参照符Ｓ
Ｏ〜５６３で示されており、パックプレートに信号と同
一と参照符ＨＯ〜Ｈ１９で示されて−る。

第１１１１−ｊカクンタＣの出力状態を示す波形図であ
わ、第１２図はカクンタｈ？＞出力状態を示す波形図で
ある。これらの図面を参照して、たとえばパックプレー
）ＨＩ３を駆動するための信号２５５発生している闇、
セルｈＯ〜ｈ４は「０」であり、ランダムアクセスメモ
リ４０カラム選択のためにＡＤ６＝０　、ＡＤ７＝０と
される。ｈＯ＝ｈｌ＝ｈ２＝０であるので、信号５ＲＯ
Ｋ＃−ｔｍＯすなわちランダムアクセスメモリの偶数グ
ｌレープ４ａの０ピツト目のラインがカクンタＣのセル
ＣＯ〜Ｃ４からの出力によって走査されて直列データが
得られる。信号５Ｒ１４ついても同様である。。こうし
てパックプレートＨ１９が発ｌされて込る問に、シフト
レジスタＡ、Ｂ［ｆｌ次の）（ツクプレートＨＯの尼め
の信号の発生期間中に導出すべき表示データがシフトさ
れ、信号８１９から８０へのり換え時にラッチされて導
出される。その後、カクンタｈが順次カクントアツプさ
れることによって、ランダムアクセスメモリの内容を表
示信号として取出すことができる。

再び第９図を参照して、外部からランダムアクセスメモ
リ４にデータ転送を行なう場合ＶＣＨ１信号ＲＡＳ、Ｒ
ＡＦが発生する。プリップフロップ１３　、　ｌ　４　
（＠５図および＠６図参照）に、クロックが０Ｎ＝Ｃ５＠ＲＡＦの動作を行なうプリップフロップであり、Ｃ３＝０また
は信号ＲＡＦが発生していないとき、すなわちダＮ＝Ｈ
ＩＧＨのときＫは、入力信号Ｍｉ　、Ｎｉの内容をその
まま出力し、Ｃ３＝１で信号ＲＡＦが発生したときすな
わちＯＮ　＝　ＬＯＷのとき、データをホールドする。

したがって外部とのデータ転送時に信−１ｔＲＡＳ　、
ＲＡＦが発生し、ランダムアクセスメモリ４からの出力
が別の内容ニ変わってもその前の正しい表示データを７
リツプブロツグ１３，１４ｆｌ記偲することかできる。

こうして表示信号が割込み時に乱されることが防がれる
。

イｄ号ＲＡＦが信号ｋＡｓを時間的に含むように構成さ
れている理由は、ランダムアクセスメモリ４のアドレス
切換えが、信号ＲＡＳＫよって行なわれ、このｔＪＪ換
え時のランダムアクセスメモリの出力信号の変化を７５
リップフロップ１３．１４に伝えないようにするためで
ある。信号ＲＡＳ　、ＲＡＦについてに後に詳述する。

、、　１２１シフトレジスタ５　Ａ　＃　５　Ｂランダ
ムアクセスメモリ４のストア内容を表示（ｄ号として取
り出す手段としてげ、本来バイト単位で出力されるラン
ダムアクセスメモリ４からの出力を直列信号に支換し、
これをシフ・トレジスタ５Ａ、５ＢＫ転送し、表示信号
に同期したクロックｙＳでラッチ回路１９．Ａ、１９８
においてラッチし、セグメント信号を得ている。第２図
に示すようにノットレジスタＨ１５Ａ、＆８２つのブロ
ックに分割され、一方のシフトレジスタ５Ａはセグメン
トの奇数番号、他方のシフトレジスタ５Ｂにセグメント
の偶歇番Ｊｉｊに対応して構成されている。このように
シフトレジスタＳＡ、５Ｂｔ”ｇ＆、奇数の２つに分割
したのは、大規模集積回路ｃｈｉｐｌの出力端子を同様
に偶数、奇数の２つに分割して出力するためである。

前述のように第１Ｏ図に、本発明による表示器２におけ
る電極のパターンを示す図である。本発明の考え方によ
れ反漢字やグラフィック表示か可能である。乙の場合、
セグメント数が多く、入力端子Ｓ　Ｏａ　−５６３ｍか
らセグメント電極に信号を与えようとすれば、端子ピッ
チの制約から第１図のように１つおきに上下に分けて収
り出すことが必要である。したがって入力権子５Ｏａ−
５６３ａと出力端子ＳＯ〜５６３とを接続するラインを
交差なしにするために、出力端子ＳＯ〜Ｓ６３も偶数、
奇数の２つに分割して配置される。さらに、２つのグル
ープに分割した他の理由としては、大規模集積回路ｃｈ
ｉｐｌ　ｗ　ｃｈｉｐｌ　６の消９Ｒ電力を少なくする
ためである。２つのグループに分割することによって、
ランダムアクセスメモリ４からのデータをシフトレジス
タＳＡ　、５Ｂに転送するクロックは、３２個′で済む
。もし分割しなければ、６４個の転送りロックが必要と
なり、一定時間内［６ａｍの転送りロックを作るためｒ
ｃｕ、Ｍ本発振同波政を倍にしなければならず、本実施
例のようＶｃＣ−ＭＯＳ（相補形金属酸化膜半導体）で
構成する場合Ｋｔｊ、電力量は２倍となる。

（３１カクンタｃ、ｈ第１１図および第１２図にカウンタｈ、ｃのタイムチャ
ートを示し、第１３図〜第１７図にカウンタｈ、ｃとそ
の間近の構成の詳細を示す。クロック発生回路１０Ｖｃ
より発生した第１１図０）の基本クロック＊ｌＫよって
、慎１３図示のカウンタＣは、カクント動作を行ない、
Ｃ４・Ｃ３・Ｃ２・Ｃ１−Ｃ０＝１のときクロックａＳ
を第１１図（７１のように発生する。カウンタＣのリセ
ット端子には、４Ｍ＠Ｈが入力されておわ、この信号Ｈ
１πよって同期がとられる。カウンタＣは３２進のカウ
ンタである。第１１図（２）〜第１１図＋６１は、信号
ＣＯ〜Ｃ４の波形をそれぞれ示している。クロックｙＳ
は、第１５図示のＡＮＤゲートによって得られる。

第１４図示のカウンタｈは、第１２図（１）のＯ５〆を
クロックとするカウンタであ、るが、リセットはＨＲ＝
Ｈ＋ＨＯＲで与えられる。Ｈに、同期のための信号であ
り、第１２図（８）の信号ＨＯＲは、セルＮＯ〜Ｎ３を
有するレジスタＮからの出力によって決められる。第１
２図（２）〜第１２図１６）は、セルｈＯ〜ｈ４からの
信号の波形をそれぞれ示し、第１２図（７）は信号Ｈ５
の波形を示す。

レジスタＮ灯、外部よりその値を設定することができ、
＠１６図に示すマトリクスから成るり一ドオンリメモリ
は、レジスタＮの値によってカウンタｈのリセット信号
ＨＯＲを発生する回路である。８１２図の波形図では、
信号ＨＯＲは、（ｈ４・ｉゴ・丁１・ｈｌ＊ｈＯ）のタ
イミングで発生し、カウンタｈは２０進となっている。

信号Ｈ５を導出する一＠１７図に示される７リツプ７ａ
ツブ２１は、クロックＪＩｆＳＬｌｃ同期し、人力はπ
・（Ｈ５＄ＨＯＲ）で構成されているため、信号Ｈ１Ｃ
よって同期がとられ、信号ＨＯＲ毎に反転する。

以上のことから明らかなように、カウンタｈの力クント
数は、バックプレートＨＯ〜Ｈ１９のデユーティを決め
るものである。したがってレジスタＮｆｌ、デユーティ
設定のためのレジスタである。

また信号Ｈ５ｆｌ、交番電圧を構成するだめの信号であ
る。

（４）直列・並列変換回路６内部のデータ処理は、すべて並列に行なわれており、外
部とニ、゛直列にデータ転送を行なうだめ、ｍ１列−並
列変換か必要である。レジスタＬＦ′ｉ、直列／並列ア
ウトおよび並列イン、直列アウトの機能をもつシフトレ
ジスタである。第３８図１１）ｕ信号ＣＬＯを示し、＠
３８図１２１　Ｆｉ信号ＬＣの波形を示し＠３８図（３
）ケ信号ＲＡＳの波形を示す。参照１ｓＤ（Ｉｔ直列デ
ータバス、ＣＬＯは直列転送りロック、ＬＣＦｉ同期信
号である。

端子ＳＤＯを経て外部から直列に転送されてきた８ピツ
トデータは、第１８図示のレジスタＬＫ一時記憶され、
内部のランダムアクセスメモリ４のアドレス、チップセ
レクトおよびデユーティのデータならびにランダムアク
セスメモリ４に書き込まれるデータとして用いられる。

ランダムアクセスメモリ４の内容を外部に収り出すとき
Ｋは、ランダムアクセスメモリ４のデータをまずレジス
タＬ［並列に入力してからシフト機能によって外部に直
列のデータとして取り出される。以上の各データ転送の
種類を区別するために１８ビツトの直列データの前［２
ビツト付加し、ｒＯＵＪ、ｒｏｔ　Ｊ、ｒｌｕ　Ｊ、［
ｌｌ　Ｊの４通りを検出して各データ転送を行なわせる
。

ここで、「０ＯＪＨ、デユーティおよびチップセレクトデータの
書き込み、「ＵＩＪｆｌ、ランダムアクセスメモリ４の′１＋レス
データの書き込み、ｒｌＵＪｔｌ、ランダムアクセスメモリ４のデータの書
き込み、「ＩＩＪＨ，ランダムアクセスメモリ４のデータの読み
出し、を行なう。ここでランダムアクセスメモリ４のデータの
書き込み、または読み出しを行なった後、ランダムアク
セスメモリ４のアドレスのためのレジスタＡｈ、自動的
［＋１だけインクリメントされる◎これは、パ遅続的な
ランダムアクセスメモリ４とのデータ転送において毎回
のアドレス指定の繁雑さを防ぐためである。

第１９図〜第３６図Ｖｃ＃−ｊ１１列・並列変換回路６
の詳細を示す。また＠３７図および第３８図に直列デー
タ転送のタイムチイードを示す。直列データ転送動作は
、第３７図１１）および第３８図１１ｌのＣＬＯを基本
クロックとして＠３７図（２）および第３８図（２）の
信号ＬＣの立上りからスタートする。

第３７図（１）は信号ＣＬＯの波形を示し、第３７図（
２）は信号ＬＣの波形を示し、第３７図（３」は（Ｍ号
ＳＤＯの波形を示し、第３７図（４１〜第３７図（７）
　＃−ｔセルＫＯ−に３からの出力波形を示し、第３．
７図（８）および第３７図−９ｊに信号ダＬＳＯおよび
０ＬＳＩの波形をそれぞれ示し、＠３７図叫図賎び第３
７図＋ｌｌ７ｆｌ信号ＬＳＤおよびＬＳＩの波形をそれ
ぞれ示し、第３７回置は信号に３・に２の波形を示し、
第３７回置は信号ＲＡＳの波形を示し、第３７図１１４
１は信号ＲＡＦの波形を示し、＠３７図晴σ信号ＦＬの
波形を示し、第３７図ｔ＋ｎａ信号５ＤＩＪの波形を示
す。

第１９図示のカウンタＫＨ１４ピットのパイナリカクン
タであｈ１信号ＬＣかｒｌＪの闇、カウント動作を行な
い、信ＪｉｊＬｃが［ｏＪｖｒなるとリセットされる。

カクンタに＃−ｔＯから１４までカウントして、一連の
直列データ転送が完了する。データは８ビツトであるが
、前に２ビツトを付加し、データの種類を区別する。＠
２０図の信号０ＬＳＯおよび第２１図示のＪＩＬＳｌｆ
ｌ、このコントロール２ピツトの内容を受けとるクロッ
クであり、４１１１２“２図および＠２３図の７リツプ
プロツプ２２゜２３は、コントロール２ピツト（第３７
図＋３１　ＶＣおけるピットＦＡ　、ＦＢの内容）を直
列データ転送区間でスタティックに記憶する。第３１図
の構成ニヨっテ得うれる１ＩＩＬ＃１、レジスタＬのク
ロックであり、カウントＫが２．３，４，５，６，７゜
８．９および１２のときに出るクロックであり、＠ＩＪ
の８１１！ｌのクロックは、レジスタＬがシフト動作を
行ない、最後のクロックは、内蔵している。ランダムア
クセスメモリ４の内容を収り込むクロックである。この
区別は、レジスタＬの人力ゲートをコントロールするに
３−Ｋｊｉ信号によってなされる。

第２４．図示の信号ＲＡＳは、カクンタＫが１Ｏ９１１
，１２の闇、第２５図示のＲＡＦは、９，１ｏ、１１，
１２．１３の聞出される信号であり、信号ＲＡＳはチッ
プセレクト、デユーティの書き込みおよびアドレスの書
き込みのためのクロックとして用いられ、さらにランダ
ムアクセスメモリ４へのデータの書き込み、読み出し時
のアドレス切換としても用いられる。信号ＲＡＦけ、第
（１）項で述べたとおりである。＠２９図の信号ＳＤＯ
は、双方向のデータ線であり、通常灯入力であるが、第
３０図のフリップフロップ２７が「ｌ」のとき出力とな
る。信ＪｉｊＳＤＤｆｌ、第３８図のタイムチャートに
示すように、ランダムアクセスメモリ４のデータの外部
！’（読み出すときのみ、セットするフリップ７０ツブ
２７からの出力であり、コントロール２ピツトが与えら
れてから、ランダムアクセスメモリ４のロー夕の直列信
号を外部に送信するために転送終了までセットする信号
である。

チップセレクト、デユーティの書キ込み′＠３８図のタ
イムチャートを参照して第３８図（４）は信号ＳＤＯの
波形を示し、第３８図（６）は信号ＬＳＯの波形を示し
、第３８図（７）　Ｓ　Ｄ　Ｄの波形を示し、＠３８図
（８）信号夏ｃｓの波形を示す。コントｏ　−ル２ピッ
ト「Ｏｏ」を送ると、ＬＳＯ＝ｏ。

ＬＳに〇となり、＠２７図の構成によってクロックｙＣ
８が発生する。クロックｙｃｓの立上り時には、レジス
タＬＶｃｉ、コントロールピットに続くシリアルデータ
８ピツトのシフトが完了しており、８ピツトの中で上位
４ピツ）Ｌ４〜Ｌ７０内谷は、第３２図に具体的な構成
が示されている。

レジスタＮ［書き込まれる。また第２８図の（ｄ号ｃＳ
を導出するクリップ７０ツブ２８の人力条件に示すよう
に外部チップセレクト端子ｃｓｏ−ｃＳ３に与えられた
コードと、シリアルデータ８ビツトの下位４ピツ）ＬＯ
−Ｌ３の内容が一致しておれば、７リツプフロツプ２８
＃−ｔセットされ、不一致であればリセットする。つま
り、多数個接続された大規模集積回路ｃｈｉｐｌＶＣチ
ップセレクトデータを転送した場合、このコードに一致
するようＶＣ選択されたｃｈｉｐｌの７リツプ７０ツブ
Ｃ５をセットし、このコードニ一致しなｒ他のｃｈｉｐ
２〜１６の７リツプ７０ツブ２８＃−１すべてリセット
される。ここでＬ　４　＝ｌ、　５　＝Ｌ６　＝ｌ、　
７　＝ｌの場合は、第２７図のように、信号夏Ｃ８は禁
止される。こｆ′Ｌはこのコードのときだ行、チップセ
レクトおよびデユーティの設定を禁止し、オートクリア
の解除を行なわせるためである。以下に示すアドレスの
書キ込み、ランダムアクセスメモリ４へのデータ私法は
、フリップフロップ２８がセットしているときにのみ、
有効である。

アドレスデータの書キ込み第３８図（＆Ｉ）は信号ＳＤＯの波形を示し、第３８図
（Ｉυ＋（ｇ号ＬＳＵの波形を示し、第３８図（１１）
は信号ＬＳＩの波形を示し、第３８図り々は信号ＳＤＤ
の波形を示し、第３８図ｕ３Ｉｎ＜４号ＸＡの波形を示
す。

コントロール２ピツトｌ’−ＵＩＪが与えられると、Ｌ
ＳＯ＝Ｕ　、ＬＳＩ＝１となり、＠３３図の構成によっ
てクロックｙＡが発生する。信号Ｊ２ｒＡの立上りＲ［
は、コントロールビットに続く、シリアルデータ８ビッ
トは、レジスタＬＫシフト完了しており、第３８図１１
０１に示すようにＬＳＯ＝０であるから、第３５図示の
アドレスフリップ７０ツブＡＯ〜Ａ７の入力に、セルＬ
Ｏ〜Ｌ７となり、アドレスデータの書き込みが行なわれ
る。

ランダムアクセスメモリ４へのデータの書き込み第３８図０４１信号ＳＤＯの波形を示し、第３８図（１
９信号ＬＳＯの波形を示し、＠３８図０呻は信号ＬＳＩ
の波形を示し、第３８図０４１信号ＳＤＤの波形を示し
、第３８図０８）ｔｌ信号ＷＲの波形を示し、第３８図
り鴫は信ＪｐｊＪＩｆＡの波形を示す。コントロール２
ピツト「ｌＯ」が与えられると、ＬＳＵ＝ＩＬＳｌ＝０
となり、ランダムアクセスメモリ４に対する書き込みク
ロックＷＲか第３４図のように発生する。信号ＷＲは、
信号ＲＡＳの闇に発生するクロックであり、信Ｊ＆ＲＡ
Ｓが出ている間には、コントロール２ツトニ続くシリア
ルデータ８ビツトは、レジスタＬＷｔシフト完了してお
り、第２図に示すように信号ＬＯ〜Ｌ７は、ランダムア
クセスメモリ４０入力として与えられ、クロックＷＲに
よってランダムアクセスメモリ４に書き込まれる。この
ときアドレスは、信号ＲＡＳ［よってアドレスデコーダ
１５、カラムセレクタ１６［＃−１、第３５図および第
３６図に示される構成によって信号ＡＯ〜Ａ７が与えら
れておね、信号ＡＵ−Ａ７で示されるアドレスにデータ
が書き込まれる。

ここでクロツタＫが１３の位置でクロック７２ｒＡが発
生する。ＬＳＯ＝１であるから、この信号ＯＡによって
レジスタＡｆｌ＋１インクリメントされる。

これに内部のランダムアクセスメモリ４に一対して連続
してデータを書き込む場合、毎回アドレス指定しなくて
も、データを書き込むだけで、アドレスｉｊ、＋１イン
クリメントされ、毎回のアドレス指定がなく、早くデー
タ転送を行なうことができる。

ランダムアクセスメモリ４からのデータの続み出し第３８図四は信号ＳＤＯの波形を示し、第３８図１２υ
は信号ＬＳＯの波形を示し、第３８図０８信号ＬＳＩの
波形を示し、＠３８図（ハ）は信号ＳＤＤの波形を示し
、＠３８図（財）は信号ｊｒＡの波形を示す。コントロ
ール２ビツトｒｌｌＪを送ると、ＬＳＯ＝１、ＬＳＩ＝
０となり、シリアルデータの次のビットから信号ＳＤＤ
を導出するクリップフロップ２７がセットされ、第２９
図に示すようにｍ子ｓＤＯ忙Ｈ、レジスタＬの最下位ビ
ットＬＯが与えられ、クロック１ｆＬＫよってレジスタ
Ｌの内容がシフトされ、直列データとして端子ＳＤＯよ
り外部に与えられる。ここでレジスタＬＫは、レジスタ
Ａ［示されるランダムアクセスメモリ４のデータが記憶
されている。これは、次の理由による。このランダムア
クセスメモリ４からデータの読み出しを行なう前ＶＣ１
１、必ず第３８図に示す４つの動作が行なわれて−る。

そして、この４つの動作に共通して論ることは、第３８
図におけるクロックＱｌ、および信号ＲＡＳが常に与え
られていることである。

クロツクダＬの最後に与えられるクロックの立上り時Ｋ
ｉｄランダムアクセスメモリ４に対しては信号ＲＡＳが
出ているため、アドレス信号ＡＯ〜Ａ７が与えられ、ラ
ンダムアクセスメモリ４の出力００〜０７としてＡＯ〜
Ａ７で示されるランダムアクセスメモリ４の内容が出力
されている。一方、第１８図に示されるようにレジスタ
Ｌの入力ＶＣＦｉ、ｉｗｏｏ〜０７が与えられており、
　信ｗｅＬＩ７）Ｍ後のクロツタの立上りによってレジ
スタＬ［＃−ｊ、信号ＡＯ〜Ａ７で示されるランダムア
クセスメモリ４の内容が読み込まれる。したがって、ラ
ンダムアクセスメモリ４からのデータの読み出しをスタ
ートしたときに、レジスタＬ［＃！、常にランダムアク
セスメモリ４の内容が記憶されてお、す、これをシフト
して外部に収り出すことによってランダムアクセスメモ
リ４のデータの内等を読み出すことができる。こうして
ランダムアクセスメモリ４からデータの内容を読み出す
ことができる。

ランダムアクセスメモリ４からのデータの読み出しの最
後で、クロック７Ａが発生するのは、ランダムアクセス
メモリ４へのデータの書き込みと全く同じ理由による。

（５）チップセレクト制御回路７．。

大規模集積回路ｃｈｉｐｌのセグメント信号は、ＳＯ〜
Ｓ６３の６４個であり、通常は、この大規模集積回路ｃ
ｈｉｐｌｘｃｈｉｐｌ　６を複数個使用する。仁の場合
、複数個の中からどれか１つの大規模集積回路を選択す
るため、チップセレクト端子Ｃ５Ｏ〜Ｃ５３を設けてい
る。４木のチップセレクト端子Ｃ８Ｏ〜Ｃ５３によって
最高１６個の大規模集積回路ｃｈｉｐｌＮｃｈｉｐ１６
を接続できる。ここで本発明の特徴として、チップセレ
クト信号として外部から信号ラインを接続する必要がな
く、ＧＮＤかＶｃｃの電源レベルに接続するだけでよい
ことがあげられる。

＠３９図は、１６個の大規模集積回路ｃｈｉｐｌ〜ｃｈ
ｉｐ１６を接続した場合を示してｈるが、この場合でも
信号ラインとしてＨｌＳＤＯ、ＣＬＯ、＊Ｈだけでよい
。電源ラインとしてＶＡ、ＶＢ、Ｖｃ　ｃ　、ＧＮＤ　
、ＶＤＩＳＰか必要である。合計１０本のラインで大規
模集積回路ｃｈｉｐｌ〜ｃｈｉｐ１６を最高１６個まで
接続可能であり、これＩ／′ｉ実装密度の血かち大火有
用である。

＠２８図に示すように、クリッププロップＣ８かあわ、
このプリップフロップＣ８がセットしていると、この大
規模集積回路ｃｈｉｐｌｔｆセレクト状態ニあり、フリ
ップフロップＣ５がリセットしていると、非セレクト状
［ｉｌＫなる。チップセレクトデータに、外部より直列
信号としてレジスタＬのセルＬＯ〜Ｌ３に与えられるか
、このときのセルＬＯ〜Ｌ３の内容とチップセレクト端
子Ｃ８Ｏ〜Ｃ５３の内ｄか一致しておればフリップ７０
ツブＣ５灯セツトし、不一致であれば、クリッププロッ
プＣ５にリセットされる。ランダムアクセスメモリ４の
アドレスデータ、ランダムアクセスメモリ４へのデータ
の書き込みおよび睨み出し信号を送ったとき、これを受
けつけるのはクリッププロップＣ５がセットしている大
規模集積回路ｃｈｉｐｌのみであわ、フリップフロップ
ｃｓがリセットしている大規模集積回路ｃｈｉｐ２〜ｃ
ｈｉｐ１６け受けっけない。ツリツブフロップＣＳ　Ｋ
ｆ−４，第２６図および＠２７図の構成によって得られ
るクロツクメＣＳが与えられる。

フリッププロップＣ５のセット、リセット条件の詳細は
、前述したとお幻である。

上述の説明および後述の説明において、便宜のために、
フリップ７０ソツとその７リツププロツプから導出され
る信号とを同一の参照符で示す仁とがある。

（６）オートクリア未発明で社、バックプレート、セグメント信号およびデ
ユーティに、外部よりソフトフェアによってコントロー
ルすることを１つの特徴としているが、ノットフェア処
理の場合、電源投入後、正常な信号を発生するまでＫｔ
−１時開がかかりその闇、表示器２は正常な表示ができ
ず、商品としてのイメージを著しくそこなうことが考え
られる。そこで本発明では、電源投入後、すぐに内部の
第４０図に示されるツリツブフロップＡＬＣをセットし
、７リツプフロツプＡＬＣがセットしている闇はシフト
レジスタＳＡ、５Ｂへのデータを常に零にし表示′ｔ４
２に対しては休止動作状恵を保つようにしている。

第４０図において、参照符Ｐ、ＮはＰ４′−マネルおよ
びＮチャネルをそれぞれ示す〇フリップフロップＡＬＣをリセットするのは、外部から
の信号で行ない、実施例でにデユーティの設定で１ｌｌ
ｌｌＪＫ対するコードを送ったときデユーティＩ／′ｉ
設定せず、ツリツブフロップＡＣＬのリセットを行なう
。したがって電源投入後、ソフトフェアにてパックプレ
ートおよびセグメントを初期の値に設定し、またデユー
ティも設定してから上述の７リツプフロツプＡＣＬをリ
セットすれば表示器２に休止動作状紐から正常な表示動
作へ移行することができる。

フリップフロップＡＣＬにおいて、Ｖｃｃ　　が第４１
図（１）のように与えられたとき、ＡＡ点にコンデンサ
３０と抵抗３１の働きによって第４１図１２３に示す波
形となり、ツリツブフロップＡＣＬが餡４１図（３夕の
よう＜ｒ１４ＩＣセットされる。この状態灯、リセット
入力がくるまで保持される。第９図に関連して述べたよ
うに、クリップフロップＡＣＬは、シフトレジスタ５Ａ
、５Ｂへの入力５ＲＪ２ｒ。

ＳＲＩを両断する信号であり、クリップフロップＡＣＬ
がｌ’−ＩＪＫ保たれている同社シフトレジスタＳＡ、
５Ｂ［ＨｒＯＪデータが与えられるので表示は休止状態
を保つ。７リツプフロツプＡＣＬを解除するのｆｌ、偽
３８図にお−てチップセレクトおよびデユーティの書き
込みにおいてデユーティに対応するコードを［ｌ　ｌ　
ｌ　ｌ　ＪＫ選択すると第４０図におけるリセット信号
Ｒｅ！ｌｅｔが発生し、クリップフロップＡＣＬを解除
する。

＋７）ドライバ９Ａ、９Ｂ第４２図および第４３図にドライバ９Ａ　、　９Ｂの＃
＃細を示す。シフトレジスタＳＡ、５Ｂの入力ＶｃＦｓ
　ｓ信＠Ｈ５および信号ＳＲメならびに信号Ｈｓおよび
信号Ｓ　Ｒｌ　ノＥＸＣＵＬＳＶＥ　ＯＲカ４えられて
いる。これは信号Ｈ５の同期に合せて反転信号を作るた
めである。クロック＊ｉ、ｊｌＩｓｈ、第１Ｉ図および
第１２図のタイムチャートに示すクロックａｈ、ｓｓと
同一である。直列データＶｃ又換された信”＋ＳＲＯ，
５ＲＩＨ、クロックＸ１によってシフトレジスタ５Ａ、
５ＢＶｃンフトされ、クロック５ｓｙｔよって次段のフ
リップフロップにラッチされる。

第４２図および第４３図における信号ＳＧＵ〜５Ｇ６３
Ｈ、クロックル５ｖｃ同期してラッチされたセグメント
信号である。＄１．＄２Ｈ１液晶ドライバセルであって
、第４５図および第４６図にその構成をそれぞれ示す。

ここで第４６図は表示器２のセグメントドライバである
が、第４５図はセグメント／バンクプレート両用のドラ
イバであり、大規模果槓回路ｃｈｉｐｌのマスクを父更
するだけでセグメントにもパックプレートにもなるドラ
イバセルである。参照符３２で示されるセルおよびそれ
と同様なセルは、切換えスイッチの働きをする。

本実施例では、出力端子５０−５１９には、ドライバセ
ル＃ｌが接続され、出力端子５０〜Ｓ１９はパックプレ
ートとしてもまたセグメントとしても出力できる。第４
７図は、＠４４図に示された参照符＃３ドライバの電源
を構成するものであわ、＠５０図［ＶＡ、ＶＢ、ＶＭの
接続を、第５１図に表示のタイムチャートを示す。また
＠４８図および第４９図に＃ｌタイプのドライバセルで
セグメントまたにパックプレートに選択した場合の接続
を示す。これらの図面において、（ＳＧり、（ＳＧｉ）
、（Ｈ５）は、信号ＳＧｉ、！ＴＴ。

１１をレベル変換した信号を示す。第５１図では、パッ
クプレート信号は第５１図＋１１　Ｋ　ｓセグメント−
信号は＠５１図（２１に示され、悩５１図（Ｊはレベル
ＶＡ、ＶＢ、ＶＭを示し、信号（Ｈ５）は９５１図１４
１［、信号（ＳＧｔｌ）は集５１図１６１にそれぞれ示
される。

ここで本発明の特ＶＩｃは、パンクプレー）（ｉｌｌお
よびセグメント信号を区別するのは最終のドライバ部で
出力をパックプレートタイプかセグメントタイプのどち
らか［選択するととぞけで決定され、ランダムアクセス
メモリ４のデータとしては）（ツクプレートもセグメン
トも同一＃／ｃ取り扱えることである。

第５２図に信号ＳＯ〜５１９を）（ツクフレートに与え
るようにした場９合のランダムアクセスメモリ４のデー
タ配置を示す。この場合、レジスタＮＦｉｊデユーティ
がｌ／２０となるようにデータがセットされ、カクンタ
ｂｔ−を第１１図および第１２図に示すようにカウント
する。パックプレートＨ１９のタイミングでＡ７Ａ６＝
００のランダムアクセスメモリ４のりビット目のライン
がシフトレジスタ５Ａ、５ＢＫ転送され、ラッチクロッ
クｙＳによって次のパックプレートＨＯのタイミングで
はフリップフロップから信号ＳＧＯ〜５Ｇ６３が出力さ
れる。信号ＳＧＯＪＣＭｋ５するドライノ＜けいま′＠
４９図に不す構成となっている。またシフトレジスタ５
Ａ、５Ｂへの人力は、ＳＲメψＨ８゜ＳＲＩ■Ｈ５で構
成されているので１信号５Ｇｔ）の出力ｉ杉は第５１図
（５）に示す波形となり、第５１図１１）　Ｋ示すよう
なパックプレート波形となる。

１６号５Ｇ２０〜５Ｇ６３に、セグメントとして＠４６
図に示すドライバであるので、七の内容ニ応じてたとえ
ば第５１図１６）に示すような波形となる。ここでレジ
スタＮの設定を変えれば、表示器２に対応するデユーテ
ィは任ｔＫ変えることがでキル。またバックプレートへ
信号が出る順序も、ランダムアクセスメモリデータ４を
変えることにより、任意［Ｊえることができる。

（８）クロック発生回路１０大規模集積回路ｃｈｉｐ　ｌ　＝　ｃｈｉｐ　ｌ　６　
Ｉ−１、各々が単独でも表示機能を持たせるためにクロ
ック発生回路ｌＯを内蔵している。複数個の大規模集積
回路ｃｈｉｐｌ　Ｎｃｈｉｐｌ　６を接続する場合には
、その中の１つがクロック発生回路ＩＵ［よってクロッ
クを発振させ、残余の大規模集積回路ｃｈｉｐ２〜ｃｈ
ｉｐ１６は基本クロックと同期信号を受取ることによっ
て全体の同期を行なっている。第２図に示すｙが基本ク
ロックであり、Ｈが同期信号である。基本クロックＸと
同期信号Ｈを発生するか受取るかは大規模集積回路ｃｈ
ｉｐｌ−ｃｈｉｐｌ　６のマスクによって及更すること
ができる。

カクンタｈ、ＣおよびＨ５け、電源投入後非同期である
が、最初の同期信号Ｈによって同期される。同期信号Ｈ
に、表示器２の１フレーム毎に発生する信号であわ、ｌ
フレーム毎に同期がとられる。同期信号ＨＶｃよってカ
クンタｈｓｃおよびＨ５がリセットされて同期化される
ことは％第１３図〜＠１７図に関連して説明したが、信
号Ｈに第５３図に示す回路によって発生する信号であっ
て、繰返し信号の中で最も同期の長い信号であり、パル
ス幅はクロック０１の一問期と同じである。

第５３図に示すように１同期信号Ｈｉｊ外部へ供給する
場合と、外部から供給される場合の２通りがあり、これ
はマスクによって９）換えることができる。

一方、内部で使用されるクロックとして、第１１図で示
したクロック０１を用い、＠５３図では示していないが
本実施例で＃−ｔ２相クロツクロック０１を発生させて
内部回路を構成して込る。第２図に示すＪ１ｆｉｊ１２
相タロツク、１１　、、＃２を構成すル基本クロックで
あり、このクロックＸｌ、１１２け各大規模集積回路ｃ
ｈｉｐｌｘｃｈｉｐｌ　６同で非同期であるが、上述の
同期信ＪｉｊＨ［よって２相クロツク０１．０２も同期
させている。

第５．４図は、本実施例による２相クロツクの発生回路
を示している。信号ＨＴＨ１第５４図（４）のようにし
て、信＠Ｈにより作られる信号であり、クロックａｘ　
、ｓ２を同期化するものである。第５６図にタイムチャ
ートを示し、信号ＨＫよって４Ｓ号Ｈに対するダｌ、Ｑ
２の位相が変えられたことを示している。８５６図１１
）　１１クロツクメの波形を示し、第５６図閑〜＠５６
図１４１＃：を集５４図−１）〜第５４図（３」で用い
られる信Ｊ＆ａ＠ｂ、Ｃの波形をそれぞれ示し、第５６
図１６７　ｆｌクロックＱｌを示１．、第５６図１ｔｉ
ｌ　ｔｉクロックｆ２を示し、第５６図（７）は−期信
号Ｈを示し、偲５６図（８）は信４ｊ）ＩＴを示す。

第５５図ｒｌ）で示された回路の具体的な構成は第５５
図（２）に示されている。

以上のように本発ＩＪ４によれば、電源投入によって表
示器は休止し、その後に正常な表示動作を行なうので、
電源投入直後ｒｃおいて表示内容が乱りる・ことはなく
、商品としての価値が向上し、表示品団が向上される。

この表示器はデータ処理に用いられる信号に基づいて制
御されるので、大規模集積回路などＶＣおいて外部から
の信号を受信するための特別な端子を設ける必要はない
。

【図面の簡単な説明】

第１図は本発明の一実施例の表示器２と大規模集積回路
ｃｈｉｐｌとを示す斜視図、第２図は本発明に従う大規
模集積回路ｃｈｉｐｌの構成を示すブロック図、第３図
はランダムアクセスメモリ４のストア領域を示す図、第
４図〜ｇｇ８図はランダムアクセスメモリ４とそれＫＩ
Ｑ迩するブロック図、第９図に表示器２によふ表示前作
を説明するた−めの波形図、第１υ図は表示器２のパタ
ーンを示す図、第１１図分よび第１２図はカクンタｃ、
ｈの動作をそれぞれ説明するだめの波形図、第１３図〜
第１７図にカクンタｃ、ｈとそれらに関連する構成を示
すブロック図、第１８図〜第３６図は直列φ並列又換回
路６とそれに関連する構成を示す１０７２図、第３７図
および第３８図は直列・並列データ転送の動作を説明す
るための波形図、第３９図は大規模集積回路ｃｈｉｐｌ
　＝　ｃｈｉｐｌ　６の接続状繍を示すブロック図、第
４０図はクリップ７０ツブＡＣＬの構成を示すブロック
図、第４１図は第１０図に示された７リツプフロツプＡ
ＣＬの動作を説明するための波形図、＠４２図〜第４９
図にドライバ９Ａ、９Ｂの構成を示すブロック図、第５
０図は大規模集積回路ｃｈｉｐ　ｌと電源との接続状節
を示すブロック図、＠５１図は表示器２の表示のために
用いられる信号の波形図、第５２図はパックプレートＳ
Ｏ〜５１９を用いた場合におけるランダムアクセスメモ
リ４のストア＠坂を示中図、＠５３図は同期信’８Ｈｔ
−Ｎ生ずるための構成を示すブロック図、第５４図およ
び第５５図はクロック１１１．ｌｆ２を発生するための
構成を示すブロック図、第５６図に大規模集積回路ｃｈ
ｉ　ｐ　ｌの同期動作を説明するだめの波形図である。２・・・表示器、４・・・ランダムアクセスメモリ、５
Ａ、５Ｂ・・・シフトレジスタ、６・・・直列・並列変
換回路、７・・・チップセレクトをする制ｎｔｓ路、８
・・・オートタリア回路、１０・・・クロック発生回路
、１１・・・アドレスコントローラ、１２・・・データ
セレクタ、１９Ａ、１９Ｂ・・・ラッチ回路、ｃｈｉｐ
　１Ｎｃｈｉ　ｐ　ｌ　６・・・大規模集積回路、Ａ・
・・レジスタ、ｃ、ｈ・・・カクンタ、Ｃ５・・・フリ
ツプフロツプ、ＳＯ〜Ｓ６３・・・出力端子、５Ｕａ−
５６３１・・・入力端子代理人　　　弁理士　四教圭一
部第８図第９図第１０図第２４図第２５図第２６図第２７図第３０図第３２図第鴬図第３５図ＡＯｌ）−ＡＩＮＣ１第４５図第郁図ＮＤ第４７図

Claims

【特許請求の範囲】

表示器を駆動するための表示駆動方式において、電源の
投入によってツリップッロップヲ一方ノ安定状急として
表示器を休止動作にし、その後に発生されたデータ処理
に用いられる信８に基づいてクリップフロップを他方の
安定状態として表示器を表示動作させることを特徴とす
る表示駆動方式。