KR870008312A - 반도체기억장치의 리프레쉬동작 제어회로 - Google Patents

반도체기억장치의 리프레쉬동작 제어회로 Download PDF

Info

Publication number
KR870008312A
KR870008312A KR870001201A KR870001201A KR870008312A KR 870008312 A KR870008312 A KR 870008312A KR 870001201 A KR870001201 A KR 870001201A KR 870001201 A KR870001201 A KR 870001201A KR 870008312 A KR870008312 A KR 870008312A
Authority
KR
South Korea
Prior art keywords
refresh
control circuit
command signal
refresh operation
operation control
Prior art date
Application number
KR870001201A
Other languages
English (en)
Other versions
KR900008655B1 (ko
Inventor
가즈히로 사와다
다카야스 사쿠라이
가즈다카 노가미
Original Assignee
와타리 스기이치로
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와타리 스기이치로, 가부시키가이샤 도시바 filed Critical 와타리 스기이치로
Publication of KR870008312A publication Critical patent/KR870008312A/ko
Application granted granted Critical
Publication of KR900008655B1 publication Critical patent/KR900008655B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체기억장치의 리프레쉬동작 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 관한 반도체기억장치의 리프레쉬동작 제어회로의 제 1 실시예를 나타내는 논리회로도
제 2 도는 제 1 도에 도시한 회로의 동작예를 나타내는 타이밍차트.
제 3 도는 제 1 도에 도시한 회로의 다른 동작예를 나타내는 타이밍차트.

Claims (9)

  1. 통상독출동작개시를 위한 통상독출동작개시 명령신호(NSET) 및 리프레쉬동작개시를 위한 리프레쉬개시 명령신호(RSET)를 발생시켜 주는 소자를 구비하여 반도체장치의 통상독출동작 및 리프레쉬동작을 제어하도록 된 리프레쉬동작제어 회로에 있어서, 통상족출동작개시 명령신호(NSET)를 래치하는 제 1 회로 수단(1)과, 리프레쉬개시 명령신호(RSET)를 래치하는 제 2 회로수단(2) 및, 상기 반도체장치의 통상독출동작을 제어하는 제 1 출력신호(NGO)와 리프레쉬동작을 제어하는 제 2 출력신호(RGO) 사이의 우선순위를 결정해 주기 위해 상기 제 1, 제 2 회로수단(1,2)에 응답하면서 제 1 및 제 2 출력신호(NGO, RGO)를 발생시켜 주게 되는 우선순위 결정회로수단(3)으로 구성된 것을 특징으로 하는 반도체기억장치의 리프레쉬동작 제어회로.
  2. 제 1 항에 있어서, 상기 반도체장치는 통상독출동작을 정지시켜 주기 위한 통상독출동작정지 명령신호(NRST) 및 리프레쉬동작을 정지시켜 주기 위한 리프레쉬정지 명령신호(RRST)를 발생시키고, 제 1 회로수단(1)은 상기 통상독출동작개시 명령신호(NSET)가 인가되는 제 1 입력터미날(S)과 통상독출동작정지 명령신호(NRST)가 인가되는 제 2 입력터미날(R)을 갖추고 있고, 제 2 회로수단(2)은 리프레쉬개시 명령신호(NRST)가 인가되는 제 3 입력터미날(S)과 리프레쉬정지 명령신호(RRST)가 인가되는 제 4 입력터미날(R)을 갖추고 있는 것을 특징으로 하는 반도체기억장치의 리프레쉬동작 제어회로.
  3. 제 2 항에 있어서, 제 1 및 제 2 회로수단(1,2)은 각각 하나의 플립플롭(FF)으로 이루어진 것을 특징으로 하는 반도체기억장치의 리프레쉬동작 제어회로.
  4. 제 1 항에 있어서, 우선순위 결정수단(3)은 교차결선된 한쌍의 2입력 논리회로(4,5)로 구성된 것을 특징으로 하는 반도체기억장치의 리프레쉬동작 제어회로.
  5. 제 1 항에 있어서, 제 1 및 제 2 출력신호(NGO,RGO)를 받아 정형하는 파형정형수단이 추가된 것을 특징으로 하는 반도체기억장치의 리프레쉬동작 제어회로.
  6. 제 5 항에 있어서, 파형정형수단은 인버터(6,8)를 포함하는 것을 특징으로 하는 반도체기억장치의 리프레쉬동작 제어회로.
  7. 제 6 항에 있어서, 우선순위 결정수단(3)은 2개의 2입력 낸드게이트(4,5)로 구성되고, 인버터(6,8)의 임계치는 인버터(6,8)의 하이레벨입력과 로우레벨입력 사이의 중간 전위보다 더 낮은 전위로 설정되는 것을 특징으로 하는 반도체 기억장치의 리프레쉬동작 제어회로.
  8. 제 6 항에 있어서, 우선순위 결정수단(3′)은 2개의 2입력 노아게이트(41,42)로 구성되고, 인버터(6′,8′)의 임계치는 인버터(6′,8′)의 하이레벨입력과 로우레벨입력 사이의 중간전위보다 더 높은 전위로 설정되는 것을 특징으로 하는 반도체기억장치의 리프레쉬동작 제어회로.
  9. 제 5 항에 있어서, 파형정형수단은 CMOS인버터(TN1,TP1,TN2,TP2)와 상기 CMOS인버터(TN1,TP1,TN2,TP2)에 연결된 제 1 및 제 2 래치회로(TP3,INV1,TP4,INV2)로 구성되고, 제 1 및 제 2 출력신호(NGO, RGO)가 상기 제 1 및 제 2 래치회로(TP3,INV1,TP4,INV2)의 출력터미날로부터 출력됨을 특징으로 하는 반도체기억장치의 리프레쉬동작 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870001201A 1986-02-13 1987-02-13 반도체기억장치의 리프레쉬동작제어회로 KR900008655B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29320 1981-03-03
JP61029320A JPS62188096A (ja) 1986-02-13 1986-02-13 半導体記憶装置のリフレツシユ動作タイミング制御回路

Publications (2)

Publication Number Publication Date
KR870008312A true KR870008312A (ko) 1987-09-25
KR900008655B1 KR900008655B1 (ko) 1990-11-26

Family

ID=12272927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870001201A KR900008655B1 (ko) 1986-02-13 1987-02-13 반도체기억장치의 리프레쉬동작제어회로

Country Status (5)

Country Link
US (1) US4757217A (ko)
EP (1) EP0242948B1 (ko)
JP (1) JPS62188096A (ko)
KR (1) KR900008655B1 (ko)
DE (1) DE3774163D1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188095A (ja) * 1986-02-14 1987-08-17 Toshiba Corp 半導体記憶装置の制御回路
JP2587229B2 (ja) * 1987-03-11 1997-03-05 日本テキサス・インスツルメンツ株式会社 アービタ回路
EP0310712B1 (en) * 1987-10-05 1993-09-01 Océ-Nederland B.V. Front-end system for a raster output scanner
JPH07107793B2 (ja) * 1987-11-10 1995-11-15 株式会社東芝 仮想型スタティック半導体記憶装置及びこの記憶装置を用いたシステム
JPH01202025A (ja) * 1988-02-08 1989-08-15 Mitsubishi Electric Corp モード切替回路
US4841178A (en) * 1988-02-23 1989-06-20 Northern Telecom Limited Asynchronous processor arbitration circuit
EP0403269B1 (en) * 1989-06-14 1995-11-08 Matsushita Electric Industrial Co., Ltd. Arbiter Circuit
US5041738A (en) * 1989-12-04 1991-08-20 Advanced Micro Devices, Inc. CMOS clock generator having an adjustable overlap voltage
US5038059A (en) * 1990-02-20 1991-08-06 Vlsi Technology, Inc. Status register with asynchronous set and reset signals
US5265231A (en) * 1991-02-08 1993-11-23 Thinking Machines Corporation Refresh control arrangement and a method for refreshing a plurality of random access memory banks in a memory system
US6111436A (en) * 1997-04-30 2000-08-29 Sun Microsystems, Inc. Measurement of signal propagation delay using arbiters
US6340901B1 (en) 1999-02-12 2002-01-22 Sun Microsystems, Inc. Measurement of signal propagation delay using arbiters
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP2001357670A (ja) * 2000-04-14 2001-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2002298574A (ja) * 2001-03-29 2002-10-11 Internatl Business Mach Corp <Ibm> Ｄｒａｍ及びｄｒａｍのリフレッシュ方法
JP4743999B2 (ja) * 2001-05-28 2011-08-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4262912B2 (ja) 2001-10-16 2009-05-13 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP4249412B2 (ja) 2001-12-27 2009-04-02 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP3998539B2 (ja) * 2002-08-28 2007-10-31 富士通株式会社 半導体記憶装置
US7225283B1 (en) * 2003-12-23 2007-05-29 Cypress Semiconductor Corporation Asynchronous arbiter with bounded resolution time and predictable output state
KR100582358B1 (ko) * 2003-12-29 2006-05-22 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션 구동 회로 및 방법
US7383370B1 (en) 2005-03-31 2008-06-03 Cypress Semiconductor Corporation Arbiter circuit and signal arbitration method
CN109547011B (zh) * 2017-09-22 2022-11-29 智原科技股份有限公司 仲裁电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4406013A (en) * 1980-10-01 1983-09-20 Intel Corporation Multiple bit output dynamic random-access memory
US4403192A (en) * 1980-12-08 1983-09-06 The United States Of America As Represented By The Secretary Of The Army Priority circuit for service request signals
US4420695A (en) * 1981-05-26 1983-12-13 National Semiconductor Corporation Synchronous priority circuit
JPS5826396A (ja) * 1981-08-11 1983-02-16 Fujitsu Ltd ダイナミツク・ランダムアクセスメモリのリフレツシユ方式
US4556952A (en) * 1981-08-12 1985-12-03 International Business Machines Corporation Refresh circuit for dynamic memory of a data processor employing a direct memory access controller
JPS5888894A (ja) * 1981-11-19 1983-05-27 Hitachi Ltd リフレツシユ・アクセス競合製御回路
JPS5897195A (ja) * 1981-12-07 1983-06-09 Fujitsu Ltd ダイナミツク半導体記憶装置
US4620118A (en) * 1982-10-01 1986-10-28 At&T Bell Laboratories Dual port access circuit with automatic asynchronous contention resolving capability
EP0116774B1 (en) * 1982-12-27 1991-07-24 Kabushiki Kaisha Toshiba Semiconductor memory device with a refresh mechanism
US4578782A (en) * 1983-08-26 1986-03-25 Motorola, Inc. Asynchronous memory refresh arbitration circuit
JPS6055593A (ja) * 1983-09-06 1985-03-30 Nec Corp 擬似スタティックメモリ
DE3343192C2 (de) * 1983-11-29 1985-10-03 Nixdorf Computer Ag, 4790 Paderborn Schaltungsanordnung zum Wiederauffrischen der in einem dynamischen Speicher enthaltenen Informationen
US4625301A (en) * 1983-11-30 1986-11-25 Tandy Corporation Dynamic memory refresh circuit
US4622668A (en) * 1984-05-09 1986-11-11 International Business Machines Corporation Process and apparatus for testing a microprocessor and dynamic ram
JPS615495A (ja) * 1984-05-31 1986-01-11 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
KR900008655B1 (ko) 1990-11-26
EP0242948B1 (en) 1991-10-30
DE3774163D1 (de) 1991-12-05
EP0242948A1 (en) 1987-10-28
US4757217A (en) 1988-07-12
JPS62188096A (ja) 1987-08-17

Similar Documents

Publication Publication Date Title
KR870008312A (ko) 반도체기억장치의 리프레쉬동작 제어회로
KR960036332A (ko) 논리회로
KR890005749A (ko) 동기식 반도체 기억장치
KR870009387A (ko) 반도체 대규모 집적회로
KR890016472A (ko) 메모리 동작모드 선택회로
KR890010922A (ko) Dc 테스트 기능을 갖춘 반도체 집적회로
KR100366137B1 (ko) 내부클럭신호발생방법및장치
KR100353103B1 (ko) 펄스발생회로
KR0157880B1 (ko) 클럭 스큐 제거장치
KR850004180A (ko) 반도체 집적 장치
KR100375597B1 (ko) 버스트 카운터 불안정화 방지장치
KR0172414B1 (ko) 글리치 제거 회로
KR20030001844A (ko) 노이즈에 둔감한 셀프 리프레쉬 제어회로
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR970000254B1 (ko) 클럭-더블링 장치
KR930003145A (ko) 플래쉬 라이트 모드를 위한 어드레스 버퍼
KR920001839A (ko) 디지탈시스템의 시스템클럭 발생회로
JPH0222913A (ja) 半導体装置
JP2864714B2 (ja) エッジ検出回路
KR890002299Y1 (ko) 다이나믹 램(d-ram)제어신호 발생장치
KR940008120Y1 (ko) 디스플레이용 메모리 제어회로
KR960001422Y1 (ko) 반도체 소자용 버퍼
SU1190490A1 (ru) Формирователь импульсов
KR880013167A (ko) D-플립플롭과 버퍼 겸용 집적회로
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee