KR970063519A - 반도체 층 평탄화 방법 - Google Patents

반도체 층 평탄화 방법 Download PDF

Info

Publication number
KR970063519A
KR970063519A KR1019970001206A KR19970001206A KR970063519A KR 970063519 A KR970063519 A KR 970063519A KR 1019970001206 A KR1019970001206 A KR 1019970001206A KR 19970001206 A KR19970001206 A KR 19970001206A KR 970063519 A KR970063519 A KR 970063519A
Authority
KR
South Korea
Prior art keywords
region
layer
over
boundary line
dice
Prior art date
Application number
KR1019970001206A
Other languages
English (en)
Other versions
KR100404992B1 (ko
Inventor
로버트 엘. 로데즈
조오지 알. 캠벨
스티븐 디. 포레즌
마크 디. 할
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR970063519A publication Critical patent/KR970063519A/ko
Application granted granted Critical
Publication of KR100404992B1 publication Critical patent/KR100404992B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

평탄화 공정의 프로파일을 개선하기 위해 재료의 제1층(11)에 외곽 패턴(19)이 형성되었다. 반도체 기층(10, 30) 주위의 외곽 패턴(19)이 있음으로써 반도체 기층(30)의 결정적인 영역으로부터 이완 거리(13)의 영향을 이동시킨다. 외곽패턴(19)은 포토리소그래피 마스크(20)를 사용하여 포토리소그래피 공정 동안 형성되는데 포토리소그래피 마스크(20)는 외곽 패턴(19)을 정의하고 본뜨는 부분(22)을 가진다. 외곽 패턴(19)은 에지 다이스(31)가 반도체 기층(30)에 본떠질 때 정의된다.

Description

반도체 층 평탄화 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예를 도시하는 확대 횡단면도.

Claims (5)

  1. 반도체 장치를 형성하는 방법에 있어서, 제1영역 및 제2영역을 구비하는 바도체 기층(semiconductor substrate)(10)을 제공하는 단계를 포함하되, 상기 제1영역은 내부 다이스(internal dice)와 에지 다이스(edge dice)를 포함하며 경계선이 있고, 상기 제2영역은 상기 제1영역의 상기 경계선을 둘러싸고, 상기 제1영역 및 상기 제2영역 위에 재료의 제1층(11)을 적층하는 단계 및, 상기 제2영역 위에 외곽 영역(19)을 정의하고, 재료의 상기 제1층(11)의 제1부분은 상기 제1영역 위에, 재료의 상기 제1층(11)의 제2부분은 상기 제2영역 위에 놓이도록 재료의 상기 제1층(11)을 본뜨는(patterning) 단계를 포함하되, 상기 제2부분은 상기 외곽 영역과 상기 제1부분 사이에 놓이고, 상기 제1부분, 상기 제2부분, 상기 외곽 영역(19)위에 재료의 제2층(12)을 적층하는 단계 및, 재료의 상기 제2층(12)을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
  2. 반도체 장치를 형성하는 방법에 있어서, 제1영역 및 제2영역을 구비하는 반도체 기층(10)을 제공하는 단계를 포함하되, 상기 제1영역은 내부 다이스와 에지 다이스를 포함하며 경계선이 있고, 상기 제2영역은 상기 제1영역의 상기 경계선을 둘러싸고, 상기 제1영역 및 상기 제2영역 위에 재료의 제1층(11)을 적층하는 단계및, 상기 제2영역 위에 외곽 영역(19)을 정의하고, 재료의 상기 제1층(11)의 제1부분은 상기 제1영역 위에, 재료의 상기 제1층(11)의 제2부분은 상기 제2영역 위에, 재료의 상기 제1층(11)의 제3부분이 제2영역 위에 놓이도록 재료의 상기 제1층(11)을 본뜨는 단계를 포함하되, 상기 외곽 영역(19)은 상기 제2부분과 상기 제3부분 사이에 놓이고, 상기 제1부분, 상기 제2부분, 상기 제3부분, 상기 외곽 영역(19)위에 재료의 제2층(12)을 적층하는 단계 및, 재료의 상기 제2층(12)을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
  3. 반도체 장치를 형성하는 방법에 있어서, 제1영역 및 제2영역을 구비하는 반도체 기층(10)을 제공하는 단계를 포함하되, 상기 제1영역은 내부 다이스와 에지 다이스를 포함하여 경계선이 있고, 상기 제2영역은 상기 제1영역의 상기 경계선을 둘러싸고, 상기 제1영역 및 상기 제2영역 위에 재료의 전도층(conductive layer)(11)을 적층하는 단계 및, 상기 전도층(11) 위에 감광층(the layer of resist)을 형성하는 단계 및, 마스크를 형성하도록 상기 감광층을 본뜨는 단계를 포함하되, 상기 감광층은 블레이딩(bladding) 공정으로써 나누어지는 포토리소그래피 마스크(photolithographic mask)부분이 있는 포토리소그래피 마스크(20)를 사용하여 본 떠지고, 상기 제2영역 위에 외곽 영역(19)을 정의하고, 상기 전도층(11)의 제1부분은 상기 제1영역 위에, 상기 전도층(11)의 제2부분은 상기 제2영역 위에 놓이도록 상기 전도층(11)을 본뜨는 단계를 포함하되, 상기 제2부분은 상기 외곽 영역과 상기 제1부분 사이에 놓이고, 상기 제1부분, 상기 제2부분, 상기 외곽 영역(19)위에 유전층(dielectric layer)(12)을 적층하는 단계 및, 상기 유전층(12)을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
  4. 반도체 장치를 형성하는 방법에 있어서, 제1영역 및 제2영역을 구비하는 반도체 기층(10)을 제공하는 단계를 포함하되, 상기 제1영역은 내부 다이스와 에지 다이스를 포함하며 경계선이 있고, 상기 제2영역은 상기 제1영역의 상기 경계선을 둘러싸고, 상기 제1영역 및 상기 제2영역 위에 재료의 제1층(11)을 적층하는 단계및, 상기 제2영역 위에 외곽영역(19)을 정의하고, 재료의 상기 제1층(11)의 제1부분은 상기 제1영역 위에, 재료의 상기 제1층(11)의 제2부분은 상기 제2영역 위에, 재료의 상기 제1층(11)의 제3부분은 상기 제2영역위에 놓이도록 재료의 상기 제1층(11)을 본뜨는 단계를 포함하되, 상기 외곽 영역(19)은 상기 제1영역의 상기 경계선을 둘러싸고 약 0.1밀리미터 내지 10밀리미터 폭이며 상기 제2부분과 상기 제3부분 사이에 놓이고, 상기 제1부분, 상기 제2부분, 상기 제3부분, 상기 외곽 영역(19)위에 재료의 제2층(12)을 적층하는 단계 및, 재료의 상기 제2층(12)을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
  5. 반도체 장치를 형성하는 방법에 있어서, 제1영역 및 제2영역을 구비하는 반도체 기층(10)을 제공하는 단계를 포함하되, 상기 제1영역은 내부 다이스와 에지 다이스를 포함하며 경계선이 있고, 상기 제2영역은 상기 제1영역의 상기 경계선을 둘러싸고, 상기 제1영역 및 상기 제2영역 위에 전도층(11)을 적층하는 단계 및, 상기 제2영역 위에 외곽 영역(19)을 정의하고, 상기 전도층(11)의 제1부분이 상기 제1영역 위에, 상기 전도층(11)의 제2부분이 상기 제2영역 위에 놓이도록 상기 전도층을 본뜨는 단계를 포함하되, 상기 외곽 영역은 상기 제1영역의 상기 경계선을 둘러싸고 상기 제2부분은 상기 외곽 영역과 상기 제1부분 사이에 놓이고, 상기 제1부분, 상기 제2부분, 상기 외곽 영역(19) 위에 유전층(12)을 적층하는 단계 및, 상기 유전층(12)을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970001206A 1996-02-20 1997-01-17 반도체층의평탄화방법 KR100404992B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/603,797 US5728507A (en) 1996-02-20 1996-02-20 Method for planarizing a semiconductor layer
US603,797 1996-02-20

Publications (2)

Publication Number Publication Date
KR970063519A true KR970063519A (ko) 1997-09-12
KR100404992B1 KR100404992B1 (ko) 2004-04-03

Family

ID=24416957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001206A KR100404992B1 (ko) 1996-02-20 1997-01-17 반도체층의평탄화방법

Country Status (4)

Country Link
US (1) US5728507A (ko)
EP (1) EP0791954A3 (ko)
JP (1) JP4208207B2 (ko)
KR (1) KR100404992B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1037242C (zh) * 1994-04-22 1998-02-04 天津轻工业学院 以干红辣椒为原料制备辣椒碱的方法
KR0156316B1 (ko) * 1995-09-13 1998-12-01 김광호 반도체장치의 패턴 형성방법
US5960305A (en) * 1996-12-23 1999-09-28 Lsi Logic Corporation Method to improve uniformity/planarity on the edge die and also remove the tungsten stringers from wafer chemi-mechanical polishing
US5919714A (en) * 1998-05-06 1999-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented box-in-box for improving back end overlay measurement
US6448629B2 (en) 1999-07-29 2002-09-10 International Business Machines Corporation Semiconductor device and method of making same
US6485869B2 (en) 1999-10-01 2002-11-26 Intel Corporation Photomask frame modification to eliminate process induced critical dimension control variation
US6210843B1 (en) * 1999-11-22 2001-04-03 Intel Corporation Modulation of peripheral critical dimension on photomask with differential electron beam dose
WO2004015772A1 (en) * 2002-08-08 2004-02-19 Nanoink, Inc. Protosubstrates

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254491A (en) * 1991-09-23 1993-10-19 Motorola, Inc. Method of making a semiconductor device having improved frequency response
US5234868A (en) * 1992-10-29 1993-08-10 International Business Machines Corporation Method for determining planarization endpoint during chemical-mechanical polishing
JPH07245306A (ja) * 1994-01-17 1995-09-19 Sony Corp 半導体装置における膜平坦化方法
US5627110A (en) * 1994-10-24 1997-05-06 Advanced Micro Devices, Inc. Method for eliminating window mask process in the fabrication of a semiconductor wafer when chemical-mechanical polish planarization is used

Also Published As

Publication number Publication date
KR100404992B1 (ko) 2004-04-03
JPH09232259A (ja) 1997-09-05
EP0791954A2 (en) 1997-08-27
JP4208207B2 (ja) 2009-01-14
EP0791954A3 (en) 1998-11-25
US5728507A (en) 1998-03-17

Similar Documents

Publication Publication Date Title
KR960039279A (ko) 전계 분리를 가지는 반도체 장치와 그 장치 형성 방법
KR980005302A (ko) 반도체 소자 제조용 콘택 마스크
KR970063519A (ko) 반도체 층 평탄화 방법
KR970707582A (ko) 기판의 지형을 수정함으로써 기판상에 평면에 형성하는 방법(forming a planar surface over a substrate by modifying the topography of the substrate)
KR910019258A (ko) 반도체장치 및 그 제조방법
WO2003015132A3 (en) Dual layer hard mask for edram gate etch process
KR890012368A (ko) 반도체 장치의 제조방법
KR910019194A (ko) 반도체장치 및 그 제조방법
KR970030639A (ko) 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법
KR960002550A (ko) 반도체 소자의 스페이서 형성방법
KR940002663A (ko) 3층 레지스트 패턴 형성방법
KR970053427A (ko) 트렌치 소자분리 영역을 갖는 반도체장치의 마스크 정렬키 형성방법
JPH01298722A (ja) 半導体装置のパタン形成方法
KR930014854A (ko) 와이어 본딩 패드 형성방법
KR970053470A (ko) 반도체소자의 소자분리막 제조방법
KR940010196A (ko) 반도체장치의 콘택구조 형성방법
KR950021379A (ko) 반도체 소자의 필드산화막 형성방법
KR960002678A (ko) 다층구조 전도막의 콘택방법
KR980005323A (ko) 반도체 소자의 스티칭(Stitching) 공정방법
KR970023629A (ko) 오버레이 버어니어 구조 및 그 형성방법
KR970023630A (ko) 반도체 소자 제조방법
KR960026635A (ko) 금속배선 형성방법
KR970051908A (ko) 보호층 형성을 위한 레티클 및 그를 이용한 보호층 형성 방법
KR970077525A (ko) 다층 배선층 형성방법
KR970054532A (ko) 반도체소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121010

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee