KR930014110A - 시스템간의 데이타 전송방법 - Google Patents
시스템간의 데이타 전송방법 Download PDFInfo
- Publication number
- KR930014110A KR930014110A KR1019910024828A KR910024828A KR930014110A KR 930014110 A KR930014110 A KR 930014110A KR 1019910024828 A KR1019910024828 A KR 1019910024828A KR 910024828 A KR910024828 A KR 910024828A KR 930014110 A KR930014110 A KR 930014110A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- cio
- output
- cpu
- data transmission
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a, b, c도는 본 발명이 적용되는 버퍼의 구조도.
제2도는 본 발명이 적용되는 하드웨어의 구성도.
제3도는 본 발명에 의한 데이타 전송방법의 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : CPU 2,3,4,5 : DRAC
6 : DRAM 7 : ROM
8 : 병렬포트 9 : 입출력 장치
10 : CIO 11 : SCC
12 내지 16 : ASCC 17 : CRT
18 : PC
Claims (2)
- 입출력동작을 관장하는 CPU(Central Processing Unit)(1), 상기 CPU(1)에 연결된 메모리(6, 7), 상기 CPU(1)에 연결된 DMAC(Direct Memory Access Controller)(2, 3, 4, 5), 상기 CPU(1)에 연결되어 제어보드에서 발생하는 인터럽트를 취급하는 CIO(Counter Timer Input Output)(9), 상기 CIO(9)에 연결되어 고속의 동기 비동기 통신을 지원하는 SCC(Synchronous Communication Controller)(11)와 ACC(Asynchrounous Communication Controller)(12 내지 16), 상기 SCC(1)와 ASCC(12 내지 16)에 연결된 입출력장치(17, 18), 및 상기 CIO(9)에 연결되어 상기 입출력 장치(17, 18)로 부터 받은 데이타를 상위 프로세서에게 제공하는 통로를 제공하는 입출력 채널(9)로 구성된 통신전용 프로세서의 다량의 데이타 전송시 효율적인 데이타 전송을 제공하는 데이타 전송방법에 있어서 ; 메세지 버퍼를 연결리스트(Linked List) 구조로 구성하는 제1단계(20), 상기 입출력 장치(17, 18)로 부터 입력된 문자를 입력버퍼에 기록하는 제2단계(30), 상기 버퍼에 있는 데이타를 메세지 버퍼로 수집하는 제3단계(40) 및 상기 메세지 버퍼에 수집된 데이타를 입력을 요구한 상위 프로세서에 전달하는 제4단계(50)에 의해 수행되는 것을 특징으로 하는 데이타 전송방법.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910024828A KR940009104B1 (ko) | 1991-12-28 | 1991-12-28 | 시스템간의 데이타 전송방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910024828A KR940009104B1 (ko) | 1991-12-28 | 1991-12-28 | 시스템간의 데이타 전송방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930014110A true KR930014110A (ko) | 1993-07-22 |
KR940009104B1 KR940009104B1 (ko) | 1994-09-29 |
Family
ID=19326387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910024828A KR940009104B1 (ko) | 1991-12-28 | 1991-12-28 | 시스템간의 데이타 전송방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940009104B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100366049B1 (ko) * | 1996-04-18 | 2003-03-28 | 삼성탈레스 주식회사 | 직렬통신제어기를 이용한 직접메모리접근장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100401727C (zh) * | 2002-12-04 | 2008-07-09 | 华为技术有限公司 | 分布式***模块间通信的方法 |
-
1991
- 1991-12-28 KR KR1019910024828A patent/KR940009104B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100366049B1 (ko) * | 1996-04-18 | 2003-03-28 | 삼성탈레스 주식회사 | 직렬통신제어기를 이용한 직접메모리접근장치 |
Also Published As
Publication number | Publication date |
---|---|
KR940009104B1 (ko) | 1994-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970007655A (ko) | 콘트롤러에서의 데이터 전송 방법 및 장치 | |
KR930014110A (ko) | 시스템간의 데이타 전송방법 | |
KR970068365A (ko) | 통신제어장치 및 그것을 사용한 통신시스템 | |
ES2118792T3 (es) | Ordenador personal con arbitraje de una linea de transmision local. | |
KR830010423A (ko) | 데이터 처리 시스템의 데이터 교환방식 | |
KR890010688A (ko) | 분산처리 시스템에 있어서의 데이터 처리방법 | |
KR910009006A (ko) | Lan 제어기 | |
KR920008602A (ko) | 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법 | |
KR910003475A (ko) | 시퀀스 제어장치 | |
KR960015249A (ko) | 데이타 처리 시스템에서 입출력 채널과 주변장치 제어기간에 자동 프레임 전송을 제어하는 장치 및 방법 | |
KR900000607B1 (ko) | Dmac 채널요구 분할회로 | |
KR940015849A (ko) | 미니컴퓨터와 비동기 터미널간의 데이타 읽기 제어방법 | |
JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速pio伝送方法 | |
JPS6417129A (en) | Control system for input/output interruption of virtual computer | |
KR910010936A (ko) | 복수 프로세서간 데이타 통신 방식 | |
KR920013130A (ko) | 데이타 버퍼램을 이용한 입출력 처리기 | |
KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
KR920004989A (ko) | 통신인터럽트 벡터화로직 | |
KR910010321A (ko) | CCITT No.7 공통선 신호 방식의 신호 접속 제어부 기능 구현 방법 | |
KR960042301A (ko) | 직접 입출력 억세스 장치 | |
Prohofsky | High speed data bus macro instruction set architecture | |
KR920003184A (ko) | 멀티미디어 지식정보처리용 컴퓨터구조 | |
KR930018387A (ko) | 인터럽트 처리장치 | |
KR950024049A (ko) | 터미널 콘트롤러 장치의 구동 성능 개선 방법 | |
KR960039747A (ko) | Atm 단말카드를 이용한 영상 데이타 전송장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020820 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |