KR970060498A - 억세스 트랜지스터와 저장 노드 사이에 실리콘 질화막이 없고, 층간 절연구조를 갖는 동적 랜덤 억세스 메모리 셀의 제조 과정 - Google Patents
억세스 트랜지스터와 저장 노드 사이에 실리콘 질화막이 없고, 층간 절연구조를 갖는 동적 랜덤 억세스 메모리 셀의 제조 과정 Download PDFInfo
- Publication number
- KR970060498A KR970060498A KR1019970001670A KR19970001670A KR970060498A KR 970060498 A KR970060498 A KR 970060498A KR 1019970001670 A KR1019970001670 A KR 1019970001670A KR 19970001670 A KR19970001670 A KR 19970001670A KR 970060498 A KR970060498 A KR 970060498A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating
- film
- sub
- silicon nitride
- insulating material
- Prior art date
Links
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract 8
- 238000003860 storage Methods 0.000 title claims abstract 7
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 title claims 11
- 239000011229 interlayer Substances 0.000 title 1
- 239000003990 capacitor Substances 0.000 claims abstract 5
- 238000005530 etching Methods 0.000 claims abstract 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract 3
- 239000001257 hydrogen Substances 0.000 claims abstract 3
- 230000007547 defect Effects 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 15
- 239000004020 conductor Substances 0.000 claims 8
- 238000005260 corrosion Methods 0.000 claims 6
- 239000000463 material Substances 0.000 claims 6
- 230000007797 corrosion Effects 0.000 claims 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 4
- YZYDPPZYDIRSJT-UHFFFAOYSA-K boron phosphate Chemical compound [B+3].[O-]P([O-])([O-])=O YZYDPPZYDIRSJT-UHFFFAOYSA-K 0.000 claims 2
- 229910000149 boron phosphate Inorganic materials 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 239000005368 silicate glass Substances 0.000 claims 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000005520 cutting process Methods 0.000 claims 1
- 239000005365 phosphate glass Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/014—Capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
원통형 저장 노드 전극(32c)은 표면 영역을 증가시키고, 그 표면 영역의 증가는 동적 랜덤 억세스 메모리 셀의 저장 커패시터(32)의 용량을 증가시킨다. 그리고 실리콘 질화막(32c)은 저장 커패시터가 형성되기 전에, 제거되는 에칭 스토퍼(etching stopper)로 사용되므로, 금속 배선들(35a/35b)을 패턴시킨 후에 수행되는 수소 처리 과정 동안에는 수소가 수정 결점들을 경화시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4a도에서 제4h도 까지는 본 발명에 따르는 반도체 메모리 셀을 제조하는 방법을 도시한 단면도.
Claims (11)
- a) 반도체 기판(30a)위에 억세스 트랜지스터(31)를 제조하는 단계와 b) 제1절연 물질(33a/33b)의 제1절연막으로 상기 억세스 트랜지스터(31)를 덮는 단계와, c) 실리콘 질화물의 제2절연막(33c)으로 상기 제1절연막 (33a)을 덮는 단계와, d) 억세스 트랜지스터의 불순물 영역(31d)을 노출시키기 위해 상기 제1과 제2절연막을 내어 접촉 구멍(33d)을 형성하는 단계와, e) 상기 접촉 구멍(33d)을 통해 상기 불순물 영역(31d)과 접촉하고 있으며 제2절연 물질의 제3절연막(33f)으로 덮혀 있는 상기 제2절연막(33c)의 전도성 물질의 컬럼 부분(32a)을 형성하는 단계와, f) 상기 제2절연 물질/상기 실리콘 질화물과 상기 전도성 물질 사이에서 선택성을 갖고 있는 제1부식액을 이용함으로써, 상기 컬럼 부분(32a)의 측면과 접촉하고 있는 상기 전도성 물질의 원통 부분(32b)을 형성하는 단계와, g) 상기 컬럼 부분(32a)의 맨 위와 하부를 노출시키기 위해, 상기 제1절연 물질 상기 전도성 물질과 상기 제2절연 물질/상기 실리콘 질화물 사이에서 선택성을 갖고 있는 제2부식액을 이용함으로써, 상기 제2와 제3절연막(33c/33f)을 에칭시키는 단계와, h) 상기 원통 부분(32b)의 노출된 표면들과 컬럼 부분의 노출된 표면들을 유전체 층 구조(32d)로 덮는 단계와, i) 상기 유전체 층 구조를 셀 플레이트 전극으로 (32e)덮어 저장 커패시터 (32)를 만드는 단계와, j) 상기 억세스 트랜지스터(31)와 상기 저장 커패시터(32)를 갖고 있는 반도체 메모리를 수소로 처리하여 수정 결점들을 경화시키는 단계로 구성되어 있다.
- 제1항에 있어서, 상기 단계(b)는, b-1) 상기 제1절연막의 하부 절연 서브막(33a)을 만들기 위해 상기 억세스 트랜지스터(31)위에 상기 제1절연 물질의 제1절연 서브 물질(sub-material)을 침착시키는 서브 단계와, b-2) 상기 제1절연 서브 물질을 열처리하여 상기 하부 절연 서브막(33a)의 맨 위 표면을 평탄케하는 서브 단계와, b-3) 상기 제1절연막의 상부 절연막(33b)을 만들기 위해 상기 하부 절연 서브막의 상기 맨 위 표면위에 상기 제1절연 물질의 제2절연 서브 물질을 침착시키는 서브 단계로 구성되어 있는 과정.
- 제2항에 있어서, 상기 서브 단계 b-1)과 b-2)가 상기 서브 단계 b-3) 이전에 반복되는 과정.
- 제2항에 있어서, 상기 제1절연 서브 물질과 상기 제2절연 서브 물질은 각각 붕소인 규산염 유리와 실리콘 산화물인 것이 특징인 과정.
- 제1항에 있어서, f-1) 상기 제2절연막(33c)의 노출된 표면과, 상기 컬럼 부분(32a)의 측면과 상기 제3절연막(33f)의 노출된 표면을 상기 전도성 물질의 전도막으로 덮는 서브 단계와, f-2) 상기 컬럼 부분(32a)의 상기 측면과 상기 제3절연막(33f)의 상기 측면과 접촉하고 있는 상기 원통 부분(32b)을 만들기 위해 상기 전도막을 이방적으로 에칭시키는 서브 단계로 구성되어 있는 과정.
- 제1항에 있어서, 상기 단계 g)는 g-1) 상기 실리콘 질화물/상기 전도 물질과 상기 제2절연 물질 사이에서 선택성을 갖는 상기 제2부식액의 제1서브 부식액을 이용하여 상기 제3절연막(33f)을 제거하는 서브 단계와, g-2) 상기 제1절연막/상기 전도 물질과 상기 실리콘 질화물 사이에 선택성을 갖고 있는 상기 제2부식액의 제2서 부식액을 이용하여, 상기 제2절연막(33c)을 제거하는 서브 단계로 구성되어 있는 과정.
- 제1항에 있어서, 상기 제2, 제3절연막들(33c/33f)이 동시에 제거되는 것을 특징으로 하는 과정.
- 제6항 또는 제7항에 있어서, 상기 제1절연 물질, 상기 제2절연 물질과 상기 전도 물질은 각각 실리콘 산화물, 붕소인규산염 유리와 폴리실리콘인 것을 특징으로 하는 과정.
- 제1항에 있어서, 상기 단 d)와 상기 단계 e)사이에서 상기 접촉 구멍(33d)을 한정하는 내부 표면 위에 있는 제3절연 물질의 측면 (33e)을 만드는 단계를 추가로 포함하며, 상기 제2부식액은 상기 실리콘 질화물일 경우에는, 상기 제3절연 물질에 대해 느린 에칭 속도를 갖고 있는 과정.
- 제9항에 있어서, 상기 제1절연 물질, 상기 제2절연 물질과 상기 제3절연 물질 및 상기 전도 물질은 각각 실리콘 산화물, 붕소인규산염 유리, 실리콘 산화물, 폴리실리콘인 것을 특징으로 하는 과정.
- 제9항에 있어서, 상기 단 i)와 상기 단계 j)사이에 있는 상기 저장 커패시터 위에 배선들 (35a/35b)을 형성하는 단계를 추가로 포함하는 있는 과정.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8005498A JP2751906B2 (ja) | 1996-01-17 | 1996-01-17 | 容量素子の形成方法 |
| JP96-5498 | 1996-01-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060498A true KR970060498A (ko) | 1997-08-12 |
| KR100235122B1 KR100235122B1 (ko) | 1999-12-15 |
Family
ID=11612896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970001670A KR100235122B1 (ko) | 1996-01-17 | 1997-01-17 | 억세스 트랜지스터와 저장 노드 사이에 실리콘 질화막이 없고, 층간 절연구조를 갖는 동적 랜덤 억세스 메모리 셀의 제조과정 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5691229A (ko) |
| JP (1) | JP2751906B2 (ko) |
| KR (1) | KR100235122B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973910A (en) * | 1991-12-31 | 1999-10-26 | Intel Corporation | Decoupling capacitor in an integrated circuit |
| TW463288B (en) * | 1997-05-20 | 2001-11-11 | Nanya Technology Corp | Manufacturing method for cup-like capacitor |
| US5946571A (en) * | 1997-08-29 | 1999-08-31 | United Microelectronics Corp. | Method of forming a capacitor |
| JP3220066B2 (ja) * | 1997-09-22 | 2001-10-22 | 九州日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3144381B2 (ja) | 1998-05-19 | 2001-03-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2000021892A (ja) * | 1998-06-26 | 2000-01-21 | Nec Corp | 半導体装置の製造方法 |
| TW429618B (en) * | 1998-08-01 | 2001-04-11 | United Microelectronics Corp | Fabricating method for the capacitor of dynamic random access memory |
| EP0984490A1 (de) | 1998-08-13 | 2000-03-08 | Siemens Aktiengesellschaft | Verfahren zur Erzeugung strukturierter Materialschichten |
| KR100319168B1 (ko) * | 1999-12-30 | 2002-01-04 | 박종섭 | 반도체소자의 제조방법 |
| KR101583516B1 (ko) * | 2010-02-25 | 2016-01-11 | 삼성전자주식회사 | 전극 구조체를 구비하는 캐패시터, 이의 제조 방법 및 전극 구조체를 포함하는 반도체 장치 |
| US11756794B2 (en) * | 2019-11-01 | 2023-09-12 | Texas Instruments Incorporated | IC with deep trench polysilicon oxidation |
| US11348640B1 (en) * | 2021-04-05 | 2022-05-31 | Micron Technology, Inc. | Charge screening structure for spike current suppression in a memory array |
| US11715520B2 (en) | 2021-04-05 | 2023-08-01 | Micron Technology, Inc. | Socket structure for spike current suppression in a memory array |
| US11862215B2 (en) | 2021-08-27 | 2024-01-02 | Micron Technology, Inc. | Access line having a resistive layer for memory cell access |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03205861A (ja) * | 1990-01-08 | 1991-09-09 | Nec Corp | 半導体装置 |
| JP3123073B2 (ja) * | 1990-11-08 | 2001-01-09 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| TW243541B (ko) * | 1991-08-31 | 1995-03-21 | Samsung Electronics Co Ltd | |
| JPH0629463A (ja) * | 1992-07-10 | 1994-02-04 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| KR960003773B1 (ko) * | 1992-08-25 | 1996-03-22 | 금성일렉트론주식회사 | 디램(DRAM) 셀(Cell) 제조방법 |
| KR960015122B1 (ko) * | 1993-04-08 | 1996-10-28 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 제조방법 |
| JP2751016B2 (ja) * | 1993-12-27 | 1998-05-18 | 現代電子産業株式会社 | 半導体素子のキャパシタ製造方法 |
-
1996
- 1996-01-17 JP JP8005498A patent/JP2751906B2/ja not_active Expired - Lifetime
-
1997
- 1997-01-16 US US08/784,774 patent/US5691229A/en not_active Expired - Fee Related
- 1997-01-17 KR KR1019970001670A patent/KR100235122B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5691229A (en) | 1997-11-25 |
| KR100235122B1 (ko) | 1999-12-15 |
| JPH09199681A (ja) | 1997-07-31 |
| JP2751906B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100217273B1 (ko) | 실린더형 적층 캐패시터를 반도체 소자 내에 형성하는 방법 | |
| US5985730A (en) | Method of forming a capacitor of a semiconductor device | |
| KR100455799B1 (ko) | 장벽층 제작을 이용한 반도체 공정법 | |
| KR970060498A (ko) | 억세스 트랜지스터와 저장 노드 사이에 실리콘 질화막이 없고, 층간 절연구조를 갖는 동적 랜덤 억세스 메모리 셀의 제조 과정 | |
| US5668038A (en) | One step smooth cylinder surface formation process in stacked cylindrical DRAM products | |
| KR920018927A (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
| JP2002524872A5 (ko) | ||
| KR940012506A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960036062A (ko) | 고집적 반도체장치의 캐패시터 및 그 제조방법 | |
| KR100304852B1 (ko) | 반도체소자의커패시터및그제조방법 | |
| KR930015002A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR20010110444A (ko) | 집적 반도체 메모리, 예컨대 ｄｒａｍ용 고체 유전체를가진 소형화된 커패시터 및 그의 제조 방법 | |
| KR910020903A (ko) | 적층형캐패시터셀의 구조 및 제조방법 | |
| KR100231597B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950030397A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100488907B1 (ko) | 산화막 형성방법 및 이를 적용한 캐패시터 제조방법 | |
| KR100235969B1 (ko) | 반도체소자의 커패시터 형성방법 | |
| KR0140656B1 (ko) | 전하저장전극 형성방법 | |
| KR100365938B1 (ko) | 반도체소자의저장전극형성방법 | |
| JPH0575056A (ja) | 半導体素子の製造方法 | |
| KR20000022815A (ko) | 반도체 메모리 및 그 제조 방법 | |
| KR19980081520A (ko) | 반도체 메모리 장치 및 그의 제조방법 | |
| KR930018724A (ko) | 반도체 메모리장치의 제조방법 | |
| KR20030000356A (ko) | 전기화학적 식각을 이용한 반도체 소자의 캐패시터 형성방법 | |
| KR20050097643A (ko) | 반도체 장치의 커패시터 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |