KR970024209A - 고유전율 커패시터 및 그 제조방법 - Google Patents
고유전율 커패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR970024209A KR970024209A KR1019950035981A KR19950035981A KR970024209A KR 970024209 A KR970024209 A KR 970024209A KR 1019950035981 A KR1019950035981 A KR 1019950035981A KR 19950035981 A KR19950035981 A KR 19950035981A KR 970024209 A KR970024209 A KR 970024209A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- capacitor
- electrode
- forming
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 고유전율 커패시터 및 그 제조방법에 관한 것이다. 반도체 소자의 커패시터 제조방법은, 기판위에 제 1 절연막과, 제 1 절연막위에 제 2 절연막을 형성하는 공정과; 커패시터 제 1 전극영역의 제 2 절연막을 제거하는 공정과; 제 2 절연막의 측면에 측벽을 형성하는 공정과; 접속구멍을 형성하기 위하여 제 2 절연막과 측벽을 마스크로 이용하여 제 1 절연막을 식각하는 공정과; 측벽과, 접속구멍위에 커패시터 제 1 전극을 형성하는 공정과; 커패시터 제 1 전극위에 유전층을 형성하는 공정과; 유전층위에 커패시터 제 2 전극을 형성하는 공정으로 이루어진다. 그리고, 반도체 소자의 커패시터는, 기판과; 기판의 상부에 형성되며, 접속구멍을 가진 제 1 절연막과; 제 1 절연막의 상부에 형성된 제 2 절연막과; 제 1 절연막의 상부 및 제 2 절연막의 측면에 형성되며, 아치형태로 구성된 측벽과; 유전층상에 형성된 커패시터 제 1 전극과; 커패시터 제 1 전극상에 형성된 커패시터 제 2 전극으로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (가) 내지 (카)는 본 발명의 일 실시예에 따른 커패시터 제조 방법을 단계적으로 나타낸 단면도.
Claims (21)
- 기판위에 제 1 절연막과, 상기 제 1 절연막위에 제 2 절연막을 형성하는 공정과; 커패시터 제 1 전극영역의 제 2 절연막을 제거하는 공정과; 제 2 절연막의 측면에 측벽을 형성하는 공정과; 접속구멍을 형성하기 위하여 제 2 절연막과 측벽을 마스크로 이용하여 제 1 절연막을 식각하는 공정과; 측벽과, 접속구멍위에 커패시터 제 1 전극을 형성하는 공정과; 상기 커패시터 제 1 전극위에 유전층을 형성하는 공정과; 상기 유전층위에 커패시터 제 2 전극을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 제 1 절연막은 게이트 전극과 필드산화막을 포함한 기판위에 증착되는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 제 1 절연막은 3,000Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 제 1 절연막과 제 2 절연막을 형성시키는 공정의 사이에, 제 1 절연막의 상부에 제1실리콘 질화막을 평탄하게 형성하는 공정을 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제4항에 있어서, 상기 제1실리콘 질화막은 300Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 제 2 절연막을 형성한 후, 그 절연막의 상부에 제2실리콘 질화막을 형성시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제6항에 있어서, 상기 제2실리콘 질화막의 상부에는 감광막이 형성되는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제6항에 있어서, 상기 제2실리콘 질화막은 500Å의 두께로 증착되는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제7항에 있어서, 상기 감광막은 H2O2/H2SO4용액에 침지하여 제거시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제8항에 있어서, 상기 제2 실리콘 질화막은 CHF3/CF4의 에천트를 사용한 RIE 방식으로 에칭하여 제거시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 제 2 절연막을 제거하는 공정에서, 상기 제 2 절연막은 CHF3/CF4의 에천트를 사용한 RIF 방식으로 에칭하여 제거시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 제 2 절연막을 형성하는 공정전에, 제1 및 제 2 절연막에 다결정 실리콘층을 형성시키는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제12항에 있어서, 상기 다결정 실리콘층은 1500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 제2 절연막의 측면에 형성된 측벽은 아치형태로 형성시키는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 커패시터 제 1 전극은, 전도성을 갖는 장벽층(Barrier layer)과 상기 장벽층위에 산화(Oxidation)가 거의 안되는 전도성 층으로 이루어진 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제15항에 있어서, 상기 장벽층은 TiN, Ta, W 중의 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제15항에 있어서, 상기 전도성층은 Pt, RuO2, Ir Oxide, Indium Oxide중의 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 유전층은 Ta2O5, BaSrTiO3, BaTiO3, SrTiO3, PbzrO3, PZT, PIZT, 무기 절연금속산화물(Inorganic insulating metal oxide)로 이루어진 그룹으로부터 선택된 물질중의 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 제1항에 있어서, 상기 제 2 전극은 Pt 또는 W인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
- 기판과; 상기 기판의 상부에 형성되며, 접속구멍을 가진 제 1 절연막과; 상기 제 1 절연막의 상부에 형성된 제 2 절연막과 상기 제 1 절연막의 상부 및 제 2 절연막의 측면에 형성되며, 아치형태로 구성된 측벽과; 유전층상에 형성된 커패시터 제 1 전극과; 상기 커패시터 제 1 전극상에 형성된 커패시터 제 2 전극으로 구성되는 것을 특징으로 하는 반도체소자의 커패시터.
- 제20항에 있어서, 상기 측벽은 폴리실리콘과 같은 전도성 물질로 이루어진 것을 특징으로 하는 반도체소자의 커패시터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035981A KR100199094B1 (ko) | 1995-10-18 | 1995-10-18 | 반도체 소자의 커패시터 제조방법 |
JP8004122A JP2988864B2 (ja) | 1995-10-18 | 1996-01-12 | 半導体素子の高誘電率キャパシターの製造方法 |
US08/689,155 US5686339A (en) | 1995-10-18 | 1996-07-30 | High dielectric constant capacitor and a fabricating method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035981A KR100199094B1 (ko) | 1995-10-18 | 1995-10-18 | 반도체 소자의 커패시터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970024209A true KR970024209A (ko) | 1997-05-30 |
KR100199094B1 KR100199094B1 (ko) | 1999-06-15 |
Family
ID=19430546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950035981A KR100199094B1 (ko) | 1995-10-18 | 1995-10-18 | 반도체 소자의 커패시터 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5686339A (ko) |
JP (1) | JP2988864B2 (ko) |
KR (1) | KR100199094B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010030433A (ko) * | 1999-09-20 | 2001-04-16 | 가네꼬 히사시 | 반도체장치 제조방법 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631804A (en) | 1995-11-13 | 1997-05-20 | Micron Technology, Inc. | Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer |
US5801916A (en) * | 1995-11-13 | 1998-09-01 | Micron Technology, Inc. | Pre-patterned contact fill capacitor for dielectric etch protection |
US5918122A (en) * | 1997-02-11 | 1999-06-29 | Micron Technology, Inc. | Methods of forming integrated circuitry, DRAM cells and capacitors |
US5981333A (en) | 1997-02-11 | 1999-11-09 | Micron Technology, Inc. | Methods of forming capacitors and DRAM arrays |
EP0865079A3 (en) * | 1997-03-13 | 1999-10-20 | Applied Materials, Inc. | A method for removing redeposited veils from etched platinum surfaces |
WO1999010913A1 (en) | 1997-08-26 | 1999-03-04 | Applied Materials, Inc. | An apparatus and method for allowing a stable power transmission into a plasma processing chamber |
US6359302B1 (en) | 1997-10-16 | 2002-03-19 | Micron Technology, Inc. | DRAM cells and integrated circuitry, and capacitor structures |
US6117689A (en) * | 1997-12-24 | 2000-09-12 | Texas Instruments Incorporated | Stable high-dielectric-constant material electrode and method |
WO1999036956A1 (en) * | 1998-01-13 | 1999-07-22 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
US6265318B1 (en) | 1998-01-13 | 2001-07-24 | Applied Materials, Inc. | Iridium etchant methods for anisotropic profile |
US6919168B2 (en) | 1998-01-13 | 2005-07-19 | Applied Materials, Inc. | Masking methods and etching sequences for patterning electrodes of high density RAM capacitors |
US6323132B1 (en) * | 1998-01-13 | 2001-11-27 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
US6111285A (en) | 1998-03-17 | 2000-08-29 | Micron Technology, Inc. | Boride electrodes and barriers for cell dielectrics |
US6104054A (en) * | 1998-05-13 | 2000-08-15 | Texas Instruments Incorporated | Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies |
US6445023B1 (en) * | 1999-03-16 | 2002-09-03 | Micron Technology, Inc. | Mixed metal nitride and boride barrier layers |
TW417293B (en) * | 1999-08-27 | 2001-01-01 | Taiwan Semiconductor Mfg | Formation of DRAM capacitor |
KR100317331B1 (ko) * | 1999-11-11 | 2001-12-24 | 박종섭 | 불휘발성 강유전체 메모리 소자 및 그 제조방법 |
US6559499B1 (en) * | 2000-01-04 | 2003-05-06 | Agere Systems Inc. | Process for fabricating an integrated circuit device having capacitors with a multilevel metallization |
JP2001308287A (ja) * | 2000-04-26 | 2001-11-02 | Sharp Corp | 半導体装置、及びその製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6174332A (ja) * | 1984-09-20 | 1986-04-16 | Canon Inc | 電極 |
JPH02244629A (ja) * | 1989-03-15 | 1990-09-28 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0415935A (ja) * | 1990-05-09 | 1992-01-21 | Sharp Corp | 半導体素子分離領域の形成方法 |
JPH04133426A (ja) * | 1990-09-26 | 1992-05-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH04137312A (ja) * | 1990-09-27 | 1992-05-12 | Canon Inc | P型透明導電膜及びその製法 |
JP2602581B2 (ja) * | 1990-12-15 | 1997-04-23 | シャープ株式会社 | 半導体メモリ素子の製造方法 |
JP3141423B2 (ja) * | 1991-03-15 | 2001-03-05 | ソニー株式会社 | アルミニウム配線形成方法 |
JPH04342164A (ja) * | 1991-05-20 | 1992-11-27 | Hitachi Ltd | 半導体集積回路装置の形成方法 |
JPH05109706A (ja) * | 1991-10-18 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH05206085A (ja) * | 1992-01-24 | 1993-08-13 | Fujitsu Ltd | 微細パターンの形成方法 |
JPH05299601A (ja) * | 1992-02-20 | 1993-11-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5185689A (en) * | 1992-04-29 | 1993-02-09 | Motorola Inc. | Capacitor having a ruthenate electrode and method of formation |
JPH06168906A (ja) * | 1992-11-27 | 1994-06-14 | Ricoh Co Ltd | 半導体装置とその製造方法 |
JPH06232119A (ja) * | 1992-12-10 | 1994-08-19 | Matsushita Electric Ind Co Ltd | 素子分離の形成方法 |
JPH0730077A (ja) * | 1993-06-23 | 1995-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH07130849A (ja) * | 1993-10-14 | 1995-05-19 | Canon Inc | 半導体装置及びその製造方法 |
US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
US5484744A (en) * | 1995-04-14 | 1996-01-16 | United Microelectronics Corporation | Method for fabricating a stacked capacitor for dynamic random access memory cell |
-
1995
- 1995-10-18 KR KR1019950035981A patent/KR100199094B1/ko not_active IP Right Cessation
-
1996
- 1996-01-12 JP JP8004122A patent/JP2988864B2/ja not_active Expired - Fee Related
- 1996-07-30 US US08/689,155 patent/US5686339A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010030433A (ko) * | 1999-09-20 | 2001-04-16 | 가네꼬 히사시 | 반도체장치 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US5686339A (en) | 1997-11-11 |
KR100199094B1 (ko) | 1999-06-15 |
JP2988864B2 (ja) | 1999-12-13 |
JPH09129850A (ja) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970024209A (ko) | 고유전율 커패시터 및 그 제조방법 | |
KR960026873A (ko) | 집적회로. 집적회로용 캐패시터 및 캐패시터 제조 방법 | |
KR960026841A (ko) | 고유전율 재료를 이용한 커패시터 및 그 제조방법 | |
KR100778865B1 (ko) | 엠아이엠 구조의 커패시터의 제조 방법 | |
KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970063746A (ko) | 반도체 장치 및 그 제조 방법 | |
KR970024208A (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
KR20010018819A (ko) | 고유전율의 게이트 절연막을 갖는 트랜지스터의 형성방법 | |
KR950026042A (ko) | 적층 캐패시터 제조방법 | |
KR960043192A (ko) | 반도체 캐패시터 및 그 제조 방법 | |
KR960026855A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970030821A (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR970054158A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR960005957A (ko) | 다층배선 형성방법 | |
KR930024150A (ko) | 커패시터 제조방법 | |
KR960043217A (ko) | 다마신(damascenc) 공정을 이용한 커패시터 제조방법 | |
KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR960043176A (ko) | 캐패시터 제조방법 | |
JPH09270497A (ja) | 半導体装置の製造方法 | |
KR970024217A (ko) | 반도체 장치의 커패시터 제조 방법 | |
KR970003981A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970003983A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |