KR970023251A - 데이타패턴 적응형 클럭 복원방법 및 장치 - Google Patents
데이타패턴 적응형 클럭 복원방법 및 장치 Download PDFInfo
- Publication number
- KR970023251A KR970023251A KR1019950034756A KR19950034756A KR970023251A KR 970023251 A KR970023251 A KR 970023251A KR 1019950034756 A KR1019950034756 A KR 1019950034756A KR 19950034756 A KR19950034756 A KR 19950034756A KR 970023251 A KR970023251 A KR 970023251A
- Authority
- KR
- South Korea
- Prior art keywords
- phase error
- error value
- output signal
- signal
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 데이타패턴 적응형 클럭 복원방법 및 장치에 관한 것으로서, 저장기로부터 재생되는 아날로그신호를 소정의 샘플링클럭을 샘플링하여 디지탈신호로 변환하는 A/D변환기, A/D변환기의 출력신호를 동화하는 동화기, 동화기의 출력신호를 이진데이타로 판정하여 검출데이타로 출력하는 판정기, 판정기 출력신호와 등화기 출력신호의 차분값을 구하는 오차계산기, 동화기의 출력신호와 오차계산기의 출력신호를 입력으로 하여 샘플링클럭의 위상오차값을 계산하고, 저장기기에 기록된 데이타패턴에 따라 위상오차값을 적응적으로 조정하여 출력하는 적응형 위상비교부와, 적응형 위상비교부에서 출력되는 위상오차값에 따라 발진클럭의 주파수를 조정하여 A/D변환기의 샘플링클럭으로 공급하는 클럭발진기로 구성된다. 따라서, 선형적인 위상오차값을 얻을 수 있고 위상오차 추적과정에서 데이타 패턴에 관계없이 일정한 추적량에 따라 위상오차를 제거할 수 있으므로, 오동작의 가능성을 줄일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 데이타패턴 적응형 클럭 복원장치를 나타낸 블럭도.
Claims (4)
- 저장기기에 기록된 각 데이타패턴에 따른 동화오차값과 위상오차값을 미리 구하여 룩업테이블을 자성하는 과정; 상기 저장기기로부터 재생된 신호의 등화값과 등화오차값으로부터 복원 샘플링클럭의 위상오차값을 계산하는 과정; 상기 계산된 위상 오차값을 상기 데이타패턴에 따라 상기 룩업테이블로부터 공급되는 위상오차값에 의해 적응적으로 조정하는 과정; 및 상기 조정된 위상오차값에 따라 상기 샘플링클럭을 조정하는 과정을 포함하는 것을 특징으로 하는 데이타패턴 적응형 클럭 복원방법.
- 저장기기로부터 재생되는 아날로그신호를 소정의 샘플링클럭으로 샘플링하여 디지탈신호로 변환하기 위한 아날로그/디지탈 변환기; 상기 아날로그/디지탈 변환기의 출력신호를 등화하기 위한 등화기; 원래의 기록데이타를 얻기 위해서 상기 등화기의 출력신호를 이진데이타로 판정하여 검출데이타로 출력하는 판정기; 상기 판정기의 출력신호와 상기 등화기의 출력신호의 차분값을 구하기 위한 오차계산기; 상기 동화기의 출력신호와 상기 오차계산기의 출력신호를 입력으로 하여 상기 샘플링클럭의 위상오차값을 계산하고, 상기 저장기기에 기록된 데이타패턴에 따라 상기 위상오차값을 적응적으로 조정하여 출력하기 위한 적응형 위상비교부; 및 상기 적응형 위상비교부에서 출력되는 위상오차값에 따라 발진클럭의 주파수를 조정하여 상기 아날로그/디지탈 변환기의 샘플링클럭으로 공급하기 위한 클럭발진기를 포함하는 것을 특징으로 하는 데이타패턴 적응형 클럭 복원장치.
- 제2항에 있어서, 상기 적응형 위상비교부는 상기 등화기 출력신호의 지연차분값을 구하기 위한 감산기; 상기 감산기의 출력신호와 상기 등화기 오차신호를 승산하기 위한 제1승산기; 상기 판정기에 출력되는 검출 데이타를 병렬데이타로 변환하기 위한 직병렬변환기; 미리 구해진 기록 데이타패턴에 대한 위상오차값와의 관계에 의해 작성되며, 상기 직병렬변환기의 출력신호를 어드레스로 입력하여 상기 어드레스에 해당하는 위상오차값을 출력하는 룩업테이블; 상기 제1승산기의 승산결과에 대한 지연량을 상기 룩업테이블의 처리속도에 따라 가변시켜 출력하는 가변지연기; 및 상기 가변지연기의 출력값과 상기 룩업테이블에서 출력되는 위상오차값을 승산하여 최종 위상오차값을 상기 클럭발진기로 출력하는 제2승산기를 구비하는 것을 특징으로 하는 데이타패턴 적응형 클럭 복원장치.
- 제2항에 있어서, 상기 적응형 위상비교부는 상기 등화기 출력신호를 2차 지연한 신호와 상기 판정기에서 출력되는 검출데이타를 1차 지연한 신호를 승산하기 위한 제1승산기; 상기 동화기 출력신호를 1차 지연한 신호와 상기 판정기에서 출력되는 검출데이타를 2차 지연한 신호를 승산하기 위한 제2승산기; 상기 제1감산기 출력신호와 제2감산기 출력신호의 차분값을 구하기 위한 감산기; 상기 판정기에서 출력되는 검출데이타를 병렬데이타로 변환하기 위한 직병렬변환기; 미리 구해진 기록 데이타패턴에 대한 위상오차값과의 관계에 의해 작성되며, 상기 직병렬변환기의 출력신호를 어드레스로 입력하여 상기 어드레스에 해당하는 위상오차값을 출력하는 룩업테이블; 상기 감산기의 감산결과에 대한 지연량을 상기 룩업테이블의 처리속도에 따라 가변시켜 출력하는 가변지연기; 및 상기 가변지연기의 출력값과 상기 룩업테이블에서 출력되는 위상오차값을 승산하여 최종 위상오차값을 상기 클럭발진기로 출력하는 제3승산기를 구비하는 것을 특징으로 하는 데이타패턴 적응형 클럭 복원장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950034756A KR100355391B1 (ko) | 1995-10-10 | 1995-10-10 | 데이타패턴적응형클럭복원방법및장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950034756A KR100355391B1 (ko) | 1995-10-10 | 1995-10-10 | 데이타패턴적응형클럭복원방법및장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970023251A true KR970023251A (ko) | 1997-05-30 |
KR100355391B1 KR100355391B1 (ko) | 2002-12-18 |
Family
ID=37489453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950034756A KR100355391B1 (ko) | 1995-10-10 | 1995-10-10 | 데이타패턴적응형클럭복원방법및장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100355391B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001356729A (ja) * | 2000-06-15 | 2001-12-26 | Nec Mitsubishi Denki Visual Systems Kk | 画像表示装置 |
US7889818B2 (en) * | 2006-11-14 | 2011-02-15 | Samsung Electronics Co., Ltd. | Method and apparatus for controlling sampling of signals produced in relation to stored data |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2621188B1 (fr) * | 1987-09-25 | 1989-12-29 | Labo Electronique Physique | Circuit de recuperation de l'onde porteuse de systemes de transmissions numeriques |
CA2001091A1 (en) * | 1988-10-24 | 1990-04-24 | John S. Ahn | Bicomponent binder fibers |
-
1995
- 1995-10-10 KR KR1019950034756A patent/KR100355391B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100355391B1 (ko) | 2002-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5841323A (en) | Digital PLL using phase and frequency error calculating circuits | |
KR880013390A (ko) | 확대 비디오 영상 발생회로 | |
US5848047A (en) | Playback apparatus and playback method | |
JP3027238B2 (ja) | パイプライン化された決定フィードバックデコーダ | |
KR950015183B1 (ko) | 2진 샘플 제곱근 계산 장치 | |
US5987082A (en) | Playback apparatus and playback method | |
KR970023251A (ko) | 데이타패턴 적응형 클럭 복원방법 및 장치 | |
MXPA00008270A (es) | Modulador digital de vsb. | |
MXPA00008264A (es) | Generador de senal de portadora de modulador complejo. | |
US7248089B2 (en) | Method of establishing a PWM-modulated output signal representation | |
JPH09244609A (ja) | 映像表示装置 | |
US8531223B2 (en) | Signal generator | |
JPH08237309A (ja) | データ再生方法およびデータ再生装置 | |
KR0157530B1 (ko) | 심볼 클럭 복구회로 | |
KR960029950A (ko) | 고밀도 저장기기에 있어서 데이타 검출방법 및 장치 | |
KR970004310A (ko) | 트랙킹 필터 및 이 필터를 사용한 신호 처리 방법 | |
JP2532731B2 (ja) | 音声速度変換装置と音声速度変換方法 | |
JP2008104039A (ja) | フィルタ回路 | |
KR950015229A (ko) | 디지탈 심볼-레이트 샘플링위상 복원방법 및 장치 | |
JP2558245B2 (ja) | 音程制御装置 | |
JPH08335853A (ja) | 信号のディジタルフィルタリング方式 | |
KR940012943A (ko) | 디지탈 등화기회로 | |
KR970004196B1 (ko) | 티브이의 노이즈 제거장치 | |
KR100664017B1 (ko) | 자동 이득 제어 장치 | |
KR100261180B1 (ko) | 캐리어 리커버리 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080904 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |