KR970018596A - 반도체 집적회로 장치 - Google Patents
반도체 집적회로 장치 Download PDFInfo
- Publication number
- KR970018596A KR970018596A KR1019960036693A KR19960036693A KR970018596A KR 970018596 A KR970018596 A KR 970018596A KR 1019960036693 A KR1019960036693 A KR 1019960036693A KR 19960036693 A KR19960036693 A KR 19960036693A KR 970018596 A KR970018596 A KR 970018596A
- Authority
- KR
- South Korea
- Prior art keywords
- mos transistor
- drain
- source
- channel mos
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/09—Resistor-transistor logic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
전원 전압이나 온도에 의존하지 않고 적은 패턴 면적으로 실현되는 누설 검출 회로를 포함하는 반도체 집적 회로 장치를 제공한다. 누설 전류 검출 트랜지스터 MLn의 게이트에, 저항을 이용하는 일없이 부임계치(sub-threshold) 영역에서 동작시킨 2개의 트랜지스터 M1n, M2n에 의해 전압 Vb를 형성하여 공급하도록 하고 있기 때문에, 누설 전류 검출 배율이 전원 전압이나 온도에 의존하지 않게 되어 정확한 누설 전류의 검출이 가능하게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 본 발명의 제1실시예의 구성을 도시하는 회로도.
Claims (74)
- 소스가 제1전원에 접속되고, 드레인 단자가 부하를 통해 제2전원에 접속된 제1의 제1도전형 MOS 트랜지스터와; 드레인이 상기 제1의 제1도전형 MOS 트랜지스터의 게이트에 접속되고, 소스가 상기 제1전원에 접속되며, 게이트가 전류원에 접속된 제2의 제1도전형 MOS 트랜지스터와; 소스 상기 제1의 제1도전형 MOS 트랜지스터의 게이트에 접속되고, 드레인이 상기 전류원에 접속된 제3의 제1도전형 MOS 트랜지스터를 구비하며, 상기 제2의 제1도전형 MOS 트랜지스터의 게이트의 전위와 상기 제1전원의 전위의 차의 절대치가 상기 제2 및 제3의 제1도전형 MOS 트랜지스터의 임계치전압과 같거나 또는 작아지도록 하여 상기 제2 및 제3의 제1도전형 MOS 트랜지스터를 부임계치 영역에서 구동하도록 한 것을 특징으로 하는 반도체 집적회로 장치.
- 제1항에 있어서, 상기 제1도전형 MOS 트랜지스터는 N채널 MOS 트랜지스터이고, 상기 제1전원은 저전위 전원이며, 상기 제2전원은 고전위 전원인 것을 특징으로 하는 반도체 집적회로 장치.
- 제2항에 있어서, 상기 제1의 제1도전형 MOS 트랜지스터의 기판 전위는 제1도전형과는 역도전형인 P형 웰 전위인 것을 특징으로 하는 반도체 집적회로 장치.
- 제3항에 있어서, 상기 제3의 제1도전형 MOS 트랜지스터의 기판 단자를 상기 제3의 제1도전형 MOS 트랜지스터의 소스 단자에 접속한 것을 특징으로 하는 반도체 집적회로 장치.
- 제4항에 있어서, 상기 제1전류원 및 상기 제2전류원은 저항인 것을 특징으로 하는 반도체 집적회로 장치.
- 제5항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 상기 제3 또는 제5N 채널 MOS 트랜지스터의 드레인과 접속된 제1P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제5항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 상기 제3 또는 제5P 채널 MOS 트랜지스터의 드레인과 접속된 제1N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제6항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제7항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제6항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제7항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체집적회로 장치.
- 제6항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제7항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제2항에 있어서, 상기 제3의 제1도전형 MOS 트랜지스터의 기판 단자를 상기 제3의 제1도전형 MOS 트랜지스터의 소스 단자에 접속된 것을 특징으로 하는 반도체 집적회로 장치.
- 제14항에 있어서, 상기 제1전류원 및 제2전류원은 저항인 것을 특징으로 하는 반도체 집적회로 장치.
- 제15항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 상기 제3 또는 제5N 채널 MOS 트랜지스터의 드레인과 접속된 제1P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제15항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 상기 제3 또는 제5P 채널 MOS 트랜지스터의 드레인과 접속된 제1N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제16항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제17항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제16항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제17항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제16항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제17항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제2항에 있어서, 상기 제2 및 제3의 제1도전형 MOS 트랜지스터의 기판 단자에 상기 접지 전원의 전위 또는 접지 전원 이하의 전위를 제공하는 것을 특징으로 하는 반도체 집적회로 장치.
- 제24항에 있어서, 상기 제1전류원 및 상기 제2전류언은 저항인 것을 특징으로 하는 반도체 집적회로 장치.
- 제25항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 상기 제3 또는 제5N 채널 MOS 트랜지스터의 드레인과 접속된 제1P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제25항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 상기 제3 또는 제5P 채널 MOS 트랜지스터의 드레인과 접속된 제1N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제26항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인과 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제27항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인과 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제26항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인과 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제27항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인과 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제26항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인과 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제27항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인과 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제1항에 있어서, 상기 제1도전형 MOS 트랜지스터는 P 채널 MOS 트랜지스터이고, 상기 제1전원은 고전위 전원이며, 상기 제2전원은 저전위 전원인 것을 특징으로 하는 반도체 집적회로 장치.
- 제34항에 있어서, 상기 제1의 제1도전형 MOS 트랜지스터의 기판 전위는 제1도전형과는 역도전형과는역도전형인 N형 웰 전위인 것을 특징으로 하는 반도체 집적회로 장치.
- 제35항에 있어서, 상기 제3의 제1도전형 MOS 트랜지스터의 기판 단자를 상기 제3의 제1도전형 MOS 트랜지스터의 소스 단자에 접속한 것을 특징으로 하는 반도체 집적회로 장치.
- 제36항에 있어서, 상기 제1전류원 및 제2전류원은 저항인 것을 특징으로 하는 반도체 집적회로 장치.
- 제37항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 상기 제3 또는 제5N 채널 MOS 트랜지스터의 드레인과 접속된 제1P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제37항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 상기 제3 또는 제5P 채널 MOS 트랜지스터의 드레인과 접속된 제1N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제38항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제39항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제38항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제39항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제38항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제39항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제4항, 제5항, 제9항, 제10항 및 제12항 중 어느 한 항에 있어서, 상기 제2 및 제3의 도전형 MOS 트랜지스터의 기판 단자에 상기 전원의 전위 또는 그것보다도 높은 전위를 제공하는 것을 특징으로 하는 반도체 집적회로 장치.
- 제46항에 있어서, 상기 제1전류원 및 상기 제2전류원은 저항인 것을 특징으로 하는 반도체 집적회로 장치.
- 제47항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 접지 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 상기 제3 또는 제5N 채널 MOS 트랜지스터의 드레인과 접속된 제1P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제47항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 상기 제3 또는 제5P 채널 MOS 트랜지스터의 드레인과 접속된 제1N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제48항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제49항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제48항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제49항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제48항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제49항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 소스가 제1전원에 접속된 제1의 제1도전형 MOS 트랜지스터와; 드레인이 상기 제1의 제1도전형 MOS 트랜지스터와 접속되고, 소스가 상기 제1전원에 접속되며, 게이트가 전류원에 접속된 제2의 제1도전형 MOS 트랜지스터와; 소스가 상기 제1의 제1도전형 MOS 트랜지스터의 게이트에 접속되고, 드레인이 상기 전류원에 접속되며, 게이트가 드레인에 접속된 제3의 제1도전형 MOS 트랜지스터와; 소스가 상기 제1의 제1도전형 MOS 트랜지스터의 드레인에 접속되고, 드레인이 부하를 통해 제2전원에 접속되며, 게이트에 소정 전위가 제공되는 제4의 제1도전형 MOS 트랜지스터를 구비하며, 상기 제2의 제1도전형 MOS 트랜지스터의 게이트의 전위와 상기 제1전원의 전위의 차의 절대치가 상기 제2 및 제3의 제1도전형 MOS 트랜지스터의 임계 전압과 같거나 작아지도록 하여 상기 제2 및 제3의 제1도전형 MOS 트랜지스터를 부임계치 영역에서 구동하도록 하는 동시에, 상기 제4의 제1도전형 MOS 트랜지스터의 채널폭을 상기 제1의 제1도전형 MOS 트랜지스터의 채널폭보다도 작게 한 것을 특징으로 하는 반도체 집적회로 장치.
- 제56항에 있어서, 상기 제1도전형 MOS 트랜지스터는 N 채널 MOS 트랜지스터이고, 상기 제1전원은 저전위 전원이며, 상기 제2전원은 고전위인 것을 특징으로 하는 반도체 집적회로 장치.
- 제57항에 있어서, 상기 제1의 제1도전형 MOS 트랜지스터의 기판 전위는 제1도전형과는 역도전형인 P형 웰 전위인 것을 특징으로 하는 반도체 집적회로 장치.
- 제58항에 있어서, 상기 제3의 제1도전형 MOS 트랜지스터의 기판 단자를 상기 제3의 제1도전형 MOS 트랜지스터의 소스 단자에 접속한 것을 특징으로 하는 반도체 집적회로 장치.
- 제59항에 있어서, 상기 제1전류원 및 상기 제2전류원은 저항인 것을 특징으로 하는 반도체 집적회로 장치.
- 제60항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 상기 제3 또는 제5N 채널 MOS 트랜지스터의 드레인과 접속된 제1P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제60항에 있어서, 상기 제1전류원 및 상기 제2전류원은 게이트가 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 상기 제3 또는 제5P 채널 MOS 트랜지스터의 드레인과 접속된 제1N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제61항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제62항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제61항에 있어서, 상기 부하는 게이트가 접지 전원에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제62항에 있어서, 상기 부하는 게이트가 전원에 접속되고, 소스가 접지 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제61항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4N 채널 MOS 트랜지스터의 드레인에 접속된 제2P 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제62항에 있어서, 상기 부하는 게이트가 외부 단자에 접속되고, 소스가 전원에 접속되며, 드레인이 제1 또는 제4P 채널 MOS 트랜지스터의 드레인에 접속된 제2N 채널 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적회로 장치.
- 제57항에 있어서, 상기 소정 전위는 소수가 접지 전원에 접속되고, 드레인과 게이트가 제2전류원에 접속된 제5의 제1도전형 MOS 트랜지스터의 게이트 출력으로서 제공되는 것을 특징으로 하는 반도체 집적회로 장치.
- 제57항에 있어서, 상기 제2 및 제3의 제1도전형의 MOS 트랜지스터의 기판 단자에 상기 접지 전원의 전위 또는 그 이하의 전위를 제공하는 것을 특징으로 하는 반도체 집적회로 장치.
- 제56항에 있어서, 상기 제1도전형 MOS 트랜지스터는 P 채널 MOS 트랜지스터이고, 상기 제1전원은 고전위 전원이며, 상기 제2전원은 저전위 전원인 것을 특징으로 하는 반도체 집적회로 장치.
- 제71항에 있어서, 상기 제1의 제1도전형 MOS 트랜지스터의 기판 전위는 제1도전형과는 역도전형인 N형 웰 전위인 것을 특징으로 하는 반도체 집적회로 장치.
- 제71항에 있어서, 상기 소정 전위는 소스가 전원에 접속되고, 드레인과 게이트가 제2전류원에 접속된 제5의 제1도전형 MOS 트랜지스터의 게이트 출력으로서 제공하는 것을 특징으로 하는 반도체 집적회로 장치.
- 제71항에 있어서, 상기 제2 및 제3의 제1도전형 MOS 트랜지스터의 기판 단자에 상기 전원의 전위 또는 그 이상의 전위를 제공하는 것을 특징으로 하는 반도체 집적회로 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22557695 | 1995-09-01 | ||
JP95-225576 | 1995-09-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970018596A true KR970018596A (ko) | 1997-04-30 |
KR100223120B1 KR100223120B1 (ko) | 1999-10-15 |
Family
ID=16831481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960036693A KR100223120B1 (ko) | 1995-09-01 | 1996-08-30 | 반도체 집적회로 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5834967A (ko) |
KR (1) | KR100223120B1 (ko) |
TW (1) | TW325599B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108318727A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 一种标准单元漏电流的测试电路及测试方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6262585B1 (en) * | 1999-06-14 | 2001-07-17 | Intel Corporation | Apparatus for I/O leakage self-test in an integrated circuit |
GB2387445A (en) * | 2002-04-10 | 2003-10-15 | Zarlink Semiconductor Ltd | Measuring junction leakage in a semiconductor device |
JP4303930B2 (ja) * | 2002-09-11 | 2009-07-29 | Okiセミコンダクタ株式会社 | 電圧発生装置 |
US7132874B2 (en) * | 2003-04-23 | 2006-11-07 | The Regents Of The University Of Michigan | Linearizing apparatus and method |
JP4221274B2 (ja) * | 2003-10-31 | 2009-02-12 | 株式会社東芝 | 半導体集積回路および電源電圧・基板バイアス制御回路 |
US7019508B2 (en) * | 2004-06-24 | 2006-03-28 | Anadigics Inc. | Temperature compensated bias network |
US7173406B2 (en) * | 2004-06-24 | 2007-02-06 | Anadigics, Inc. | Method and apparatus for gain control |
US7023233B1 (en) * | 2004-10-12 | 2006-04-04 | Advantest Corporation | Test apparatus and test method |
JP4337709B2 (ja) * | 2004-11-01 | 2009-09-30 | 日本電気株式会社 | 半導体集積回路装置 |
US7253678B2 (en) * | 2005-03-07 | 2007-08-07 | Analog Devices, Inc. | Accurate cascode bias networks |
JP4764086B2 (ja) * | 2005-07-27 | 2011-08-31 | パナソニック株式会社 | 半導体集積回路装置 |
JP4814705B2 (ja) * | 2005-10-13 | 2011-11-16 | パナソニック株式会社 | 半導体集積回路装置及び電子装置 |
US7692442B2 (en) * | 2005-11-17 | 2010-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus for detecting a current and temperature for an integrated circuit |
US7573306B2 (en) * | 2006-01-31 | 2009-08-11 | Kabushiki Kaisha Toshiba | Semiconductor memory device, power supply detector and semiconductor device |
JP5529450B2 (ja) * | 2009-07-15 | 2014-06-25 | スパンション エルエルシー | ボディバイアス制御回路及びボディバイアス制御方法 |
KR20160001948A (ko) * | 2014-06-30 | 2016-01-07 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템 |
CN104993574B (zh) * | 2015-07-06 | 2017-06-06 | 上海巨微集成电路有限公司 | 一种适用于otp存储器的电源切换电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4686449A (en) * | 1986-04-07 | 1987-08-11 | The United States Of America As Represented By The Secretary Of The Navy | JFET current source with high power supply rejection |
US5260646A (en) * | 1991-12-23 | 1993-11-09 | Micron Technology, Inc. | Low power regulator for a voltage generator circuit |
JPH06223568A (ja) * | 1993-01-29 | 1994-08-12 | Mitsubishi Electric Corp | 中間電位発生装置 |
US5384739A (en) * | 1993-06-10 | 1995-01-24 | Micron Semiconductor, Inc. | Summing circuit with biased inputs and an unbiased output |
US5530395A (en) * | 1995-04-03 | 1996-06-25 | Etron Technology Inc. | Supply voltage level control using reference voltage generator and comparator circuits |
-
1996
- 1996-08-27 TW TW085110421A patent/TW325599B/zh not_active IP Right Cessation
- 1996-08-30 KR KR1019960036693A patent/KR100223120B1/ko not_active IP Right Cessation
- 1996-09-03 US US08/706,995 patent/US5834967A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108318727A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 一种标准单元漏电流的测试电路及测试方法 |
CN108318727B (zh) * | 2017-01-18 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 一种标准单元漏电流的测试电路及测试方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100223120B1 (ko) | 1999-10-15 |
TW325599B (en) | 1998-01-21 |
US5834967A (en) | 1998-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970018596A (ko) | 반도체 집적회로 장치 | |
KR940001251B1 (ko) | 전압 제어회로 | |
KR0161359B1 (ko) | 기준 전류 발생 회로 | |
KR900010531A (ko) | 정전류원 회로 | |
KR890001278A (ko) | 차동 증폭기와 전류 감지 회로 및 집적 회로 | |
KR940022826A (ko) | 반도체 기판상에 제조된 집적 회로 | |
KR930015369A (ko) | 디지탈/아나로그 변환기용 전류 소자 | |
KR860007753A (ko) | 반도체 집전회로 | |
US5886543A (en) | Power semiconductor switch having a load open-circuit detection circuit | |
KR900701045A (ko) | 상보형 mos 회로기술을 이용한 래치업 방지회로를 가진 집적회로 | |
KR900012440A (ko) | 아날로그신호 입력회로 | |
KR880004589A (ko) | 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열 | |
KR910005448A (ko) | 반도체 집적회로 | |
KR880004579A (ko) | 래치업 방지회로를 cmos 직접회로 장치 | |
KR900001026A (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
KR850007170A (ko) | 파워-온 검출회로 | |
KR910010707A (ko) | 기준전압 발생장치 | |
KR0137857B1 (ko) | 반도체 장치 | |
US6275100B1 (en) | Reference voltage generators including first and second transistors of same conductivity type and at least one switch | |
KR960012462A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
KR930020847A (ko) | 기준전류 발생회로 | |
KR940020669A (ko) | 바이어스 회로(bias circuit) | |
KR960030395A (ko) | 저전압출력회로 및 반도체장치 | |
KR930009056A (ko) | 제1전압 부스팅 회로를 가진 집적 회로 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030701 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |