CN104993574B - 一种适用于otp存储器的电源切换电路 - Google Patents

Abstract

本发明提供一种适用于OTP存储器的电源切换电路，包括：衬底切换模块、电源切换模块、第一电压输入端、第二电压输入端以及电压输出端；其中所述衬底切换模块包括：第三PMOS管、第四PMOS管、第五PMOS管以及弱下拉器件，由衬底切换模块实现所有PMOS管的衬底始终连接到第一电压输入端和第二电压输入端中的最高电位；所述电源切换模块包括：第一PMOS管和第二PMOS管，由电源切换模块实现电压输出端始终连接到第一电压输入端和第二电压输入端中的最高电位。本发明中的所有PMOS管的Vgs，Vgd，Vds都在耐压要求范围内，通过本发明的电源切换电路，针对OTP存储器电路的特殊需求，以简洁实用的方式，使用低压MOS管来实现高压电源的传送，节省了芯片面积和成本，提高了电路性能。

Description

一种适用于OTP存储器的电源切换电路

技术领域

本发明属于集成电路领域，涉及一次性可编程(OTP)存储器电路，尤其是涉及一种适用于OTP存储器的电源切换电路，适用于单片式集成电路芯片中。

背景技术

在集成电路OTP存储器电路领域，通常需要用到不同的电压电源对电路进行供电。比如对OTP电路进行写操作时，电源电压可能需要6V，而对OTP电路进行读操作时，电源电压可能只需要3V，所以我们需要电源切换电路来选择合适的电压对OTP电路进行供电，如图1所示，其中VDD为3V电源，VPP为6V电源。

由于3V和6V两种电源同时存在，所以与6V电源相连的MOS管需要经受6V的耐压，这时候通常会有两种解决方法：

1)直接使用高压MOS管用来实现6V电源的传送。这种方式的优点是电路简单，直接用一个高压MOS管就可以实现电源的开和关，但缺点也非常明显，因为它需要额外的掩膜层(Mask)，生产成本高。

2)只使用3V MOS管来实现6V电源的传送。这种方式需要保证所有与6V电源相连的MOS管它们的Vgs，Vgd，Vds都在耐压要求范围内(通常在3.6V左右)，但不能影响芯片的寿命，这需要采用精巧的电路结构来实现。

另外，US 6774704 B2提出了一种高压电源自动选择电路，如图2所示，它通过电流比较自动选择电压高的一路电源，它的优点是选择精度高，缺点是如果电源电压为6V，它依然需要使用高压MOS管以防止击穿。

US 7215043 B2提出了一种耐高压电源开关电路，如图3所示，它实现了3V MOS管传送6V电源的功能，美中不足的是对OTP电源切换电路来讲，这种电路较为复杂，还可以更简化。图2和图3均从原专利中摘取，具体请查看原专利。

因此，提供一种新的适用于OTP存储器的电源切换电路是本领域技术人员需要解决的课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种适用于OTP存储器的电源切换电路，既能解决低压MOS管无法实现高压电源传送的问题，又简洁实用，节省了芯片面积和成本，提高了电路性能。

为实现上述目的及其他相关目的，本发明提供一种适用于OTP存储器的电源切换电路，所述适用于OTP存储器的电源切换电路至少包括：衬底切换模块、电源切换模块、第一电压输入端、第二电压输入端以及电压输出端；其中，

所述衬底切换模块包括：第三PMOS管、第四PMOS管、第五PMOS管以及弱下拉器件；所述第五PMOS管的漏端与第四PMOS管的漏端连接至衬底；所述第五PMOS管的栅端与第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接；所述第五PMOS管的源端、第四PMOS管的栅端和第三PMOS管的栅端均与所述第一电压输入端相连；所述第四PMOS管的源端和第三PMOS管的源端均与所述第二电压输入端相连；

所述电源切换模块包括：第一PMOS管和第二PMOS管；所述第一PMOS管的源端连接至第二电压输入端；所述第一PMOS管的栅端和所述第二PMOS管的源端连接至第一电压输入端；所述第一PMOS管的漏端和第二PMOS管的漏端连接至电压输出端；所述第二PMOS管的栅端与所述第五PMOS管的栅端以及第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接。

作为本发明适用于OTP存储器的电源切换电路的一种优化的方案，所述电源切换模还包括一控制开关管。

作为本发明适用于OTP存储器的电源切换电路的一种优化的方案，所述控制开关管为第六PMOS管，所述第六PMOS管的栅端接控制信号，所述第六PMOS管的源端连接至第一电压输入端，所述第六PMOS管的漏端与所述第二PMOS管的源端相连。

作为本发明适用于OTP存储器的电源切换电路的一种优化的方案，所述弱下拉器件为电流源器件或者电阻。

作为本发明适用于OTP存储器的电源切换电路的一种优化的方案，所述电流源器件由第一NMOS管和第二NMOS管串联构成，其中，所述第二NMOS管的漏端与第五PMOS管的栅端相连，所述第二NMOS管的栅端连接至第一电压输入端，所述第二NMOS管的源端与第一NMOS管的漏端相连；所述第一NMOS管的栅端接偏置电压，所述第一NMOS管的源端接地。

作为本发明适用于OTP存储器的电源切换电路的一种优化的方案，所述第五PMOS管和第四PMOS管用于实现衬底电压输出端的电压切换，所述第三PMOS管用于实现第一电压输入端和第二电压输入端的电位检测以及第五PMOS管栅端电位的切换。

作为本发明适用于OTP存储器的电源切换电路的一种优化的方案，所述弱下拉器件用于实现第五PMOS管栅端电位的弱下拉。

作为本发明适用于OTP存储器的电源切换电路的一种优化的方案，所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管的阈值电压为Vth，第一电压输入端的电压为VDD，第二电压输入端的电压为VPP，则当VPP<VDD+Vth时，所述电压输出端的电压为VDD；当VPP>VDD+Vth时，所述电压输出端的电压切换为VPP。

如上所述，本发明的适用于OTP存储器的电源切换电路，包括：衬底切换模块、电源切换模块、第一电压输入端、第二电压输入端以及电压输出端；所述衬底切换模块包括：第三PMOS管、第四PMOS管、第五PMOS管以及弱下拉器件；所述第五PMOS管的漏端与第四PMOS管的漏端连接至衬底；所述第五PMOS管的栅端与第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接；所述第五PMOS管的源端、第四PMOS管的栅端和第三PMOS管的栅端均与所述第一电压输入端相连；所述第四PMOS管的源端和第三PMOS管的源端均与所述第二电压输入端相连；所述电源切换模块包括：第一PMOS管和第二PMOS管；所述第一PMOS管的源端连接至第二电压输入端；所述第一PMOS管的栅端和所述第二PMOS管的源端连接至第一电压输入端；所述第一PMOS管的漏端和第二PMOS管的漏端连接至电压输出端；所述第二PMOS管的栅端与所述第五PMOS管的栅端以及第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接。通过本发明的电源切换电路，针对OTP存储器电路的特殊需求，以简洁实用的方式，使用低压MOS管来实现高压电源的传送，节省了芯片面积和成本，提高了电路性能。

附图说明

图1为现有OTP存储器电路的供电结构示意图。

图2为专利US 6774704 B2电源切换电路的结构示意图。

图3为专利US 7215043 B2电源切换电路的结构示意图。

图4为本发明适用于OTP存储器的电源切换电路的结构示意图。

图5为本发明实施例一中的一种实施方式的结构示意图。

图6为本发明实施例一中的另外一种实施方式的结构示意图。

图7为本发明实施例二中实施方式的结构示意图。

图8为本发明实施例二中电源切换电路工作示意图。

元件标号说明

10 衬底切换模块

11 电源切换模块

M1 第一PMOS管

M2 第二PMOS管

M3 第三PMOS管

M4 第四PMOS管

M5 第五PMOS管

Mpd 控制开关管

I1 弱下拉器件

R1 电阻

Mb1 第一NMOS管

Mb2 第二NMOS管

VDD 第一电压输入端的电压

VPP 第二电压输入端的电压

VOUT 电压输出端的电压

nsub 衬底

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅附图4～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例提供一种适用于OTP存储器的电源切换电路，如图4所示，所述适用于OTP存储器的电源切换电路包括：衬底切换模块10、电源切换模块11、第一电压输入端、第二电压输入端以及电压输出端。

所述第一电压输入端的电压为VDD，第二电压输入端的电压为VPP，电压输出端的电压为VOUT。

所述衬底切换模块10包括三个PMOS管、以及一个弱下拉器件，其中，三个PMOS管分别为第三PMOS管M3、第四PMOS管M4、第五PMOS管M5，弱下拉器件为I1。

所述第五PMOS管M5的漏端与第四PMOS管M4的漏端连接至衬底nsub；所述第五PMOS管M5的栅端与第三PMOS管M3的漏端相连，并通过所述弱下拉器件I1与地连接；所述第五PMOS管M5的源端、第四PMOS管M4的栅端和第三PMOS管M3的栅端均与所述第一电压输入端VDD相连；所述第四PMOS管M4的源端和第三PMOS管M3的源端均与所述第二电压输入端VPP相连，从而形成所述衬底切换模块10。通过所述衬底切换模块10，可以实现所有PMOS管的衬底nsub始终连接到VDD和VPP中的最高电位上。所述衬底切换模块10中的第三PMOS管M3、第四PMOS管M4、第五PMOS管M5的Vgs、Vgd和Vds都在耐压要求范围内。

所述衬底切换模块10中，所述第五PMOS管M5和第四PMOS管M4用于实现衬底nsub的电压切换，所述第三PMOS管M3用于实现第一电压输入端VDD和第二电压输入端VPP的电位检测以及第五PMOS管M5栅端电位的切换。另外，所述弱下拉器件I1用于实现第五PMOS管M5栅端电位的弱下拉。

所述电源切换模块11包括：第一PMOS管M1和第二PMOS管M2；所述第一PMOS管M1的源端连接至第二电压输入端VPP；所述第一PMOS管M1的栅端和所述第二PMOS管M2的源端连接至第一电压输入端VDD；所述第一PMOS管M1的漏端和第二PMOS管M2的漏端连接至电压输出端VOUT；所述第二PMOS管M2的栅端与所述第五PMOS管M5的栅端以及第三PMOS管M3的漏端相连，并通过所述弱下拉器件I1与地连接。所有PMOS管的衬底nsub连接在一起。所述电源切换模块11中的第一PMOS管M1、第二PMOS管M2的Vgs、Vgd和Vds都在耐压要求范围内。

本实施例的适用于OTP存储器的电源切换电路在切换过程中具体工作原理为：假设所述第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4和第五PMOS管M5的阈值电压为Vth。

当VPP<VDD+Vth时，所述第五PMOS管M5的栅端nwpd由弱下拉器件I1下拉到地，第五PMOS管M5处于导通状态，从而Vnsub＝VDD，即衬底nsub的电压等于第一输入端的电压。这样，第三PMOS管M3和第四PMOS管M4都处于截止状态，由于衬底的电压为VDD，第一PMOS管也处于截止状态，从而使电压输出端保持稳定的电压VDD。

而当VPP>VDD+Vth时，第三PMOS管M3和第四PMOS管M4都处于导通状态，所述第五PMOS管M5的栅端nwpd电压Vnwpd被上拉至VPP，所述第五PMOS管M5此时处于截止状态，从而使衬底连接至VPP，即Vnsub＝VPP，第一PMOS管M1处于导通状态，使衬底nsub保持稳定的电压VPP，同时第二PMOS管处于截止状态，可以防止电流从VPP流向VDD。

通过本实施例的适用于OTP存储器的电源切换电路，可以保证电压输出端的电压VOUT在使用过程中均连接在最高的电压上，从而可以在不同电源电压下对OTP存储器进行供电，来进行读写操作，提高电路性能。

需要说明的是，本实施例中，所述弱下拉器件为电流源器件或者电阻。在一实施例中，所述弱下拉器件可以选择为电阻，如图6所示。由电阻R1实现第五PMOS管栅端电位的弱下拉。

在另一实施例中，所述弱下拉器件为电流源器件，所述电流源器件由第一NMOS管Mb1和第二NMOS管Mb2串联构成，如图5所示。由第一NMOS管Mb1和第二NMOS管实现第五PMOS管栅端电位的弱下拉。其中，所述第二NMOS管Mb2的漏端与第五PMOS管M5的栅端相连，所述第二NMOS管Mb2的栅端连接至第一电压输入端，所述第二NMOS管Mb2的源端与第一NMOS管Mb1的漏端相连；所述第一NMOS管Mb1的栅端接偏置电压Vnbias，所述第一NMOS管Mb1的源端接地。

实施例二

本实施例提供一种OTP存储器的电源切换***，如图7所示，本实施例与实施例一的区别是，在本实施例的电源切换模块11中增加一控制开关管Mpd，其他电路结构与实施例一相同。具体地，所述控制开关管Mpd为第六PMOS管，所述第六PMOS管的栅端接控制信号，所述第六PMOS管的源端连接至第一电压输入端VDD，所述第六PMOS管的漏端与所述第二PMOS管M2的源端相连。

本发明的OTP存储器的电源切换***在切换过程中各个电位变化如图8所示，具体工作原理为：假设所述第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4和第五PMOS管M5的阈值电压为Vth。

当VPP<VDD+Vth时，所述第五PMOS管M5的栅端nwpd由弱下拉器件I1下拉到地，第五PMOS管M5处于导通状态，从而Vnsub＝VDD，即衬底nsub的电压等于第一输入端的电压。这样，第三PMOS管M3和第四PMOS管M4都处于截止状态，由于衬底的电压为VDD，第一PMOS管也处于截止状态，此时，电压输出端的电压VOUT由控制开关管Mpd栅端的控制信号pd来决定，当控制开关管Mpd栅端的电压Vpd＝“0”时，所述控制开关管Mpd和第二PMOS管M2都处于导通状态，VOUT＝VDD；当Vpd＝“VDD”时，所述控制开关管Mpd处于截止状态，从而使电压输出端的电压VOUT处于高阻态。如图8中的中间段表示Vpd＝“0”时，电压输出端输出最高电压VDD。

而当VPP>VDD+Vth时，第三PMOS管M3和第四PMOS管M4都处于导通状态，所述第五PMOS管M5的栅端nwpd电压Vnwpd被上拉至VPP，所述第五PMOS管M5此时处于截止状态，从而使衬底连接至VPP，即Vnsub＝VPP，第一PMOS管M1处于导通状态，使衬底nsub保持稳定的电压VPP，同时第二PMOS管处于截止状态，可以防止电流从VPP流向VDD。如图8中的两端部分。

由于OTP存储器电路的特殊性，写操作通常是一次性的，写完以后VPP就会与电路断开，所以图7中VPP支路不需要关断电路(即控制开关管Mpd)；而读操作是经常性的，VDD与电路始终连接者，所以图7中VDD支路增加关断电路(Mpd)。

需要说明的是，本实施例中，所述弱下拉器件为电流源器件，与实施例一相同，所述弱下拉器件还可以选择为电阻。本实施例中的电流源器件由第一NMOS管Mb1和第二NMOS管Mb2串联构成来实现第五PMOS管栅端电压的弱下拉。如图7中示出了电流源器件由第一NMOS管Mb1和第二NMOS管Mb2串联构成的情况。

综上所述，本发明提供一种适用于OTP存储器的电源切换电路，包括：衬底切换模块、电源切换模块、第一电压输入端、第二电压输入端以及电压输出端；其中所述衬底切换模块包括：第三PMOS管、第四PMOS管、第五PMOS管以及弱下拉器件，由衬底切换模块实现所有PMOS管的衬底始终连接到第一电压输入端、第二电压输入端中的最高电位；所述电源切换模块包括：第一PMOS管和第二PMOS管，由电源切换模块实现电压输出端始终连接到第一电压输入端、第二电压输入端中的最高电位。本发明中的所有PMOS管的Vgs，Vgd，Vds都在耐压要求范围内，通过本发明的电源切换电路，针对OTP存储器电路的特殊需求，以简洁实用的方式，使用低压MOS管来实现高压电源的传送，节省了芯片面积和成本，提高了电路性能。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种适用于OTP存储器的电源切换电路，其特征在于，所述适用于OTP存储器的电源切换电路至少包括：衬底切换模块、电源切换模块、第一电压输入端、第二电压输入端以及电压输出端；其中，

所述衬底切换模块包括：第三PMOS管、第四PMOS管、第五PMOS管以及弱下拉器件；所述第五PMOS管的漏端与第四PMOS管的漏端连接至衬底；所述第五PMOS管的栅端与第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接；所述第五PMOS管的源端、第四PMOS管的栅端和第三PMOS管的栅端均与所述第一电压输入端相连；所述第四PMOS管的源端和第三PMOS管的源端均与所述第二电压输入端相连；

所述电源切换模块包括：第一PMOS管和第二PMOS管；所述第一PMOS管的源端连接至第二电压输入端；所述第一PMOS管的栅端和所述第二PMOS管的源端连接至第一电压输入端；所述第一PMOS管的漏端和第二PMOS管的漏端连接至电压输出端；所述第二PMOS管的栅端与所述第五PMOS管的栅端以及第三PMOS管的漏端相连，并通过所述弱下拉器件与地连接；

所述电源切换模块中第一PMOS管和第二PMOS管的衬底和所述衬底切换模块中第三PMOS管、第四PMOS管、第五PMOS管的衬底连接在一起。

2.根据权利要求1所述的适用于OTP存储器的电源切换电路，其特征在于：所述电源切换模还包括一控制开关管。

3.根据权利要求2所述的适用于OTP存储器的电源切换电路，其特征在于：所述控制开关管为第六PMOS管，所述第六PMOS管的栅端接控制信号，所述第六PMOS管的源端连接至第一电压输入端，所述第六PMOS管的漏端与所述第二PMOS管的源端相连。

4.根据权利要求1所述的适用于OTP存储器的电源切换电路，其特征在于：所述弱下拉器件为电流源器件或者电阻。

5.根据权利要求4所述的适用于OTP存储器的电源切换电路，其特征在于：所述电流源器件由第一NMOS管和第二NMOS管串联构成，其中，所述第二NMOS管的漏端与第五PMOS管的栅端相连，所述第二NMOS管的栅端连接至第一电压输入端，所述第二NMOS管的源端与第一NMOS管的漏端相连；所述第一NMOS管的栅端接偏置电压，所述第一NMOS管的源端接地。

6.根据权利要求1所述的适用于OTP存储器的电源切换电路，其特征在于：所述第五PMOS管和第四PMOS管用于实现衬底电压输出端的电压切换，所述第三PMOS管用于实现第一电压输入端和第二电压输入端的电位检测以及第五PMOS管栅端电位的切换。

7.根据权利要求1所述的适用于OTP存储器的电源切换电路，其特征在于：所述弱下拉器件用于实现第五PMOS管栅端电位的弱下拉。

8.根据权利要求1所述的适用于OTP存储器的电源切换电路，其特征在于：所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管的阈值电压为Vth，第一电压输入端的电压为VDD，第二电压输入端的电压为VPP，当VPP<VDD+Vth时，所述电压输出端的电压为VDD；当VPP>VDD+Vth时，所述电压输出端的电压切换为VPP。