KR970018088A - 반도체 구조와 이를 제조하기 위한 개선된 방법 - Google Patents

반도체 구조와 이를 제조하기 위한 개선된 방법 Download PDF

Info

Publication number
KR970018088A
KR970018088A KR1019960034095A KR19960034095A KR970018088A KR 970018088 A KR970018088 A KR 970018088A KR 1019960034095 A KR1019960034095 A KR 1019960034095A KR 19960034095 A KR19960034095 A KR 19960034095A KR 970018088 A KR970018088 A KR 970018088A
Authority
KR
South Korea
Prior art keywords
stud
metal
region
etching
mask
Prior art date
Application number
KR1019960034095A
Other languages
English (en)
Other versions
KR100245970B1 (ko
Inventor
리스틱 류비사
에이. 2 세 셔만스카이 프랭크
시게루 미즈노
마나부 다가미
다카노리 요시무라
아쯔시 오구라
요이찌로 누마사와
아끼라 도이
마사야스 단죠
토마스 마틴 헨리
쥰 스에나가
미셀 브뤼엘
에드워드 존 크로닌
Original Assignee
빈센트 비 인그라시아
모토로라 인코포레이티드
니시히라 순지
아네루바 가부시기가이샤
가네꼬 히사시
닛뽕덴끼 가부시기가이샤
야스이 데이조오
닛신덴끼 가부시기가이샤
헨넬리 헬렌 에프
엠이엠씨 일렉트로닉 머티어리얼즈 인코포레이티드
이데이 노부유키
소니 가부시기가이샤
삐에르 쇼미죠
꼼미사리아 아 레네르지 아토미끄
제프리 엘. 포맨
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비 인그라시아, 모토로라 인코포레이티드, 니시히라 순지, 아네루바 가부시기가이샤, 가네꼬 히사시, 닛뽕덴끼 가부시기가이샤, 야스이 데이조오, 닛신덴끼 가부시기가이샤, 헨넬리 헬렌 에프, 엠이엠씨 일렉트로닉 머티어리얼즈 인코포레이티드, 이데이 노부유키, 소니 가부시기가이샤, 삐에르 쇼미죠, 꼼미사리아 아 레네르지 아토미끄, 제프리 엘. 포맨, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 빈센트 비 인그라시아
Publication of KR970018088A publication Critical patent/KR970018088A/ko
Application granted granted Critical
Publication of KR100245970B1 publication Critical patent/KR100245970B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

각각이 단일 금속층으로부터 형성되는 적어도 하나의 스터드-업(stud-up)과 이에 접속된 적어도 하나의 상호접속 배선(interconnection line)을 포함하는 개선된 반도체 구조가 개시된다. 이러한 구조는, 먼저 절연영역이 반도체 기판 상에 제공되고, 다음에 미리 선택된 깊이를 갖는 적어도 하나의 개구를 정의하기 위해 패터닝되고 에칭되는 방법에 의해 제조된다. 상기 개구를 채우고 상호접속 배선을 형성하기 위해 금속이 증착되며, 이어서 상기 금속이 채워진 개구내에 원하는 치수의 스터드-업이 패터닝되고 형성된다. 이 스터드-업의 하부 단부는 상호접속 배선에 접속되고, 스터드-업의 상부 단부는 절연 영역의 상부면에서 혹은 상부면 가까이에서 끝난다. 다른 실시예에서는 상호 접속된 스터드-다운(stud-down)을 포함하기도 한다.
종점 검출(endpoint detection) 기술은 스터드-업의 높이와 상호접속 배선의 폭을 정밀하게 제어하는데 사용될 수 있다.

Description

반도체 구조와 이를 제조하기 위한 개선된 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 스터드와 상호접속 배선의 완성된 것을 보여주는 제2도 구조의 단면도이다.

Claims (20)

  1. 각각 자기-정렬되고 단일 금속층으로부터 형성된 적어도 하나의 스터드-업 및 상기 스터드-업에 접속된 적어도 하나의 상호접속 배선을 포함하는 반도체 구조를 제조하기 위한 방법에 있어서, (a) 반도체 기판상에 절연 영역을 제공하는 단계와; (b) 미리 선택된 깊이를 갖는 적어도 하나의 개구를 정의하는 마스크를 사용하여 상기 절연 영역을 패터닝하고 에칭하는 단계와; (c) 상기 개구를 채우기 위해 금속을 증착하여 상기 상호 접속 배선을 형성하는 단계와; (d) 상기 금속이 채워진 상기 개구내에 하부 단부가 상기 상호접속 배선에 접속되고 상부 단부가 상기 절연 영역의 상부면에서 혹은 상기 상부면 가까이에서 끝나는 원하는 치수들의 스터드-업을 패터닝하여 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  2. 제1항에 있어서, 상기 금속은 상기 단계(c)에서 화학 기상 증착 혹은 저압 화학 기상 증착 중 어느 하나에 의해 증착되는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  3. 제1항에 있어서, 상기 스터드-업은 상기 단계(c)의 증착 중에 적어도 부분적으로 금속으로 도포되는 상기 반도체의 표면의 미리 선택된 영역상에 적용되는 마스크를 사용하여 패턴 형성되는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  4. 제3항에 있어서, 상기 스터드-업을 형성하는 중에 금속의 원치않는 부분들을 제거하는데 반응성 이온 에칭이 사용되는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  5. 제1항에 있어서, 상기 절연 영역은 실리콘 다이옥사이드, 포스포실리케이트 글래스, 실리콘 다이옥사이드와 실리콘 나이트라이드의 화합물 및 폴리이미드로 구성된 그룹으로부터 선택된 물질로 이루어진 것을 특징으로 하는 반도체 구조를 개선하기 위한 개선된 방법.
  6. 제1항에 있어서, 상기 상호접속 배선은 알루미늄, 텅스텐, 구리, 알루미늄-실리콘 및 상기한 것들을 포함하는 합금들로부터 선택된 물질을 포함하는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  7. 제1항에 있어서, 상기 단계(d)에서 상기 스터드-업은 상기 단계(c)에서 증착된 상기 금속의 선택된 부분들을 제거함으로써 형성되는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  8. 제7항에 있어서, 상기 스터드-업의 높이는 상기 절연 영역의 상부면에서 개구되고 상기 스터드-업의 원하는 높이와 동일한 깊이를 가지며 상기 단계(c) 중에 금속으로 채워지는 종점 검출 트렌치를 사용하여 결정되며, 상기 검출 트렌치로부터 상기 모든 금속들을 제거한 것을 검출한 것이 상기 스터드-업을 형성하기 위해 실행되고 있는 상기 금속 제거 단계를 위한 상기 종점을 나타내는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  9. 제7항에 있어서, 상기 종점 검출 트렌치는 상기 에칭 단계(b) 중에 에칭함으로써 형성되는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  10. (a) 기판상에 배치된 절연 영역과; (b) 단일 금속층으로부터 형성된 상호접속 배선에 접속된 하부 단부와 상부 절연 영역의 상부면에서 또는 상기 상부면 가까이에서 끝나는 상부 단부를 가지며, 상기 단일 금속층으로부터 형성된 적어도 하나의 스터드-업을 포함하는 것을 특징으로 하는 반도체 구조.
  11. 제10항에 있어서, 상기 절연 영역의 상기 상부면에 개구되고, 상기 스터드-업의 높이와 동일한 깊이를 갖는 종점 검출 트렌치를 더 포함하는 것을 특징으로 하는 반도체 구조.
  12. 각각 자기-정렬되고, 단일 금속층으로부터 형성된 적어도 하나의 스터드-업, 적어도 하나의 스터드-다운 및 상기 스터드-업을 상기 스터드-다운에 접속하는 적어도 하나의 상호접속 배선을 포함하는 반도체 구조를 제조하기 위한 방법에 있어서, (a) 반도체 기판상에 일반 도전체 레벨을 포함하는 절연 영역을 제공하는 단계와; (b) 미리 선택된 깊이를 갖는 적어도 하나의 콘택 비아를 정의하기 위해 제1마스크를 사용하여 상기 절연 영역을 패터닝하고 에칭하는 단계와; (c) 상기 콘택 비아의 단면 폭을 포함하는 적어도 하나의 상호접속 배선 비아를 정의하기 위해 제2마스크를 사용하여 상기 절연 영역과 상기 제1마스크의 상기 노출된 표면을 패터닝하고 에칭하는 단계와; (d) 상기 콘택 비아를 미리 선택된 깊이까지 확장하기 위해 상기 제2마스크를 사용하여 상기 제1마스크를 패터닝하고 에칭하는 단계와; (e) 상기 콘택 비아를 상기 일반 도전체 레벨까지 확장하고, 이와 동시에 상기 상호접속 배선 비아의 깊이를 상기 도전체 레벨 위의 미러 선택된 레벨까지 증가시키기 위해 상기 제1 및 제2마스크를 통해 상기 절연 영역의 표면을 에칭하고 이어서 상기 제2마스크를 제거하는 단계와; (f) 상기 콘택 비아와 상기 상호접속 배선 비아를 동시에 채우기 위해 금속을 증착하여 상기 스터드 다운과 상기 상호접속 배선을 각각 형성하는 단계와; (g) 상기 금속이 채워진 콘택 영역내에 하부 단부가 상기 상호접속 배선에 접속되고 상부 단부가 상기 절연 영역의 상부면에서 혹은 상기 상부면 가까이에서 끝나는 원하는 치수의 스터드-업을 패터닝하여 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  13. 제12항에 있어서, 상기 제1마스크는 에치 스톱층인 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  14. 제12항에 있어서, 상기 단계(e)의 상기 미리 선택된 레벨은 제2에치 스톱층으로 나타나는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  15. 제12항에 있어서, 상기 절연 영역의 표면은 상기 단계(f) 이후에 평탄화되는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  16. 제12항에 있어서, 상기 스터드-업은 상기 절연 영역의 미리 선택된 영역상에 적용된 제3마스크를 사용하여 패턴 형성되는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  17. 제12항에 있어서, 상기 스터드-업의 형성중에 금속의 원치않는 부분들을 제거하는데 반응성 이온 에칭이 사용되는 것을 특징으로 하는 반도체 구조를 제조하기 위한 개선된 방법.
  18. (a) 기판위에 배치된 절연 영역과; (b) 상기 절연 영역 내부의 일반 도전체 레벨과; (c) 상기 일반 도전체 레벨에 접속된 하부 단부와 상기 절연 영역 내부에 놓인 상호접속 배선에 접속된 상부 단부를 갖는 적어도 하나의 스터드-다운과; (d) 상기 상호접속 배선에 접속된 하부 단부와 상기 절연 영역의 상부면에서 혹은 상기 상부면 가까이에서 끝나는 상부 단부를 갖는 적어도 하나의 스터드-업을 포함하며; 상기 스터드-업, 상기 스터드-다운 및 상기 상호접속 배선은 자기-정렬되고 단일 금속층으로부터 형성되는 것을 특징으로 하는 반도체 구조.
  19. 제18항에 있어서, 상기 절연 영역의 상기 상부면에 개구되고, 상기 스터드-업의 높이와 동일한 깊이를 갖는 중점 검출 트렌치를 더 포함하는 것을 특징으로 하는 반도체 구조.
  20. 절연 영역 위에 배치된 금속층내 비아의 에칭 깊이를 정밀하게 제어하는 방법에 있어서, (a) 상기 금속층내 비아를 위해 요구되는 출발점에 평행하고 상기 출발점에 대해 평면의 위치에 상기 금속총 비아에 대한 원하는 에칭 깊이와 동일한 깊이를 가지며 상기 금속층을 형성하는 금속으로 채워지는 종점 검출 트렌치를 상기 절연 영역내에 형성하는 단계와; (b) 상기 종점 검출 트렌치에서 금속이 완전히 제거될 때까지 실행되고, 이와 동시에 상기 금속층으로부터 필요한 양의 금속이 제거됨으로써 원하는 비아가 형성되도록 상기 절연 영역의 표면상에 상기 노출된 모든 금속을 방향성있게 에칭하는 단계를 포함하는 것을 특징으로 하는 절연 영역위에 배치된 금속층내 비아의 에칭 깊이를 정밀하게 제어하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960034095A 1995-09-07 1996-08-17 반도체구조와 이를 제조하기위한 개선된방법 KR100245970B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US523.581 1995-09-05
US08/524,558 US5539255A (en) 1995-09-07 1995-09-07 Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US8/524,558 1995-09-07
US08/524,558 1995-09-07
JP95-257162 1995-09-08
FR9510718 1995-09-13
JP95-264833 1995-09-19
US08/530.612 1995-09-20
JP95-245636 1995-09-25

Publications (2)

Publication Number Publication Date
KR970018088A true KR970018088A (ko) 1997-04-30
KR100245970B1 KR100245970B1 (ko) 2000-03-02

Family

ID=24089725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034095A KR100245970B1 (ko) 1995-09-07 1996-08-17 반도체구조와 이를 제조하기위한 개선된방법

Country Status (3)

Country Link
US (3) US5539255A (ko)
JP (1) JP3396135B2 (ko)
KR (1) KR100245970B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965806B1 (ko) * 2006-09-15 2010-06-24 가부시끼가이샤 도시바 반도체 장치와 그 제조 방법

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759911A (en) * 1995-08-22 1998-06-02 International Business Machines Corporation Self-aligned metallurgy
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US5834845A (en) * 1995-09-21 1998-11-10 Advanced Micro Devices, Inc. Interconnect scheme for integrated circuits
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
US5977638A (en) * 1996-11-21 1999-11-02 Cypress Semiconductor Corp. Edge metal for interconnect layers
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
US6051369A (en) * 1998-01-08 2000-04-18 Kabushiki Kaisha Toshiba Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
TW392324B (en) * 1998-01-23 2000-06-01 United Microelectronics Corp Dual damascene process
US6300244B1 (en) * 1998-05-25 2001-10-09 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US6027994A (en) * 1998-06-22 2000-02-22 United Microelectronics Corp. Method to fabricate a dual metal-damascene structure in a substrate
US6268224B1 (en) 1998-06-30 2001-07-31 Lsi Logic Corporation Method and apparatus for detecting an ion-implanted polishing endpoint layer within a semiconductor wafer
US6071818A (en) * 1998-06-30 2000-06-06 Lsi Logic Corporation Endpoint detection method and apparatus which utilize an endpoint polishing layer of catalyst material
US6077783A (en) * 1998-06-30 2000-06-20 Lsi Logic Corporation Method and apparatus for detecting a polishing endpoint based upon heat conducted through a semiconductor wafer
US6241847B1 (en) 1998-06-30 2001-06-05 Lsi Logic Corporation Method and apparatus for detecting a polishing endpoint based upon infrared signals
US6074517A (en) * 1998-07-08 2000-06-13 Lsi Logic Corporation Method and apparatus for detecting an endpoint polishing layer by transmitting infrared light signals through a semiconductor wafer
US6285035B1 (en) 1998-07-08 2001-09-04 Lsi Logic Corporation Apparatus for detecting an endpoint polishing layer of a semiconductor wafer having a wafer carrier with independent concentric sub-carriers and associated method
US6080670A (en) * 1998-08-10 2000-06-27 Lsi Logic Corporation Method of detecting a polishing endpoint layer of a semiconductor wafer which includes a non-reactive reporting specie
US6638856B1 (en) 1998-09-11 2003-10-28 Cypress Semiconductor Corporation Method of depositing metal onto a substrate
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US6225207B1 (en) * 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
JP3657788B2 (ja) * 1998-10-14 2005-06-08 富士通株式会社 半導体装置及びその製造方法
US6201253B1 (en) 1998-10-22 2001-03-13 Lsi Logic Corporation Method and apparatus for detecting a planarized outer layer of a semiconductor wafer with a confocal optical system
US6121147A (en) * 1998-12-11 2000-09-19 Lsi Logic Corporation Apparatus and method of detecting a polishing endpoint layer of a semiconductor wafer which includes a metallic reporting substance
US6117779A (en) 1998-12-15 2000-09-12 Lsi Logic Corporation Endpoint detection method and apparatus which utilize a chelating agent to detect a polishing endpoint
US6316276B1 (en) 1998-12-17 2001-11-13 Lsi Lgoic Corporation Apparatus and method of planarizing a semiconductor wafer that includes a first reflective substance and a second reflective substance
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6261873B1 (en) * 1999-04-29 2001-07-17 International Business Machines Corporation Pedestal fuse
US6281576B1 (en) * 1999-06-16 2001-08-28 International Business Machines Corporation Method of fabricating structure for chip micro-joining
US6352916B1 (en) * 1999-11-02 2002-03-05 Micron Technology, Inc. Method of forming plugs in multi-level interconnect structures by partially removing conductive material from a trench
US6372647B1 (en) * 1999-12-14 2002-04-16 International Business Machines Corporation Via masked line first dual damascene
JP2001185613A (ja) * 1999-12-24 2001-07-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7751609B1 (en) 2000-04-20 2010-07-06 Lsi Logic Corporation Determination of film thickness during chemical mechanical polishing
US6352917B1 (en) * 2000-06-21 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Reversed damascene process for multiple level metal interconnects
JP2002026122A (ja) * 2000-07-04 2002-01-25 Sony Corp 半導体装置の製造方法
US6650000B2 (en) * 2001-01-16 2003-11-18 International Business Machines Corporation Apparatus and method for forming a battery in an integrated circuit
US6667217B1 (en) 2001-03-01 2003-12-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a damascene copper inductor structure using a sub-0.18 um CMOS process
US6518643B2 (en) 2001-03-23 2003-02-11 International Business Machines Corporation Tri-layer dielectric fuse cap for laser deletion
US6426558B1 (en) 2001-05-14 2002-07-30 International Business Machines Corporation Metallurgy for semiconductor devices
US6627055B2 (en) 2001-07-02 2003-09-30 Brush Wellman, Inc. Manufacture of fine-grained electroplating anodes
US7204934B1 (en) * 2001-10-31 2007-04-17 Lam Research Corporation Method for planarization etch with in-situ monitoring by interferometry prior to recess etch
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6667533B2 (en) 2002-03-11 2003-12-23 International Business Machines Corporation Triple damascene fuse
US6815820B2 (en) * 2002-05-09 2004-11-09 Freescale Semiconductor, Inc. Method for forming a semiconductor interconnect with multiple thickness
KR100487948B1 (ko) * 2003-03-06 2005-05-06 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
KR100545192B1 (ko) * 2003-06-19 2006-01-24 동부아남반도체 주식회사 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의구리 배선 형성 방법
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
KR20110003191A (ko) * 2009-07-03 2011-01-11 삼성전자주식회사 소자 분리막 및 반도체 소자의 형성 방법
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8629063B2 (en) 2011-06-08 2014-01-14 International Business Machines Corporation Forming features on a substrate having varying feature densities
US10134631B2 (en) 2011-08-17 2018-11-20 International Business Machines Corporation Size-filtered multimetal structures
US20130043556A1 (en) * 2011-08-17 2013-02-21 International Business Machines Corporation Size-filtered multimetal structures
US8883638B2 (en) * 2012-01-18 2014-11-11 United Microelectronics Corp. Method for manufacturing damascene structure involving dummy via holes
US11101175B2 (en) 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
EP3671821A1 (en) * 2018-12-19 2020-06-24 IMEC vzw Interconnection system of an integrated circuit
US10770392B1 (en) 2019-04-25 2020-09-08 Globalfoundries Inc. Line end structures for semiconductor devices
US11139201B2 (en) 2019-11-04 2021-10-05 International Business Machines Corporation Top via with hybrid metallization
US11244897B2 (en) 2020-04-06 2022-02-08 International Business Machines Corporation Back end of line metallization
US11972973B1 (en) 2023-10-04 2024-04-30 Chun-Ming Lin Semiconductor structure and method of manufacturing a semiconductor structure

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001871A (en) * 1968-06-17 1977-01-04 Nippon Electric Company, Ltd. Semiconductor device
GB8316476D0 (en) * 1983-06-16 1983-07-20 Plessey Co Plc Producing layered structure
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPS63237440A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体装置の配線構造
US4996133A (en) * 1987-07-31 1991-02-26 Texas Instruments Incorporated Self-aligned tungsten-filled via process and via formed thereby
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
US5136124A (en) * 1988-12-14 1992-08-04 International Business Machines Corporation Method of forming conductors within an insulating substrate
JPH02222148A (ja) * 1989-02-22 1990-09-04 Yamaha Corp 半導体装置
US4962058A (en) * 1989-04-14 1990-10-09 International Business Machines Corporation Process for fabricating multi-level integrated circuit wiring structure from a single metal deposit
JP2897248B2 (ja) * 1989-04-18 1999-05-31 富士通株式会社 半導体装置の製造方法
EP0425787A3 (en) * 1989-10-31 1993-04-14 International Business Machines Corporation Method for fabricating high circuit density, self-aligned metal lines to contact windows
US5189506A (en) * 1990-06-29 1993-02-23 International Business Machines Corporation Triple self-aligned metallurgy for semiconductor devices
US5122859A (en) * 1990-06-29 1992-06-16 Texas Instruments Incorporated Iterative self-aligned contact metallization process
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
FR2669466B1 (fr) * 1990-11-16 1997-11-07 Michel Haond Procede de gravure de couches de circuit integre a profondeur fixee et circuit integre correspondant.
US5258328A (en) * 1992-03-16 1993-11-02 Kabushiki Kaisha Toshiba Method of forming multilayered wiring structure of semiconductor device
DE4324638A1 (de) * 1992-07-28 1994-02-03 Micron Technology Inc Verfahren zum Herstellen elektrischer Kontakte für integrierte Schaltungen sowie mit derartigen Kontakten ausgebildete integrierte Schaltung
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US5622899A (en) * 1996-04-22 1997-04-22 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating semiconductor chips separated by scribe lines used for endpoint detection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965806B1 (ko) * 2006-09-15 2010-06-24 가부시끼가이샤 도시바 반도체 장치와 그 제조 방법
US7888713B2 (en) 2006-09-15 2011-02-15 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH09116000A (ja) 1997-05-02
KR100245970B1 (ko) 2000-03-02
US5539255A (en) 1996-07-23
JP3396135B2 (ja) 2003-04-14
US5663101A (en) 1997-09-02
US5960254A (en) 1999-09-28

Similar Documents

Publication Publication Date Title
KR970018088A (ko) 반도체 구조와 이를 제조하기 위한 개선된 방법
US5055423A (en) Planarized selective tungsten metallization system
US4495220A (en) Polyimide inter-metal dielectric process
JP2604631B2 (ja) 半導体装置の製造方法
US5604156A (en) Wire forming method for semiconductor device
US6165889A (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
KR100542471B1 (ko) 금속층과유기체금속간유전체층을제공하기위한이중다마스크식가공방법
EP0523856A2 (en) Method of via formation for multilevel interconnect integrated circuits
US6051880A (en) Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device
KR970013084A (ko) 자동 정렬 야금술
JP3262496B2 (ja) 埋込導体を有する集積回路の製造方法
US5985746A (en) Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product
US5518963A (en) Method for forming metal interconnection of semiconductor device
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JP2003526944A (ja) 半導体装置を製造する方法
US5874357A (en) Method of forming wiring structure of semiconductor device
US4696098A (en) Metallization technique for integrated circuit structures
US6376357B1 (en) Method for manufacturing a semiconductor device with voids in the insulation film between wirings
KR100187666B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
US7015137B2 (en) Semiconductor device with reduced interconnection capacity
US6103591A (en) Semiconductor device with air gaps between interconnections and method of forming the same
KR100242434B1 (ko) 반도체 장치의 콘택 형성방법
JPH05299397A (ja) 金属プラグの形成方法
KR100222125B1 (ko) 텅스텐 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021009

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee