KR960043212A - 입력특성이 개선된 반도체 메모리장치 및 회로배치방법 - Google Patents
입력특성이 개선된 반도체 메모리장치 및 회로배치방법 Download PDFInfo
- Publication number
- KR960043212A KR960043212A KR1019950013270A KR19950013270A KR960043212A KR 960043212 A KR960043212 A KR 960043212A KR 1019950013270 A KR1019950013270 A KR 1019950013270A KR 19950013270 A KR19950013270 A KR 19950013270A KR 960043212 A KR960043212 A KR 960043212A
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- semiconductor memory
- pads
- input buffers
- main control
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 반도체 메모리장치의 배치방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래기술에 따른 센터패드형의 반도체 메모리장치는 매인컨트롤 회로블럭내에 입력버퍼들이 집중되어 있었다. 이에 따라상기 입력버퍼들과 패드들사이의 거리가 멀어 외부입력신호가 입력버퍼까지 걸리는 시간지연이 상당했었다. 이로 인해 핀커패시턴스가 커지게 되므로 입력 버퍼들의 응답속도가 느리게 되어 고속동작에 상당히 불리 하였다.
3. 발명의 해결방법의 요지
상기의 문제점을 해결하기 위하여 본 발명에서는 입력버퍼들과 패드들과의 거리를 최소화되도록 상기 입력버퍼들을 매인컨트롤회로블럭과 패드들사이사이에 배치하였다.
4. 발명의 중요한 용도
상술한 바와 같이 입력 버퍼들과 패드들과의 거리를 최소화하므로써 상기 입력버퍼들의 응답속도가 빨라지므로 대역폭이향상되어 고속동작에 탁월한 효과를 지니는 반도체 메모리 장치가 구현된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 반도체 메모리장치의 회로배치를 나타내는 배치도, 제4도는 본 발명의 실시예에 따른 반도체 메모리장치의 입력특성을 나타내는 파형도.
Claims (4)
- 패드들과 매인컨트롤회로블럭에 의해 분리된 서브메모리블럭들을 구비하는 반도체 메모리장치에 있어서,상기 매인 컨트롤회로블럭과 각각의 패드들사이에 배치된 입력버퍼들을 구비함을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서 ,상기 패드들이 상기 서브메모리블럭들사이의 장변방향으로 칩중앙에 배치됨을 특징으로하는 반도체 메모리 장치.
- 패드들과 매인 컨트롤회로블럭에 의해 분리된 서브메모리블럭들을 구비하는 반도체 메모리장치의 배치방법에 있어서,상기 매인 컨트롤회로블럭과 각각의 패드들사이에 입력버퍼들을 배치하여 상기패드들과 입력버퍼들과의 거리를최소화함을 특징으로 하는 반도체 메모리장치의 배치방법.
- 제3항에 있어서, 상기 패드들이 상기 서브메모리블럭들 사이의 장변방향으로 칩중앙에 배치됨을 특징으로하는 반도체 메모리장치의 배치방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013270A KR0145220B1 (ko) | 1995-05-25 | 1995-05-25 | 입력특성이 개선된 반도체 메모리장치 및 회로배치방법 |
| JP12529396A JPH0922990A (ja) | 1995-05-25 | 1996-05-21 | 入力特性が改善された半導体メモリ装置及び回路配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013270A KR0145220B1 (ko) | 1995-05-25 | 1995-05-25 | 입력특성이 개선된 반도체 메모리장치 및 회로배치방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043212A true KR960043212A (ko) | 1996-12-23 |
| KR0145220B1 KR0145220B1 (ko) | 1998-07-01 |
Family
ID=19415405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950013270A KR0145220B1 (ko) | 1995-05-25 | 1995-05-25 | 입력특성이 개선된 반도체 메모리장치 및 회로배치방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0922990A (ko) |
| KR (1) | KR0145220B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102611888B1 (ko) * | 2016-11-07 | 2023-12-11 | 삼성전자주식회사 | 스위칭 액티비티에 기초한 반도체 장치의 배치 방법 및 이에 의해 제조된 반도체 장치 |
| CN112435696A (zh) | 2019-08-26 | 2021-03-02 | 长鑫存储技术有限公司 | 芯片及电子装置 |
-
1995
- 1995-05-25 KR KR1019950013270A patent/KR0145220B1/ko not_active IP Right Cessation
-
1996
- 1996-05-21 JP JP12529396A patent/JPH0922990A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR0145220B1 (ko) | 1998-07-01 |
| JPH0922990A (ja) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960001330B1 (ko) | 반도체집적회로 | |
| KR970062923A (ko) | 마이크로컴퓨터 | |
| KR900013616A (ko) | 집적회로의 배치배선방식 | |
| KR960043187A (ko) | 반도체장치 | |
| KR890017794A (ko) | 마스터-슬라이스형 반도체집적회로 | |
| KR970051163A (ko) | 반도체 메모리장치 | |
| EP0041844B1 (en) | Semiconductor integrated circuit devices | |
| KR850008567A (ko) | 반도체 집적회로 | |
| KR960043212A (ko) | 입력특성이 개선된 반도체 메모리장치 및 회로배치방법 | |
| KR100520139B1 (ko) | 균일한 길이의 데이타 버스 라인을 갖는 메모리 장치 | |
| KR960042745A (ko) | 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 | |
| KR19990057223A (ko) | 입력 버퍼들을 구비한 반도체 장치 | |
| KR910015039A (ko) | 반도체웨이퍼 | |
| KR0155170B1 (ko) | 반도체메모리 및 마이크로프로세서 | |
| JP2000182371A (ja) | 半導体メモリ装置 | |
| KR970072293A (ko) | 반도체 집적회로 및 시스템 | |
| KR0164823B1 (ko) | 고속동작용 반도체 메모리장치 및 전송라인 형성방법 | |
| KR970051140A (ko) | 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 | |
| KR970012705A (ko) | 고성능 동기 반도체 메모리 장치의 클럭 패드 배치 구조 | |
| KR980004956A (ko) | 반도체 메모리 장치의 패드 회로 | |
| KR970017687A (ko) | 공유 페이지 버퍼를 가진 반도체 메모리 장치 | |
| KR900004002A (ko) | 집적회로의 배치구조 | |
| KR950009070B1 (ko) | 컨트롤신호 인에이블회로 | |
| KR970018486A (ko) | 개선된 내부전원라인구조를 가진 반도체 장치 | |
| KR940001153A (ko) | 입/출력 공통 데이타라인을 가지는 시리얼 액세스 메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060307 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |