KR960039285A - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR960039285A
KR960039285A KR1019950007982A KR19950007982A KR960039285A KR 960039285 A KR960039285 A KR 960039285A KR 1019950007982 A KR1019950007982 A KR 1019950007982A KR 19950007982 A KR19950007982 A KR 19950007982A KR 960039285 A KR960039285 A KR 960039285A
Authority
KR
South Korea
Prior art keywords
film
insulating film
forming
pattern
substrate
Prior art date
Application number
KR1019950007982A
Other languages
English (en)
Other versions
KR0152919B1 (ko
Inventor
박해수
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950007982A priority Critical patent/KR0152919B1/ko
Publication of KR960039285A publication Critical patent/KR960039285A/ko
Application granted granted Critical
Publication of KR0152919B1 publication Critical patent/KR0152919B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다층막 구조로 이루어진 고집적화된 반도체 소자 제조방법에 관한 것으로, 실리콘 기판 상에 필드 산화막을 형성하는 공정과; 상기 필드 산화막 상에 제1폴리실리콘 패턴을 형성하는 공정과; 상기 패턴이 형성된 기판 상에 층간 절연막인 고온 산화막 패턴을 형성하는 공정과; 고온 산화막 패턴이 형성된 기판 상에 제2폴리실리콘 패턴을 형성하는 공정과; 상기 패턴이 형성된 기판 전면 상에 층간 절연막으로서 불순물이 함유되지 않은 절연막을 증착하고, 단차가 낮은 부분의 매몰을 위하여 액체성의 절연막을 상기 절연막 상에 선택 증착한 후 열처리하는 공정과; BOE용액에 대해 선택식각비를 갖는 층간절연막으로서 BSG막과 BPSG막을 연속증착하는 공정과; 상기 BPSG막 상에 감광제 도포와 노광, 습식 및 건식식각을 실시하여 접촉상을 형성하는 공정 및; 접촉상이 형성된 기판 전면 사에 금속막을 증착한 후 패터닝하여 금속배선을 형성하는 공정을 구비하여 소자 제조를 완료하므로써, 접촉창 형성부의 단차로 인한 식각 공정시 발생되는 소자의 손상을 방지할 수 있을 뿐 아니라 단차가 심한 부분에는 액체성의 절연막을 선택적으로 매몰하여 금속막 잔존을 방지할 수 있게 되어 소자의 특성개선 및 수율향상을 기할 수 있는 고신뢰성의 반도체 소자를 실현할 수 있게 된다.

Description

반도체 소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(가)도 내지 제2(나)도는 본 발명에 따른 반도체 소자 제조방법을 도시한 단면도.

Claims (2)

  1. 실리콘 기판 상에 필드 산화막을 형성하는 공정과; 상기 필드 산화막 상에 제1폴리실리콘 패턴을 형성하는 공정과; 상기 패턴이 형성된 기판 상에 층간 절연막인 고온 산화막 패턴을 형성하는 공정과; 고온 산화막 패턴이 형성된 기판 상에 제2폴리실리콘 패턴을 형성하는 공정과; 상기 패턴이 형성된 기판 전면 상에 층간 절연막으로서 불순물이 함유되지 않은 절연막을 증착하고, 단차가 낮은 부분의 매몰을 위하여 액체성의 절연막을 상기 절연막 상에 선택 증착한 후 열처리하는 공정과; BOE용액에 대해 선택식각비를 갖는 층간절연막으로서 BSG막과 BPSG막을 연속 증착하는 공정과; 상기 BPSG막 상에 감광제 도포와 노광, 습식 및 건식식각을 실시하여 접촉창을 형성하는 공정 및; 접촉창이 형성된 기판 전면 상에 금속막을 증착한 후 패터닝하여 금속배선을 형성하는 공정을 구비하여 이루어짐을 특징으로 하는 반도체 소자 제조방법.
  2. 제1항에 있어서, 층간 절연막인 상기 BPSG막은 상기 BSG막보다 식각율이 더 큰 것을 특징으로 하는 반도체 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007982A 1995-04-06 1995-04-06 반도체 소자 제조방법 KR0152919B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007982A KR0152919B1 (ko) 1995-04-06 1995-04-06 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007982A KR0152919B1 (ko) 1995-04-06 1995-04-06 반도체 소자 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR2019950007982U Division KR0114699Y1 (ko) 1995-04-19 1995-04-19 전기오븐의 도어 개폐장치

Publications (2)

Publication Number Publication Date
KR960039285A true KR960039285A (ko) 1996-11-25
KR0152919B1 KR0152919B1 (ko) 1998-12-01

Family

ID=19411634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007982A KR0152919B1 (ko) 1995-04-06 1995-04-06 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR0152919B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417645B1 (ko) * 1996-12-28 2004-04-13 주식회사 하이닉스반도체 반도체소자의층간절연막형성방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724472B1 (ko) * 2001-06-26 2007-06-04 매그나칩 반도체 유한회사 반도체소자의 제조방법
KR20240075143A (ko) 2022-11-21 2024-05-29 주식회사 래디안 분화 모유두유사세포의 스페로이드 제조 방법 및 이의 용도

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100417645B1 (ko) * 1996-12-28 2004-04-13 주식회사 하이닉스반도체 반도체소자의층간절연막형성방법

Also Published As

Publication number Publication date
KR0152919B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR960039285A (ko) 반도체 소자 제조방법
KR970052439A (ko) 반도체 소자의 콘택 홀 형성 방법
KR960002485A (ko) 반도체 소자의 금속배선 형성방법
KR950021107A (ko) 콘택홀 형성방법
KR960026205A (ko) 금속 배선 콘택 제조방법
KR960019488A (ko) 반도체장치의 배선패턴 형성방법
KR960002759A (ko) 반도체 소자의 다중 금속배선 형성방법
KR970052864A (ko) 반도체소자의 층간절연막 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR960005957A (ko) 다층배선 형성방법
KR960002576A (ko) 반도체소자의 금속배선 형성방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR970030800A (ko) 반도체 소자의 비트라인 형성방법
KR970003642A (ko) 고집적 반도체 소자의 금속 배선 형성 방법
KR950025869A (ko) 콘택홀 형성방법
KR970023867A (ko) 반도체 소자의 게이트 전극 형성 방법
KR950024264A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
KR970013024A (ko) 반도체 소자 제조시 콘택홀 형성 방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR970052248A (ko) 반도체소자의 콘택홀 형성 방법
KR970052486A (ko) 측벽 산화막을 가지는 접촉창 형성 방법
KR970052415A (ko) 이중 절연막을 사용하는 반도체 장치의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee