KR960015948A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR960015948A
KR960015948A KR1019950036064A KR19950036064A KR960015948A KR 960015948 A KR960015948 A KR 960015948A KR 1019950036064 A KR1019950036064 A KR 1019950036064A KR 19950036064 A KR19950036064 A KR 19950036064A KR 960015948 A KR960015948 A KR 960015948A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
semiconductor
region
impurity concentration
layer
Prior art date
Application number
KR1019950036064A
Other languages
English (en)
Other versions
KR0173498B1 (ko
Inventor
노리유끼 소에지마
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960015948A publication Critical patent/KR960015948A/ko
Application granted granted Critical
Publication of KR0173498B1 publication Critical patent/KR0173498B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

저불순물 농도의 N & 층(11)은 다이오드(10)에서 고불순물 농도의 N & 층(I3)의 상(上)주표면에 형성된다. AP층(12)은 상구표면에 추가 형성된다. N & 층(11)은 수명 τ₁, τ₂,및 τ₃을 각각 가지는 제1에서 제3영역(1la-11c)의 다층구조내에 있다. 상기 수명은 τ₂<τ₁<τ₃관계이다. 상기 제3영역(llc)의 수명 r3이 크기 때문에, 회복이 쉽게 실행될 수 있다. 제3영역(IIC)의 수명 τ₃이 큰 요인은 전진볼트 VF를 감소시키는 요인으로 작용한다·
상기 수명과 두께를 적절히 설계함으로서 전진볼트 W를 증가하지 않고 쉽게 회복할 수 있다.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1에 따른 다이오드(10)의 구조를 보여주는 단면도이다,
제2도는 상기 다이오드(10)의 세로단면방위를 따라 있는 N & 층(1l)의 수명분포를 보여주는 모델 도이다.

Claims (28)

  1. (a) 제1 및 제2주표면을 포함하고 제1불순물 농도를 가지는 제1전도 타입 제1반도체층; (b) 상기 제1반도체층의 상기 제1주표면에 제공되는 제2전도 타입 제2반도체층; (c) 상기 제l반도체층의 상기 제2주표면에 공급되고 상기 제1불순물을 농도보다 높은 제2불순물 농도로 가지는 제1전도 타입 제3반도체층; (d) 상기 제2반도체층과 접하는 제1전극층; 및 (e) 상기 제3반도체층과 접하는 제2전극층으로 구성되고; 상기 제1반도체층은 (a-1) 상기 제2반도체층과 접하고 제1수명을 가지는 제1영역, (a-2) 상기 제1영역과 상기 제1영역과 접하는 상기 제3반도체층 사이에 제공되고 상기 제1수명 보다 적은 제2수명을 가지는 제2영역, 및 (a-3) 상기 제2영역과 상기 제3반도체층 사이에 제공되고 상기 제1수명보다 큰 제3수명을 가지는 제3영역으로 제공되는 것을 특징으로 하는 반도체 장치.
  2. (a) 제1 및 제2구표면을 포항하고 제1불순물 농도를 가지는 제1전도 타입 제1반도체층; (b) 상기 제1반도체층의 상기 제1주표면에 제공되는 제2전도 다임 제2반도체층; (c) 상기 제1반도체층의 상기 제2주표면에 제공되고 상기 제1불순물을 농도보다 높은 제2불순물 농도로 가지는 제1전도 타입 제3반도체층; (d) 상기 제2반도체층과 접하는 제1전극층; 및 (e) 상기 제3반도체층과 접하는 제2전극층으로 구성되고, 상기 제1반도체층을 (a-1) 상기 제2반도체층과 접하고 제1수명을 가지는 제1영역, 및 (a-2) 상기 제1영역과 상기 제3반도체층 사이에 제공되고 상기 제1수명 보다 적은 제2수명을 가지는 제2영역으로 제공되고, 상기 제3반도체층은 (c-1) 상기 제2전극층과 접하고 제3수명을 가지는 제3영역, 및 (c-2) 상기 제1반도체층과 상기 제3영역 사이에 제공되고 상기 제3수명 보다 적은 제4수명을 가지는 제4영역으로 제공되는 것을 특징으로 하는 반도체 장치.
  3. (a) 제1 및 제2주표면을 포함하고 제1불순물 농도를 가지는 제1전도타입 제1반도체층; (b) 상기 제1반도체층의 상기 제1주표면에 제공되는 제2전도 타입 제2반도체층; (c) 상기 제1반도체층의 상기 제2주표면에 제공되고 상기 제1불순물을 농도보다 높은 제2불순물 농도를 가지는 제1전도 타입 제3반도체층; (d) 상기 제2반도체층과 접하는 제1전극층; 및 (e) 상기 제3반도체층과 접하는 제2전극층으로 구성되고, 상기에서 제l반도체층은 (a-1) 상기 제2반도체층과 접하고 제1수명을 가지는 제1영역, 및 (a-2) 상기 제1영역과 상기 제3반도체층사이에 제공되고 상기 제1수명 보다 적은 제2수명을 가지는 제2영역으로 제공되는 것을 특징으로 하는 반도체 장치.
  4. (a) 제1 및 제2주표면을 포함하고 제1불순물 농도를 가지는 제1전도 타입 제1반도체층; (b) 상기 제1반도체층의 상기 제1주표면에 제공되는 제2전도 타입 제2반도체층; (c) 상기 제1반도체층의 상기 제2주표면에 제공되고 상기 제1불순물 농도보다 높은 제2불순물 농도로 가지는 제1전도 타입 제3반도체층; (d) 상기 제2반도체층과 접하는 제1전극층; 및 (e) 상기 제3반도체층과 접하는 제2전극층으로 구성되고, 상기에는 제3반도체층은 (c-1) 상기 제2전극층과 접하고 제3수명을 가지는 제3영역, 및 (c-2) 상기 제1반도체층과 상기 제3영역 사이에 제공되고 상기 제3수명보다 적은 제4수명을 가지는 제4영역으로 제공되는 것을 특징으로 하는 반도체 장치.
  5. (a) 제1 및 제2주표면을 포함하고 쟤l불순물 농도, 상기 제1반도체층의 상기 제1주표면에 제2전도 타입 제2반도체층 및 상기 제1반도체층의 상기 제2구표면에 상기 제1불순물을 농도보다 높은 제2불순물 농도를 가지는 제1전도 타입 제3반도체층을 가지는 제1전도 타입 제1반도체층의 제조하는 단계; (b) 상기 제2반도체층을 통하여 제1도스로 제1미립자 빔을 적용하고 상기 제1반도체층에서 상기 제1미립자 빔을 정지하고, 상기 제1반도체층을 제1손상밀도를 가지는 제1영역, 상기 제1손상밀도 보다 큰 제2손상밀도를 가지는 제2영역, 및 상기 제1미립자 빔에 의하여 손상이 없는 제3영역으로 분할하는 단계; (c) 상기 제2반도체층에 제1전극층을 제공하는 단계; 및 (d) 상기 제3반도체층에 제2전극층을 제공하는 단계로 구성되는 것을 특징으로 하는 반도체 장치
  6. 제5항에 있어서, (e) 상기 제1미립자 빔의 도스와 실제적으로 동일한 위치에서 정지되도록 상기 제3반도체층을 통하여 상기 제1도스보다 적은 제2도스로 제2미립자 빔을 적용하는 단계가 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  7. (a) 제1 및 제2주표면을 포함하고 제1불순물 농도, 상기 제1반도체층의 상기 제1주표면에 제2전도 타입 제2반도체층 및 상기 제1반도체층의 상기 제2주표면에 상기 제1불순물을 농도보다 높은 제2불순물 농도를 가지는 제1전도 타입 제3반도체층을 가지는 제1전도 타입 제1반도체층의 제조하는 단계; (b) 상기 제2반도체층을 통하여 미립자 빔을 적용하고 상기 제1과 제3반도체층 사이의 경계에 근접한 상기 미립자 빔을 정지하는 단계, 상기에서 (b-1) 상기 제1반도체층을 제1손상밀도를 가지는 제1영역, 및 상기 제1손상밀도 보다 큰 제2손상밀도를 가지는 제2영역으로 분합하는 단계, 및 (b-2) 상기 제3반도체층을 상기 미립자 빔에 의하여 손상되지 않은 제3영역, 및 상기 미립자 빔에 의하여 손상된 제4영역으로 분할하는 단계; (c) 상기 제2반도체층에 제1전극층을 제공하는 단계; 및 (d) 상기 제3반도체층에 제1전극층을 제공하는 단계로 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  8. (a) 제1 및 제2구표면을 포함하고 제1불순물 농도를 가지는 제1전도 타입 제1반도체층, 상기 제1반도체층의 상기 제1주표면에 제2전도 타입 제2반도체층 및 상기 제1반도체층의 상기 제2주표면에 상기 제1불순물 농도보다 높은 제2불순물 농도를 가지는 제1전도 타입 제3반도체층을 제조하는 단계; (b) 상기 제3반도체층을 통하여 미립자 빔을 적용하고 상기 제1과 제3반도체층 사이 경계에 근접한 상기 미립자 빔을 정지하는 단계, 상기에서 (b-1) 상기 제1반도체층을 상기 미립자 빔에 의해 손상되지 않은 제1영역, 및 상기 미립자 빔에 의해 손상된 제2영역으로 분할하는 단계, 및 (b-2) 상기 제3반도체층을 지정 손상밀도를 가지는 제3영역, 및 상기 지정 손상밀도 보다 큰 손상밀도를 가지는 제4영역으로 분할하는 단계; (c) 상기 제2반도체층에 제1전극층을 제공하는 단계; 및 (d) 상기 제3반도체층에 제2전극층을 제공하는 단계로 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  9. (a) 제1 및 제2주표면을 포함하고 제1불순물 농도, 상기 제l반도체층의 상기 제1주표면에 제2전도 타입 제2반도체층 및 상기 제l반도체층의 상기 제2주표면에 상기 제1불순물 농도 보다 높은 제2불순물 농도를 가지는 제1전도 타입 제3반도체층을 가지는 제1반도체 타입 제l반도체층을 제조하는 단계; (b) 상기 제2반도체층을 통하여 미립자 빔을 적용하고 상기 제1반도체층에 상기 미립자 빔을 정지하고, 거기서 상기 제1반도체층을 제1손상밀도를 가지는 제1영역, 및 상기 제1손상밀도 보다 큰 제2손상밀도를 가지는 제2영역으로 분할하는 단계; (c) 상기 제2반도체층에 제l전극층을 제공하는 단계; 및 (d) 상기 제3반도체층에 쟤2전극층을 제공하는 단계로 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  10. (a) 제l 및 제2주표면을 포함하고 제1불순물 농도, 상기 제1반도체층의 상기 제1주표면에 제2전도 타입 제2반도체층 및 상기 제1반도체층의 상기 제2주표면에 상기 제1불순물 농도 보다 높은 제2불순물 농도를 가지는 제1전도 타입 제3반도체층을 가지는 제1전도 타입 제1반도체층을 제조하는 단계; (b) 상기 제3반도체층을 통하여 미립자 빔을 적용하고 상기 제1반도체층에 상기 미립자 빔을 정지하고, 거기서 상기 제1반도체층을 상기 미립자 빔에 의해 손상되지 않은 제1영역, 및 상기 미립자 빔에 의해 손상된 제2영역으로 분할하는 단계; (c) 상기 제2반도체층에 제1전극층을 제공하는 단계;및 (d) 상기 제3반도체층에 제2전극층을 제공하는 단계로 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  11. (a) 제1 및 제2주표면을 포함하고 제1불순물 농도, 상기 제1반도체층의 상기 제1주표면에 제2전도 타입제2반도체층 및 상기 제1반도체층의 상기 제2주표면에 상기 제1불순물 농도 보다 늪은 제2불순물 농도를 가지는 제1전도 타입 제3반도체층을 가지는 제1전도 타입 제1반도체층을 제조하는 단계; (b) 상기 제2반도체층을 통하여 미립자 빔을 적용하고 상기 제3반도체층에 상기 미립자 빔을 정지하고, 거기서 상기 제3반도체층을 상기 미립자 빔에 의해 손상되지 않은 제1영역, 및 상기 미립자 빔에 의해 손상원 제2영역으로 분할하는 단계; (c) 상기 제2반도체층에 제1전극층을 제공하는 단계; 및 (d) 상기 제3반도체층에 제2전극층을 제공하는 단계로 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  12. (a) 제1 및 제2주표면올 포함하고 제1불순물 농도, 상기 제1반도체층의 상기 제1주표면에 제2전도 타입 제2반도체층, 및 상기 제1반도체층의 상기 제2주표면에 상기 제1불순물 농도 보다 높은 제2불순물 농도를 가지는 제1전도 타입 제3반도체층을 가지는 제1전도 타입 제1반도체층을 제조하는 단계; (b) 상기 제3반도체층의 사이드로부터 미립자 빔을 적용하고 상기 제3반도체층에 상기 미립자 빔을 정지하고, 거기서 상기 제3반도체층을 제1손상밀도를 가지는 제1영역, 및 상기 제1손상밀도 보다 큰 제2손상밀도를 가지는 제2영역으로 분할하는 단계; (c) 상기 제2반도체층에 제1전극층을 제공하는 단계; 및 (d) 상기 제3반도체층에 제2전극층을 제공하는 단계로 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  13. 제5항에 있어서, (x) 상기 제1에서 제3반도체층을 통하어 상기 미립자 빔 또는 상기 방사물을 통과하기위한 고 에너지 미립자 빔 또는 방사물을 적용하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  14. 제6항에 있어서, (x) 상기 제1에서 제3반도체층을 통하여 상기 미립자 빔 또는 상기 방사물을 통과하기위한 고 에너지 미립자 빔 또는 방사물을 적용하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  15. 제7항에 있어서, (x) 상기 제1에서 제3반도체층을 통하여 상기 미립자 빔 또는 상기 방사물을 통과하기 위한 고 에너지 미립자 빔 또는 방사물을 적용하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  16. 제8항에 있어서, (x) 상기 제1에서 제3반도체층을 통하여 상기 미립자 빔 또는 상기 방사물을 통과하기 위한 고 에너지 미립자 빔 또는 방사물을 적용하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  17. 제9항에 있어서, (x) 상기 제1에서 제3반도체층을 통하여 상기 미립자 빔 또는 상기 방사물을 통과하기 위한 고 에너지 미립자 빔 또는 방사물을 적용하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  18. 제10항에 있어서, (x) 상기 제1에서 제3반도체층을 통하여 상기 미립자 빔 또는 상기 방사물을 통과하기위한 고 에너지 미립자 빔 또는 방사물을 적용하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  19. 제11항에 있어서, (x) 상기 제1에서 제3반도체층을 통하여 상기 미립자 빔 또는 상기 방사물을 통과하기 위한 고 에너지 미립자 빔 또는 방사물을 적용하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  20. 제12항에 있어서, (x) 상기 제1에서 제3반도체층을 통하여 상기 미립자 빔 또는 상기 방사물을 통과하기 위한 고 에너지 미립자 빔 또는 방사물을 적용하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  21. 제5항에 있어서, (y) 상기 (b) 단계에 앞서서 제3반도체층으로 상기 제1에서 제3반도체층에 중금속을 확산하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  22. 제6항에 있어서, (y) 상기 (b) 단계에 앞서서 제3반도체층으로 상기 제1에서 제3반도체층에 중금속을 확산하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  23. 제7항에 있어서, (y) 상기 (b) 단계에 앞서서 제3반도체층으로 상기 제1에서 제3반도체층에 중금속을 확산하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  24. 제8항에 있어서, (y) 상기 (b) 단계에 앞서서 제3반도체층으로 상기 제1에서 제3반도제층에 중금속을 확산하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  25. 제9항에 있어서, (y) 상기 (b) 단계에 앞서서 제3반도체층으로 상기 제1에서 제3반도체층에 중금속을 확산하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  26. 제10항에 있어서, (y) 상기 (b) 단계에 앞서서 제3반도체층으로 상기 제1에서 제3반도체층에 중금속을 확산하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  27. 제11항에 있어서, (y) 상기 (b) 단계에 앞서서 제3반도체층으로 상기 제1에서 제3반도체층에 중금속을 확산하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
  28. 제12항에 있어서, (y) 상기 (b) 단계에 앞서서 제3반도체층으로 상기 제1에서 제3반도체층에 중금속을 확산하는 단계로 추가 구성되는 것을 특징으로 하는 반도체 장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950036064A 1994-10-25 1995-10-18 반도체 장치 및 그 제조방법 KR0173498B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-260541 1994-10-25
JP6260541A JPH08125200A (ja) 1994-10-25 1994-10-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR960015948A true KR960015948A (ko) 1996-05-22
KR0173498B1 KR0173498B1 (ko) 1999-02-01

Family

ID=17349401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036064A KR0173498B1 (ko) 1994-10-25 1995-10-18 반도체 장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US5717244A (ko)
EP (1) EP0709898B1 (ko)
JP (1) JPH08125200A (ko)
KR (1) KR0173498B1 (ko)
DE (1) DE69508885T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19713962C1 (de) * 1997-04-04 1998-07-02 Siemens Ag Leistungsdiode (FCI-Diode)
JP3435166B2 (ja) * 1997-08-14 2003-08-11 三菱電機株式会社 半導体装置
JP4267083B2 (ja) 1998-06-01 2009-05-27 三菱電機株式会社 ダイオード
DE19837944A1 (de) * 1998-08-21 2000-02-24 Asea Brown Boveri Verfahren zur Fertigung eines Halbleiterbauelements
JP4080659B2 (ja) * 2000-01-28 2008-04-23 三菱電機株式会社 半導体装置
US7485920B2 (en) * 2000-06-14 2009-02-03 International Rectifier Corporation Process to create buried heavy metal at selected depth
DE10048345A1 (de) 2000-09-29 2002-05-16 Eupec Gmbh & Co Kg Körper aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge
DE10065525B4 (de) * 2000-12-28 2006-07-20 Robert Bosch Gmbh Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang
JP5359567B2 (ja) * 2002-02-20 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
US7405465B2 (en) 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
DE102005032074B4 (de) * 2005-07-08 2007-07-26 Infineon Technologies Austria Ag Halbleiterbauelement mit Feldstopp
JP5569532B2 (ja) 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5776485B2 (ja) * 2011-10-12 2015-09-09 三菱電機株式会社 半導体装置
JP5672269B2 (ja) * 2012-06-04 2015-02-18 富士電機株式会社 半導体装置の製造方法
JP6073092B2 (ja) * 2012-09-07 2017-02-01 株式会社 日立パワーデバイス ダイオード及び電力変換システム、並びにダイオードの製造方法
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259683A (en) * 1977-02-07 1981-03-31 General Electric Company High switching speed P-N junction devices with recombination means centrally located in high resistivity layer
JPS59189679A (ja) * 1983-04-13 1984-10-27 Hitachi Ltd ダイオ−ド
JPH0640581B2 (ja) * 1984-03-23 1994-05-25 株式会社東芝 スイツチング素子
US4752818A (en) * 1985-09-28 1988-06-21 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device with multiple recombination center layers
JPS63205958A (ja) * 1987-02-21 1988-08-25 Matsushita Electric Works Ltd 静電誘導サイリスタ
JPH0193167A (ja) * 1987-10-05 1989-04-12 Toyota Autom Loom Works Ltd 高耐圧トランジスタ
JPH03171777A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置
JPH0650738B2 (ja) * 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
JPH04348527A (ja) * 1991-05-27 1992-12-03 Fuji Electric Co Ltd 半導体装置の製造方法
US5710437A (en) * 1993-03-05 1998-01-20 Nippon Steel Corporation Radiation detecting device using superconducting tunnel junction and method of fabricating the same
DE4310444C2 (de) * 1993-03-31 1995-05-11 Semikron Elektronik Gmbh Schnelle Leistungsdiode

Also Published As

Publication number Publication date
DE69508885D1 (de) 1999-05-12
EP0709898A2 (en) 1996-05-01
EP0709898A3 (ko) 1996-06-12
JPH08125200A (ja) 1996-05-17
KR0173498B1 (ko) 1999-02-01
US5717244A (en) 1998-02-10
DE69508885T2 (de) 1999-12-09
EP0709898B1 (en) 1999-04-07

Similar Documents

Publication Publication Date Title
KR960015948A (ko) 반도체 장치 및 그 제조방법
TWI282182B (en) Thin-film LED with an electric current expansion structure
JP5270575B2 (ja) 高い静電気放電に耐性を有する発光ダイオード及びその製造方法
CN1276522C (zh) 产生辐射的半导体芯片和发光二极管
KR960032781A (ko) 반도체 발광 소자 및 그 제조 방법
KR20080081189A (ko) 전류 확산층을 포함하는 발광 다이오드 칩 및 이의 제조방법
CA1053356A (en) Small led&#39;s with large surface brightness
KR940022885A (ko) 반도체 장치 및 그의 제조방법
US3974514A (en) Electroluminescent edge-emitting diode comprising a light reflector in a groove
US3500135A (en) Surface-contoured,energy-transforming solid-state device
KR970063421A (ko) 반도체장치 및 그 제조방법
US20100127635A1 (en) Optoelectronic device
ES8402463A1 (es) Un dispositivo semiconductor para emitir electrones.
US3343026A (en) Semi-conductive radiation source
JPS6074677A (ja) 複合型サイリスタ
Mastrapasqua et al. Light-emitting transistor based on real-space transfer: electrical and optical properties
Konishi et al. Analytical model of light-emitting diode with patterned contact
JPS6482587A (en) Quantum well type semiconductor laser
JPH09307140A (ja) 半導体発光装置
TW201511329A (zh) 發光二極體結構
US6407444B1 (en) Single event upset hardening of a semiconductor device using a buried electrode
KR900008704A (ko) 반도체 장치
CN105993084B (zh) 有机发光二极管器件中的电流分布
CA2212624A1 (en) Light-emitting diode with divided light-emitting region
JPH01145859A (ja) ラテラル型フォトサイリスタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091022

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee