JP5776485B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5776485B2
JP5776485B2 JP2011224517A JP2011224517A JP5776485B2 JP 5776485 B2 JP5776485 B2 JP 5776485B2 JP 2011224517 A JP2011224517 A JP 2011224517A JP 2011224517 A JP2011224517 A JP 2011224517A JP 5776485 B2 JP5776485 B2 JP 5776485B2
Authority
JP
Japan
Prior art keywords
layer
lifetime
reverse recovery
type
type drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011224517A
Other languages
English (en)
Other versions
JP2013084828A (ja
Inventor
考男 加地
考男 加地
康博 吉浦
康博 吉浦
史仁 増岡
史仁 増岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011224517A priority Critical patent/JP5776485B2/ja
Priority to US13/525,478 priority patent/US8698250B2/en
Priority to DE102012216329.8A priority patent/DE102012216329B4/de
Priority to CN201210383444.9A priority patent/CN103050546B/zh
Publication of JP2013084828A publication Critical patent/JP2013084828A/ja
Application granted granted Critical
Publication of JP5776485B2 publication Critical patent/JP5776485B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、パワーモジュールを構成するデバイスの１つであるダイオードに関し、特に逆回復損失を低減しつつ、耐圧を向上し、かつサージ電圧を抑制することができる半導体装置に関する。
ダイオードの重要な特性である逆回復損失とキャリアのライフタイムには関連性がある。例えば、結晶欠陥を増やしてライフタイムを短くすると、逆回復損失が低減する。そこで、任意の逆回復損失を持つダイオードを得るために、電子線照射により結晶欠陥を導入して装置全体のライフタイムを制御する技術が用いられてきた。
また、Ｎ型ドリフト層とＰ型アノード層の間に部分的に結晶欠陥を導入して、キャリアのライフタイムが短い短ライフタイム層を設けたダイオードも提案されている（例えば、特許文献１参照）。
特開２００３−２４９６６２号公報
逆回復損失を低減させるために装置全体のライフタイムを短くすると、結晶欠陥の増加により逆回復時の電流減少率が大きくなり、発振ノイズの起因となるサージ電圧が増加する。また、結晶欠陥の増加によりリーク電流が増加して耐圧が低下する。また、テール電流減少時の電流減少率が増加するため、サージ電圧が増加する。
Ｎ型ドリフト層とＰ型アノード層の間にのみ短ライフタイム層を設けた場合には、逆回復電流のピーク値が減少し、逆回復電流減少率が低下するという利点があるが、耐圧が低下し、逆回復損失が増加するという欠点がある。
本発明は、上述のような課題を解決するためになされたもので、その目的は逆回復損失を低減しつつ、耐圧を向上し、かつサージ電圧を抑制することができる半導体装置を得るものである。
本発明に係る半導体装置は、Ｎ型ドリフト層と、前記Ｎ型ドリフト層の上側に設けられたＰ型アノード層と、前記Ｎ型ドリフト層の下側に設けられたＮ型カソード層と、前記Ｎ型ドリフト層と前記Ｐ型アノード層との間に設けられた第１の短ライフタイム層と、前記Ｎ型ドリフト層と前記Ｎ型カソード層との間に設けられた第２の短ライフタイム層と、前記Ｎ型ドリフト層と前記第２の短ライフタイム層との間に設けられた中ライフタイム層とを備え、前記第１及び第２の短ライフタイム層におけるキャリアのライフタイムは、前記Ｎ型ドリフト層におけるライフタイムよりも短く、前記Ｎ型カソード層におけるライフタイムは、前記Ｎ型ドリフト層におけるライフタイムよりも長く、前記中ライフタイム層におけるライフタイム及び不純物濃度は、前記第２の短ライフタイム層と前記Ｎ型ドリフト層との間の値であることを特徴とする。
本発明により、逆回復損失を低減しつつ、耐圧を向上し、かつサージ電圧を抑制することができる。
本発明の実施の形態に係る半導体装置を示す断面図である。 比較例１に係る半導体装置を示す断面図である。 比較例２に係る半導体装置を示す断面図である。 比較例１，２の逆回復動作時の逆回復時波形のシミュレーション結果を示す図である。 シミュレーションに用いた回路及びパラメータを示す図である。 比較例３に係る半導体装置を示す断面図である。 比較例１，３の逆回復動作時の逆回復時波形のシミュレーション結果を示す図である。 比較例４に係る半導体装置を示す断面図である。 比較例１，４の逆回復動作時の逆回復時波形のシミュレーション結果を示す図である。
図１は、本発明の実施の形態に係る半導体装置を示す断面図である。Ｎ−型ドリフト層１の上側にＰ型アノード層２が設けられている。Ｎ−型ドリフト層１の下側にＮ＋型カソード層３が設けられている。
Ｎ−型ドリフト層１とＰ型アノード層２との間に第１の短ライフタイム層４が設けられている。Ｎ−型ドリフト層１とＮ＋型カソード層３との間に第２の短ライフタイム層５が設けられている。Ｎ−型ドリフト層１と第２の短ライフタイム層５との間に中ライフタイム層６が設けられている。第１及び第２の短ライフタイム層４，５と中ライフタイム層６は、Ｎ−型ドリフト層１に局所的にプロトンを照射することにより形成される。
第１及び第２の短ライフタイム層４，５におけるキャリアのライフタイムτ２は、Ｎ−型ドリフト層１におけるライフタイムτ１よりも短い（τ２＜τ１）。Ｎ＋型カソード層３におけるライフタイムτ３は、Ｎ−型ドリフト層１におけるライフタイムτ１よりも長い（τ１＜τ３）。中ライフタイム層６におけるライフタイムτ４及び不純物濃度は、第２の短ライフタイム層５とＮ−型ドリフト層１との間の値である（τ２＜τ４＜τ１）。
続いて、本実施の形態の効果を比較例と比較して説明する。図２は、比較例１に係る半導体装置を示す断面図である。比較例１の装置はＮ−型ドリフト層１、Ｐ型アノード層２、及びＮ＋型カソード層３からなり、装置全体が同じライフタイムτ１を有する。図３は、比較例２に係る半導体装置を示す断面図である。比較例２では、Ｎ−型ドリフト層１とＰ型アノード層２との間に第１の短ライフタイム層４が設けられている。
図４は、比較例１，２の逆回復動作時の逆回復時波形のシミュレーション結果を示す図である。図５は、シミュレーションに用いた回路及びパラメータを示す図である。比較例１の装置全体のライフタイムτ１を０．７μｓｅｃ、比較例２の第１の短ライフタイム層４のライフタイムτ２を０．０３μｓｅｃ、他の層のライフタイムτ１を０．７μｓｅｃとした。
逆回復動作開始時に第１の短ライフタイム層４においてキャリアが早く消失する。このため、逆回復電流のピーク値Ｉｒｒが抑制され、ピーク値Ｉｒｒ近傍の逆回復電流減少率が低下する。具体的には、比較例１では逆回復電流減少率が８５８．０Ａ／ｃｍ２／μｓｅｃであるが、比較例２では５８７．０Ａ／ｃｍ２／μｓｅｃまで低下する。よって、第１の短ライフタイム層４により、逆回復電流減少率に依存性のあるサージ電圧を抑制することができ、発振ノイズを抑制できる。
図６は、比較例３に係る半導体装置を示す断面図である。比較例３では、Ｎ−型ドリフト層１とＮ＋型カソード層３との間に第２の短ライフタイム層５が設けられている。図７は、比較例１，３の逆回復動作時の逆回復時波形のシミュレーション結果を示す図である。シミュレーションには図５の回路及びパラメータを用いた。比較例１の装置全体のライフタイムτ１を０．７μｓｅｃ、比較例３の第２の短ライフタイム層５のライフタイムτ２を０．０３μｓｅｃ、他の層のライフタイムτ１を０．７μｓｅｃとした。
逆回復動作時に第２の短ライフタイム層５においてキャリアが早く消失する。このため、テール電流が急減し、逆回復損失を大きく低減することができる。また、プロトン照射によるドナー化の効果により、擬似的なバッファ層が形成される。これにより、電圧印加時に発生する空乏層における電界分布がドリフト層全体で一様になるため、耐圧を向上することができる。
図８は、比較例４に係る半導体装置を示す断面図である。比較例４では、Ｎ＋型カソード層３におけるライフタイムτ３がＮ−型ドリフト層１におけるライフタイムτ１よりも長い。図９は、比較例１，４の逆回復動作時の逆回復時波形のシミュレーション結果を示す図である。シミュレーションには図５の回路及びパラメータを用いた。比較例４ではＮ＋型カソード層３の不純物濃度を大きくしてライフタイムを長くした。比較例１のＮ＋型カソード層３の不純物濃度を１．０Ｅ＋１９ａｔｏｍ／ｃｍ３、比較例４のＮ＋型カソード層３の不純物濃度を１．０Ｅ＋２０ａｔｏｍ／ｃｍ３とした。
Ｎ＋型カソード層３におけるライフタイムを長くすることにより、逆回復動作のテール電流の消失直前にて、キャリアの消失が遅くなる。このため、逆回復電流減少率が低下する。具体的には、比較例１では８５８．０Ａ／ｃｍ２／μｓｅｃであるが、比較例４では８１８．０Ａ／ｃｍ２／μｓｅｃまで低下する。よって、逆回復電流減少率に依存性のあるサージ電圧を抑制することができ、発振ノイズを抑制できる。
上述の通り、第１の短ライフタイム層４により逆回復電流のピーク値が減少し、逆回復電流減少率が低下するという利点があるが、耐圧が低下し、逆回復損失が増加するという欠点がある。また、第２の短ライフタイム層５によりテール電流が急減するため、耐圧が向上し、逆回復損失が低減するという利点があるが、逆回復電流のピーク値が増加し、逆回復電流減少率が増加するという欠点がある。また、Ｎ＋型カソード層３におけるライフタイムを長くすることにより、テール電流の消失直前の逆回復電流減少率が低下するという利点があるが、逆回復損失が悪化するという欠点がある。
これらの第１及び第２の短ライフタイム層４、５とＮ＋型カソード層３の欠点は打ち消されて、利点が残る。従って、逆回復損失を低減しつつ、耐圧を向上することができる。また、逆回復動作時において、ピーク値近傍とテール電流消失前の逆回復電流減少率が低下するため、サージ電圧を抑制することができる。従って、逆回復損失低減時の発振ノイズの抑制することができる。
また、中ライフタイム層６により、第２の短ライフタイム層５と同様に、逆回復損失を低減し、かつ耐圧を向上することができる。そして、中ライフタイム層６におけるライフタイムと不純物濃度は第２の短ライフタイム層５とＮ−型ドリフト層１との間の値であるため、中ライフタイム層６は両者を繋ぐバッファ層として機能する。
１ Ｎ−型ドリフト層（Ｎ型ドリフト層）
２ Ｐ型アノード層
３ Ｎ＋型カソード層（Ｎ型カソード層）
４ 第１の短ライフタイム層
５ 第２の短ライフタイム層
６ 中ライフタイム層

Claims (1)

  1. Ｎ型ドリフト層と、
    前記Ｎ型ドリフト層の上側に設けられたＰ型アノード層と、
    前記Ｎ型ドリフト層の下側に設けられたＮ型カソード層と、
    前記Ｎ型ドリフト層と前記Ｐ型アノード層との間に設けられた第１の短ライフタイム層と、
    前記Ｎ型ドリフト層と前記Ｎ型カソード層との間に設けられた第２の短ライフタイム層と、
    前記Ｎ型ドリフト層と前記第２の短ライフタイム層との間に設けられた中ライフタイム層とを備え、
    前記第１及び第２の短ライフタイム層におけるキャリアのライフタイムは、前記Ｎ型ドリフト層におけるライフタイムよりも短く、
    前記Ｎ型カソード層におけるライフタイムは、前記Ｎ型ドリフト層におけるライフタイムよりも長く、
    前記中ライフタイム層におけるライフタイム及び不純物濃度は、前記第２の短ライフタイム層と前記Ｎ型ドリフト層との間の値であることを特徴とする半導体装置。
JP2011224517A 2011-10-12 2011-10-12 半導体装置 Active JP5776485B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011224517A JP5776485B2 (ja) 2011-10-12 2011-10-12 半導体装置
US13/525,478 US8698250B2 (en) 2011-10-12 2012-06-18 Semiconductor device
DE102012216329.8A DE102012216329B4 (de) 2011-10-12 2012-09-13 Halbleitervorrichtung
CN201210383444.9A CN103050546B (zh) 2011-10-12 2012-10-11 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011224517A JP5776485B2 (ja) 2011-10-12 2011-10-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2013084828A JP2013084828A (ja) 2013-05-09
JP5776485B2 true JP5776485B2 (ja) 2015-09-09

Family

ID=47990870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011224517A Active JP5776485B2 (ja) 2011-10-12 2011-10-12 半導体装置

Country Status (4)

Country Link
US (1) US8698250B2 (ja)
JP (1) JP5776485B2 (ja)
CN (1) CN103050546B (ja)
DE (1) DE102012216329B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777028B2 (en) 2020-12-11 2023-10-03 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456771B (zh) * 2013-07-26 2016-12-28 上海北车永电电子科技有限公司 半导体器件中实现载流子寿命控制的结构及其制造方法
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106449729B (zh) * 2016-08-22 2019-04-30 湖南大学 一种半导体结构以其制作方法
CN108346705A (zh) * 2017-01-23 2018-07-31 全球能源互联网研究院有限公司 一种快速恢复二极管及其制备方法
JP6835291B2 (ja) * 2018-03-19 2021-02-24 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021070539A1 (ja) 2019-10-11 2021-04-15 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125200A (ja) * 1994-10-25 1996-05-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3435166B2 (ja) 1997-08-14 2003-08-11 三菱電機株式会社 半導体装置
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE10223951B4 (de) * 2002-05-29 2009-09-24 Infineon Technologies Ag Hochvoltdiode mit optimiertem Abschaltverfahren und entsprechendes Optimierverfahren
JP3910922B2 (ja) * 2003-02-12 2007-04-25 三菱電機株式会社 半導体装置
JP5080744B2 (ja) * 2006-03-17 2012-11-21 株式会社豊田中央研究所 半導体デバイス及びその製造方法
US7932583B2 (en) * 2008-05-13 2011-04-26 Infineon Technologies Austria Ag Reduced free-charge carrier lifetime device
US7994569B2 (en) * 2008-05-15 2011-08-09 Anpec Electronics Corporation Semiconductor device and method for forming the same
JP2011224517A (ja) 2010-04-22 2011-11-10 Furukawa Industrial Machinery Systems Co Ltd 電気集じん器用制御電源装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777028B2 (en) 2020-12-11 2023-10-03 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2013084828A (ja) 2013-05-09
US8698250B2 (en) 2014-04-15
CN103050546A (zh) 2013-04-17
DE102012216329B4 (de) 2015-03-26
US20130093065A1 (en) 2013-04-18
DE102012216329A1 (de) 2013-04-18
CN103050546B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5776485B2 (ja) 半導体装置
JP6512314B2 (ja) 半導体装置
JP6237915B2 (ja) 半導体装置および半導体装置の製造方法
CN107342329B (zh) 二极管以及使用了二极管的电力变换装置
JP6519649B2 (ja) 半導体装置及びその製造方法
WO2014199465A1 (ja) 半導体装置
US20090184340A1 (en) Semiconductor device and method of producing the same
JP2008091705A (ja) 半導体装置及びその製造方法
JP5256357B2 (ja) 半導体装置
TW201432916A (zh) 半導體裝置及其製造方法
JP2009188336A (ja) 半導体装置およびその製造方法
WO2016033968A1 (zh) 场效应二极管及其制造方法
JP2010283132A (ja) 半導体装置
JP2013197306A (ja) 半導体装置の製造方法
JP2007311684A (ja) 電界効果型トランジスタ
JP6911453B2 (ja) 半導体装置およびその製造方法
JP2011238872A (ja) 半導体装置
JP2012190873A (ja) 半導体装置及びその製造方法
WO2015072064A1 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP6018163B2 (ja) 半導体装置
JP2008251679A (ja) ダイオード
JP6537711B2 (ja) 半導体装置
JP2013069989A (ja) 半導体装置
JP5201303B2 (ja) 逆阻止型半導体装置の製造方法
JP2018029104A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R150 Certificate of patent or registration of utility model

Ref document number: 5776485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250