DE10065525B4 - Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang - Google Patents
Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang Download PDFInfo
- Publication number
- DE10065525B4 DE10065525B4 DE2000165525 DE10065525A DE10065525B4 DE 10065525 B4 DE10065525 B4 DE 10065525B4 DE 2000165525 DE2000165525 DE 2000165525 DE 10065525 A DE10065525 A DE 10065525A DE 10065525 B4 DE10065525 B4 DE 10065525B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- dopant concentration
- sublayer
- chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000002019 doping agent Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000011888 foil Substances 0.000 claims description 7
- 238000005247 gettering Methods 0.000 claims description 4
- 239000002800 charge carrier Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Verfahren
zur Herstellung einer Halbleiteranordnung,
wobei die Halbleiteranordnung einen PN-Übergang aufweist und als Chip (1) mit einem Randbereich ausgebildet ist, wobei die Halbleiteranordnung aus einer ersten Schicht (2) eines ersten Leitfähigkeitstyps und einer zweiten Schicht eines zweiten, dem ersten entgegengesetzten Leitfähigkeitstyps aufgebaut ist, wobei die zweite Schicht aus mindestens drei Teilschichten (31, 32, 33) besteht, wobei die erste Teilschicht (31) eine erste Dotierstoffkonzentration aufweist, wobei die zweite Teilschicht (32) eine zweite Dotierstoffkonzentration aufweist, wobei die dritte Teilschicht (33) eine dritte Dotierstoffkonzentration aufweist, wobei die erste Dotierstoffkonzentration größer ist als die zweite Dotierstoffkonzentration und wobei die dritte Dotierstoffkonzentration größer ist als die erste Dotierstoffkonzentration, wobei die erste und zweite Dotierstoffkonzentration so niedrig gewählt werden, dass die Halbleiteranordnung hochsperrend ist, wobei die Ladungsträgerlebensdauer größer als 5 Mikrosekunden ist,
wobei die erste Teilschicht (31) und die zweite Teilschicht (32) einen PN-Übergang mit der ersten Schicht (2) bilden,
wobei das Verfahren...
wobei die Halbleiteranordnung einen PN-Übergang aufweist und als Chip (1) mit einem Randbereich ausgebildet ist, wobei die Halbleiteranordnung aus einer ersten Schicht (2) eines ersten Leitfähigkeitstyps und einer zweiten Schicht eines zweiten, dem ersten entgegengesetzten Leitfähigkeitstyps aufgebaut ist, wobei die zweite Schicht aus mindestens drei Teilschichten (31, 32, 33) besteht, wobei die erste Teilschicht (31) eine erste Dotierstoffkonzentration aufweist, wobei die zweite Teilschicht (32) eine zweite Dotierstoffkonzentration aufweist, wobei die dritte Teilschicht (33) eine dritte Dotierstoffkonzentration aufweist, wobei die erste Dotierstoffkonzentration größer ist als die zweite Dotierstoffkonzentration und wobei die dritte Dotierstoffkonzentration größer ist als die erste Dotierstoffkonzentration, wobei die erste und zweite Dotierstoffkonzentration so niedrig gewählt werden, dass die Halbleiteranordnung hochsperrend ist, wobei die Ladungsträgerlebensdauer größer als 5 Mikrosekunden ist,
wobei die erste Teilschicht (31) und die zweite Teilschicht (32) einen PN-Übergang mit der ersten Schicht (2) bilden,
wobei das Verfahren...
Description
- Derzeit werden hochsperrende Dioden eingesetzt, bei denen der Siliziumchip selbst nicht passiviert ist und bei dem der Chip nach dem Verlöten des Chips mit Sockel und Kopfdraht zusammen in Kalilauge überätzt werden muss, um Randdefekte zu entfernen. Aus der
DE 43 20 780 ist ein Herstellungsprozess beschrieben, nach dessen Prinzip auch im vorliegenden Fall vorgegangen wird. - In der
DE 38 15 615 C2 wird die Möglichkeit der Verwendung von Dotierfolien zur Einbringung von Dotierstoffen bei der Herstellung von hochsperrenden Dioden aufgezeigt. - Aufgabe der Erfindung ist es, ein fertigungstechnisch besonders kostengünstiges Verfahren zur Herstellung einer Halbleiteranordnung bereit zu stellen.
- Vorteile der Erfindung
- Das Verfahren zur Herstellung einer Halbleiteranordnung mit den Merkmalen des Hauptanspruchs hat gegenüber den bekannten Verfahren den Vorteil, dass, insbesondere bei Verwendung eines P-Substrats ein fertigungstechnisch sehr kostengünstiger Herstellungsprozess mit Dotierfolien möglich ist. Es konnte nämlich experimentell gezeigt werden, dass mit einer für Dotierfolien sehr schwachen P-Konzentration die Belegung vor der ersten Diffusion mit einer Dotierfolie und damit sehr kostengünstig durchzuführen ist.
- Besonders vorteilhaft ist, dass der PN-Übergang der ersten Schicht mit der ersten Teilschicht ausschließlich im Inneren des Chips und der PN-Übergang zwischen der ersten Schicht und der zweiten Teilschicht im Randbereich des Chips ausgebildet ist. Daher sind keine Maßnahmen zum Abschirmen der an solchen PN-Übergängen auftretenden hohen Feldstärken erforderlich.
- Zeichnung
- Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Hierbei zeigt
-
1 den Aufbau der erfindungsgemäßen Halbleiteranordnung mit einem PN-Übergang und -
2 eine Prinzipdarstellung der Dotierungsprofile im Si-Wafer nach der ersten und zweiten Diffusion für den Fall einer hochsperrenden Halbleiteranordnung, wobei hochsperrend hier ein Sperrvermögen um oder über 200 Volt durch das Halbleiterbauelement bedeutet - Beschreibung des Ausführungsbeispiels
- In der
1 ist eine Halbleiteranordnung, die in Form eines Chips1 vorgesehen ist, dargestellt. Der Chip1 weist eine erste Schicht2 eines ersten Leitfähigkeitstyps auf. Weiterhin weist der Chip1 eine zweite Schicht des entgegengesetzten Leitfähigkeitstyps auf, wobei die zweite Schicht aus mindestens drei Teilschichten31 ,32 ,33 besteht, wobei eine erste Teilschicht31 oberhalb einer zweiten Teilschicht32 und die zweite Teilschicht32 wiederum oberhalb einer dritten Teilschicht33 vorgesehen ist. Die erste Teilschicht31 weist eine erste Dotierstoffkonzentration auf, die größer ist als eine zweite Dotierstoffkonzentration, die die Dotierstoffkonzentration der zweiten Teilschicht32 angibt. Weiterhin weist die dritte Teilschicht33 eine dritte Dotierstoffkonzentration auf, welche größer ist als die erste Dotierstoffkonzentration. Zur Kontaktierung des Chips1 ist auf die erste Schicht2 eine erste Kontaktierungsschicht20 aufgebracht. Weiterhin ist zur Kontaktierung des Chips1 auf der Unterseite der dritten Teilschicht33 eine zweite Kontaktierungsschicht30 aufgebracht. Die erste Kontaktierungsschicht20 und die zweite Kontaktierungsschicht30 sind insbesondere als Metallisierungsschichten vorgesehen. Die Dotierstoffkonzentration der ersten Schicht2 und die dritte Dotierstoffkonzentration (33 ) sind derart hoch gewählt, dass ein ohmscher Kontakt zu den Kontaktierungsschichten20 ,30 sichergestellt ist. Für den Fall einer hochsperrenden Halbleiteranordnung mit einem Sperrvermögen um oder über 200 Volt liegen die erste Dotierstoffkonzentration in der Größenordnung von 1015 cm–3,die zweite Dotierstoffkonzentration in der Größenordnung von 1014 cm–3 und die dritte Dotierstoffkonzentration liegt in der Größenordnung von 1020 cm–3. Die Dotierstoffkonzentration der ersten Schicht2 liegt ebenfalls in der Größenordnung von 1020 cm–3. Die erste Schicht2 ist so angeordnet, dass sie in einem ersten Bereich100 oberhalb der ersten Teilschicht31 vorgesehen ist. Dort hat die erste Schicht2 einen PN-Übergang mit der ersten Teilschicht31 . Die erste Schicht2 ist weiterhin so angeordnet, dass sie in einem zweiten Bereich110 seitlich der ersten Teilschicht31 vorgesehen ist und diese bis in den Bereich der zweiten Teilschicht32 umgibt. Damit kommt der PN-Übergang zwischen der ersten Schicht2 und der ersten Teilschicht31 lediglich im Inneren des Chips1 zu liegen. Zwangsläufig ergibt sich dadurch auch ein PN-Übergang zwischen der ersten Schicht2 und der zweiten Teilschicht32 . Durch eine solchermaßen gewählte Geometrie der ersten Schicht2 im Vergleich der ersten Teilschicht31 und der zweiten Teilschicht32 wird gewährleistet, dass der PN-Übergang zwischen der stärker dotierten ersten Teilschicht31 und der ersten Schicht2 im Inneren des Chips1 und der PN-Übergang zwischen der vergleichsweise schwächer dotierten zweiten Teilschicht32 und der ersten Schicht2 im Randbereich des Chips1 zu liegen kommt. Es treten damit an keiner Stelle an der Oberfläche des Chips1 so hohe Feldstärken auf, die besondere Maßnahmen zur Abschirmung erfordern würden. Der PN-Übergang zwischen der ersten Schicht2 und der zweiten Teilschicht32 , der sich an der Oberfläche des Chips1 befindet, ist insofern unproblematisch, da er, aufgrund der im Vergleich zur ersten Dotierstoffkonzentration geringeren zweiten Dotierstoffkonzentration nur geringe Feldstärken erzeugen kann. Die angesprochene Geometrie der ersten Schicht2 wird beispielsweise dadurch realsiert, dass im mittleren Bereich des Chips1 , der dem ersten Bereich100 entspricht, eine glatte Oberfläche des Chips1 vorgesehen ist, während der Randbereich, welcher sich im zweiten Bereich110 befindet, eine abgesetzte Stufe aufweist, die beispielsweise in Form von Gräben40 realisiert ist. Hierbei ist der zweite Bereich110 vorzugsweise symmetrisch zum Mittelbereich des Chips1 angeordnet. - In
2 ist eine Prinzipdarstellung der Dotierprofile im Wafer für den Fall einer hochsperrenden Halbleiteranordnung mit einem Sperrvermögen um oder über 200 Volt dargestellt. Zwei senkrechte Pfeile stellen die Skala der Dotierstoffkonzentration dar. Die beiden vertikalen Pfeile sind beabstandet und bilden damit einen Zwischenraum, der den Raum des Wafers angibt. - Zur Herstellung der erfindungsgemäßen Halbleiteranordnung wird als Grundmaterial ein Substrat genommen, welches dotiert ist und die zweite Dotierstoffkonzentration aufweist. Das Substrat bildet bei fertiggestellter Halbleiteranordnung die zweite Teilschicht
32 . Ausgehend von dem Grundmaterial bzw. Substrat mit erfindungsgemäß vorzugsweise einem spezifischen Widerstand von ungefähr gleich oder etwas größer als 60 Ohm. cm und einer Dicke von typischerweise 160 bis ca. 300 μm wird der Aufbau der Halbleiteranordnung im Folgenden beschrieben. In2 ist die gleichmäßige Dotierung des Grundmaterials durch eine erste Linie150 dargestellt, die gestrichelt angedeutet ist und waagrecht bei ca. 2·1014 cm–1 als Dotierstoffkonzentration verläuft. Das Grundmaterial wird durch einen ersten Diffusionsschritt (1. Diffusion) bei ca. 1100 bis 1300°C in oxidierender Atmosphäre mit einer schwach dotierten Dotierfolie in Stapeltechnik beidseitig dotiert, so dass sich die erste und dritte Teilschicht31 ,33 um die in der Mitte des Substrats gelegene zweite Teilschicht32 bildet. Die Dotierstoffkonzentration nach dem ersten Diffusionsschritt ist in2 durch eine zweite Linie200 dargestellt, die durchgezogen angedeutet ist und auf ihrer linken Seite bei ca. 1017 cm–1 beginnt im Inneren des Wafers mit ca. 5·1014 cm–1 ein Minimum erreicht und auf ihrer linken Seite bei ca. 1017 cm–1 endet. Hierbei entspricht die linke Seite der2 der Oberseite der1 und die rechte Seite der2 der Unterseite der1 . Wenn die Dotierstoffkonzentration des so dotierten Substrats entlang einer Querschnittslinie betrachtet wird, dann ergibt sich der erste Bereich mit einer gegenüber der Dotierung des Grundmaterials bzw. des Substrats vergleichsweise hohen Dotierstoffkonzentration, die der ersten Dotierstoffkonzentration entspricht, im Inneren des Substrats die zweite Dotierstoffkonzentration und im unteren Bereich des Substrats die dritte Dotierstoffkonzentration. Der erste Diffusionsschritt in der oxidierenden Atmosphäre wird ca. 30 bis 60 Stunden durchgeführt. - In einem zweiten Schritt wird das so hergestellte Substrat mit den drei Teilschichten
31 ,32 ,33 so behandelt, dass sich die Randstruktur des Chips1 ergibt. Dies geschieht beispielsweise durch Einsägen von Gräben40 entlang der Randbereiche der Chips. Dieses Einsägen geschieht mittels einer Tiefe von beispielsweise 20 bis 80 μm. Hierbei ergibt sich, dass um den zuvor angesprochenen PN-Übergang zwischen den Gebieten erhöhter Dotierstoffkonzentration im Inneren des Chips1 zu erreichen, dass die erste Teilschicht31 keine größere Dicke aufweisen darf als die Tiefe der Einsägung zur Erzeugung der Randstruktur. - In einem weiteren Schritt wird der PN-Übergang hergestellt. Dies geschieht mittels einer zweiten Diffusion bei ebenfalls ca. 1100 bis 1300°C in oxidierender Atmosphäre, welche 10 bis 50 Stunden mit einer Dotierfolie durchgeführt wird, die einen Leitfähigkeitstyp aufweist, der dem Leitfähigkeitstyp des Substrats entgegengesetzt ist. Diese zunächst angesprochende Dotierfolie ist auf der Oberseite des Substrats vorgesehen, während auf der Unterseite des Substrats eine Dotierfolie mit dem gleichen Leitfähigkeitstyp des Substrats vorgesehen ist. Hierdurch wird die dritte Dotierstoffkonzentration in der dritten Teilschicht
33 der Halbleiteranordnung erzeugt. Sofort anschließend an die zweite Diffusion erfolgt ein Getterschritt ohne die Temperatur wesentlich abzusenken bei etwa 1000 bis 1200°C in oxidierender Atmosphäre während 15 bis 35 Stunden. Die Getterung wird dabei ohne die Anwendung zusätzlicher Gettersubstanzen erreicht, also ein sehr einfacher aber wirkungsvoller Prozeßschritt, bei dem auch eine Korrosion der Halbleiteroberfläche vermieden wird. Ein solcher Getterschritt ist für das hier beschriebene hochsperrende Halbleiterbauelement notwendig. Denn dadurch wird die Ladungsträgerlebensdauer und damit die Ladungsträgerdichte angehoben und damit die Flußspannung deutlich erniedrigt und insgesamt das Schaltverhalten positiv beeinflußt. Die Ladungsträgerlebensdauer wird dadurch derart eingestellt, dass sie größer als 5 Mikrosekunden ist. - Die Dotierstoffkonzentration nach dem zweiten Diffusionsschritt ist in
2 durch eine dritte Linie300 und eine vierte Linie400 dargestellt. Die dritte Linie300 ist in gestrichelter Form mit längeren Strichen dargestellt und die vierte Linie400 ist in gepunkteter Form dargestellt. Die dritte Linie300 gibt die Dotierstoffkonzentration in der ersten Schicht2 an und die vierte Linie gibt die Dotierstoffkonzentration in der dritten Teilschicht33 an, wobei als absoluter Betrag der Dotierstoffkonzentrationen jeweils etwa 1020 cm–1 vorgesehen ist. - Anschließend werden noch die Kontaktierungsschichten
20 ,30 durch simultanes Metallisieren der Vorder- und Rückseite bzw. der Unter- und Oberseite des Chips durchgeführt. - Schließlich wird der Wafer, d.h. eine Vielzahl von Chips im Verbund, auf eine Sägefolie aufgebracht und mit einem Einzelsägeblatt oder mehreren Sägeblättern gleichzeitig durchgesägt und in Einzelchips vereinzelt.
- Als Substrat wird insbesondere P-Silizium verwendet, während der ersten Diffusion beidseitig an das Substrats eine schwach p-dotierte Dotierfolie in Stapeltechnik verwendet und während der zweiten Diffusion auf der Oberseite eine phosphorhaltige Dotierfolie, und auf der Unterseite eine borhaltige Dotierfolie, verwendet.
- Vorteilhaft ist insbesondere, dass auf diese Weise ein Überätzen des Chips
1 nach dem Verlöten mit Sockel und Kopfdraht einer Diode, das zu den bekannten Probleme wie Überhängen aus Silizium („Borbalkone"), Bleiablagerungen auf dem Silizium, Anätzung der Vernickelung usw. entfällt. - Weiterhin sind die Chips
1 nach dem Durchsägen vormeßbar. - Weiterhin stellt die reine Foliendiffusion bei der ersten und der zweiten Diffusion ein sehr kostengünstiges Herstellungsverfahren dar.
Claims (2)
- Verfahren zur Herstellung einer Halbleiteranordnung, wobei die Halbleiteranordnung einen PN-Übergang aufweist und als Chip (
1 ) mit einem Randbereich ausgebildet ist, wobei die Halbleiteranordnung aus einer ersten Schicht (2 ) eines ersten Leitfähigkeitstyps und einer zweiten Schicht eines zweiten, dem ersten entgegengesetzten Leitfähigkeitstyps aufgebaut ist, wobei die zweite Schicht aus mindestens drei Teilschichten (31 ,32 ,33 ) besteht, wobei die erste Teilschicht (31 ) eine erste Dotierstoffkonzentration aufweist, wobei die zweite Teilschicht (32 ) eine zweite Dotierstoffkonzentration aufweist, wobei die dritte Teilschicht (33 ) eine dritte Dotierstoffkonzentration aufweist, wobei die erste Dotierstoffkonzentration größer ist als die zweite Dotierstoffkonzentration und wobei die dritte Dotierstoffkonzentration größer ist als die erste Dotierstoffkonzentration, wobei die erste und zweite Dotierstoffkonzentration so niedrig gewählt werden, dass die Halbleiteranordnung hochsperrend ist, wobei die Ladungsträgerlebensdauer größer als 5 Mikrosekunden ist, wobei die erste Teilschicht (31 ) und die zweite Teilschicht (32 ) einen PN-Übergang mit der ersten Schicht (2 ) bilden, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen des Chips (1 ) mit der ersten Teilschicht (31 ), der darunterliegenden zweiten Teilschicht (32 ) und der darunterliegenden dritten Teilschicht (33 ), wobei alle Teilschichten (31 ,32 ,33 ) den gleichen Leitfähigkeitstyp aufweisen und wobei zur Dotierung der ersten Teilschicht (31 ) Dotierfolie verwendet wird, die eine Dotierung von etwa 1017 cm–3 bewirkt, – Einbringen von Gräben (40 ) in die Oberseite des Chips (1 ), die durch die erste Teilschicht (31 ) hindurch bis in die zweite Teilschicht (32 ) reichen, – Einbringen von Dotierstoffen in die Oberseite des Chips (1 ), die den Leitfähigkeitstyp der ersten Schicht (2 ), die zuvor Teil der ersten Teilschicht (31 ) war, verändern und Einbringen von Dotierstoffen in die Unterseite des Chips (1 ), so dass die dritte Teilschicht (33 ) gebildet wird, wobei das Einbringen von Dotierstoffen durch Foliendiffusion erfolgt, – Durchführen eines direkt anschließenden Getterschrittes, so dass die Ladungsträgerlebensdauer größer als 5 Mikrosekunden ist, – Aufbringen der Kontaktierungsschichten (20 ,30 ) auf der Ober- und Unterseite des Chips (1 ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp einer negativen Dotierung entspricht.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000165525 DE10065525B4 (de) | 2000-12-28 | 2000-12-28 | Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000165525 DE10065525B4 (de) | 2000-12-28 | 2000-12-28 | Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10065525A1 DE10065525A1 (de) | 2002-07-11 |
DE10065525B4 true DE10065525B4 (de) | 2006-07-20 |
Family
ID=7669310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000165525 Expired - Fee Related DE10065525B4 (de) | 2000-12-28 | 2000-12-28 | Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10065525B4 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3815615C2 (de) * | 1988-05-07 | 1993-07-29 | Robert Bosch Gmbh, 7000 Stuttgart, De | |
DE4320780A1 (de) * | 1993-06-23 | 1995-03-09 | Bosch Gmbh Robert | Halbleiteranordnung und Verfahren zur Herstellung |
US5717244A (en) * | 1994-10-25 | 1998-02-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having layers with varying lifetime characteristics |
-
2000
- 2000-12-28 DE DE2000165525 patent/DE10065525B4/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3815615C2 (de) * | 1988-05-07 | 1993-07-29 | Robert Bosch Gmbh, 7000 Stuttgart, De | |
DE4320780A1 (de) * | 1993-06-23 | 1995-03-09 | Bosch Gmbh Robert | Halbleiteranordnung und Verfahren zur Herstellung |
US5717244A (en) * | 1994-10-25 | 1998-02-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having layers with varying lifetime characteristics |
Also Published As
Publication number | Publication date |
---|---|
DE10065525A1 (de) | 2002-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2930630C2 (de) | Halbleiterbauelement sowie Verfahren zu seiner Herstellung | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
EP2596532B1 (de) | Optoelektronisches bauelement | |
DE4320780B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung | |
DE10127950B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement | |
DE3888663T2 (de) | Bipolare Halbleiteranordnung mit einer leitenden Rekombinationsschicht. | |
DE2133979B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE10241156A1 (de) | Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung | |
DE3328521C2 (de) | Gleichrichterdiode für hohe Sperrspannung | |
DE2318179C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE69024420T2 (de) | Prozess zur Herstellung eines integrierten Leistungstransistor/Logik-Schaltkreises mit einer Diode. | |
DE3832732A1 (de) | Leistungshalbleiterdiode | |
DE10065525B4 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang | |
DE2529951A1 (de) | Lateraler, bipolarer transistor | |
DE3832731A1 (de) | Leistungshalbleiterdiode | |
DE19938209B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung | |
DE2136509A1 (de) | Halbleitervorrichtung | |
DE2101278C2 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2028632C3 (de) | Zenerdiode | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE102008005398A1 (de) | Halbleiterstruktur und Verfahren zur Herstellung einer Halbleiterstruktur | |
DE2610208C3 (de) | Verfahren zur Herstellung von Halbleiterbauelementen | |
DE1931201C3 (de) | Verfahren zur Herstellung einer Zenerdiode | |
DE1539090C (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |