KR960015910A - 반도체 기억장치 및 그 제조방법 - Google Patents

반도체 기억장치 및 그 제조방법 Download PDF

Info

Publication number
KR960015910A
KR960015910A KR1019950035501A KR19950035501A KR960015910A KR 960015910 A KR960015910 A KR 960015910A KR 1019950035501 A KR1019950035501 A KR 1019950035501A KR 19950035501 A KR19950035501 A KR 19950035501A KR 960015910 A KR960015910 A KR 960015910A
Authority
KR
South Korea
Prior art keywords
data
output
address
circuit
false
Prior art date
Application number
KR1019950035501A
Other languages
English (en)
Other versions
KR100192632B1 (ko
Inventor
요시오 모치즈키
히데오 가토
노부타케 스기우라
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960015910A publication Critical patent/KR960015910A/ko
Application granted granted Critical
Publication of KR100192632B1 publication Critical patent/KR100192632B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 ROM메모리 둥으로 수납되어 있는 데이터가 복사되어도 그 데이터를 실질적으로 이용할 수 없는 구조를 갖춘 반도체 기억장치 및 그 제조방법을 제공한다.
이 메모리 시스템에는 입력버퍼(40), 어드레스 카운터(50) 및 어드레스 디코더(60)가 설치되어 있으며, 어드레스 신호를 메모리셀 어레이에 공급하도록 되어 있다. 유효어드레스 데이터 결정부(1)는 칩 고유의 내부어드레스에 따른 불휘발 회로 특성 또는 배선을 갖추고, 동작전원 공급상태로 유효어드레스 데이터(EAi)를 출력한다. 오데이터 발생회로(2)는 상기 내부어드레스가 오데이터 영역이면, 오데이터를 발생하여 그 출력은 출력선택회로(4)에 입력한다. 유효데이터영역 검출회로(3)는 유효어드레스 데이터 결정부(1)로부터 출력된 유효어드레스 데이터(EAi)와, 상기 어드레스 카운터(50)로부터 입력된 어드레스 신호에 의한 상기 내부어드레스를 비교하여 유효어드레스 영역이면, 자기의 셀 데이터를 외부로 출력하는가의 여부를 결정하는 신호(REAL)를 생성한다. 출력선택회로(4)는 신호(REAL)가 "H"레벨이 "L"레벨에 의해 오데이터 발생회로(2)로부더 발생하는 오데이터를 선택하여 출력선택회로(4)로부터 출력시키는가 센스앰프로부터 입력된 자기의 셀 데이터를 출력시키는가를 결정한다. 집에 기억된 데이터는 오데이터와 진데이터를 포함하고 있기 때문에 데이터를 복사할 수 없다 하더라도 종래의 반도체 기억장치에서는 그 데이터를 유효하게 이용할 수 없다.

Description

반도체 기억장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 반도체 기억장치의 블럭도.

Claims (8)

  1. 매트릭스 형태로 배치된 복수의 메모리셀(10)과, 이 메모리셀(10)의 게이트가 접속되어 있는 복수의 워드선, 상기 메모리셀(10)의 드레인이 접속되어 있는 복수의 비트선, 상기 워드선에 전위를 공급하는 수단, 독출 동작시에 있어서 상기 복수의 메모리셀(10)중으로부터 독출되는 소정의 메모리셀(10)을 내부적으로 독출하는 수단을 갖춘 비트선 선택수단, 이 비트선 선택수단에 의해 선택된 소정의 비트선의 전위를 검출하여 상기 복수의 메모리셀중으로부터 독출되는 메모리셀의 흐르는 전류를 감지하는 센스앰프(20), 이 센스앰프(20)의 출력을 입력하는 출력회로(30), 칩 고유의 내부어드레스에 따든 불휘발 회로 특성 또는 배선을 갖추고, 동작전원공급상태에서 유효어드레스 데이트를 출력하는 유효어드레스 데이터 결정부(1,61,62), 이 유효어드레스 데이터와 상기 내부어드레스를 비교하여 유효어드레스이면, 자기의 셸 데이터를 외부로 출력하는가의 여부를 결정하는 신호를 생성하는 유호데 이터영역 검출회로(3, R0∼R8, Rl0∼R18, R9. R19), 상기 내부어드레스가 오데이터 영역이면 오데이터를 발생시키는 오데이터 발생회로(2,R0∼R27,R30∼R37,R41,lNV1∼INV4.Ll,SR1∼SR8,R24∼R44) 및, 상기 오데이터와 상기 셀 데이터를 절단하는 출력선택회로(4.S1,S2.INV)를 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 유효데이터 검출회로는 회로의 배선에 의해 행해지는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항 또는 제2항에 있어서, 상기 오데이터는 상기 내부어드레스를 입력하는 로직의 출력인 것을 특징으로 하는 반도체 기억장치.
  4. 제1항 또는 제2항에 있어서, 상기 오데이터 출력은 오실레이더에 의해 임의의 노드를 발진시켜 이 출력을 데이터 출력 클럭으로 래칭하여 이루어진 것을 특징으로 하는 반도체 기억장치.
  5. 제1항 또는 제2항에 있어서, 상기 오데이터 출력은 상기 내부어드레스와 랜덤 ROM데이터를 입력하는 로직의 출력인 것을 특징으로 하는 반도체 기억장치.
  6. 제1항 또는 제2항에 있어서, 상기 메모리셀이 형성되어 있는 반도체 기판에 랜덤 ROM데이터 영역을 형성하고, 상기 오데이터 출력은 이 랜덤 ROM데이터를 독출함으로써 형성된 것을 특징으로 하는 반도체 기억장치.
  7. 제1항 또는 제2항에 있어서, 상기 오데이터는 랜덤 데이터 발생회로(SR1∼SR8. R42∼R44)의 출력을 이용하는 것을 특징으로 하는 반도체 기억장치.
  8. 매트릭스 형태로 배치트랜지스터 복수의 메모리셀(10)과, 이 메모리셀(10)의 게이트가 접속되어 잇는 복수의 워드선, 상기 메모리셀(10)의 드레인이 접속되어 있는 복수의 비트선, 상기 워드선에 전위를 공급하는 수단, 독출동작시에 있어서 상기 븍수의 메모리셀(10)중으로부터 독출하는 소정의 메모리셀(10)을 내부적으로 독출하는 수단을 갖춘 비트선 선택수단, 이 비트선 선택수단에 의해 선택된 소정의 비트선의 전위를 검출하여 상기 복수의 메모리셀중으로부티 독출되는 메모리셀의 흐르는 전류를 감지하는 센스앰프(20), 이 센스앰프(20)의 출력을 입력하는 출력회로(⑾), 칩 고유의 내부어드레스에 따른 불휘방 회로 특성 또는 배선을 갖추고, 동작전원공급상태에서 유효어드레스 데이트를 출력하는 유효어드레스 데이터 결정부(1.61,62), 이 유효어드레스 데이터와 상기 내부어드레스를 비교하여 유효어드레스이면, 자기의 셀 데이터를 외부로 출력하는가의 여부를 결정하는 신호를 생성하는 유효데이터영역 검출회로(3. R0∼R8, Rl0∼R18, Rg. R1g), 상기 내부어드레스가 오데이터 영역이면 오데이터를 발생시키는 오데이터 발생회로(2,R0∼R27.R30∼R37,R41.INV1∼INV4.L1.SRlSR8,R24∼R44) 및, 상기 오데이터와 상기 셀 데이터를 절환하는 출력선택회로(4,S1,S2,INV)를 갖춘 반도체기억장치의 제조방법에 있어서, 상기 유효어드레스 데이터는 상기 메모리셀이 형성된 반도체 기판의 MOS트랜지스터에 형성되고, 이 MOS트랜지스터에 대한 CO채널 이온주입은 상기 셀 데이터를 형성하는 채널 이온주입과 동일의 공정으로 행하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035501A 1994-10-15 1995-10-14 반도체 기억장치 및 그 제조방법 KR100192632B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27597194A JPH08115265A (ja) 1994-10-15 1994-10-15 半導体記憶装置及びその製造方法
JP94-275971 1994-10-15

Publications (2)

Publication Number Publication Date
KR960015910A true KR960015910A (ko) 1996-05-22
KR100192632B1 KR100192632B1 (ko) 1999-06-15

Family

ID=17562975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035501A KR100192632B1 (ko) 1994-10-15 1995-10-14 반도체 기억장치 및 그 제조방법

Country Status (7)

Country Link
US (1) US5579279A (ko)
EP (1) EP0707317B1 (ko)
JP (1) JPH08115265A (ko)
KR (1) KR100192632B1 (ko)
CN (1) CN1054457C (ko)
DE (1) DE69524529T2 (ko)
TW (1) TW288118B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611955B1 (ko) * 1999-07-20 2006-08-11 삼성전자주식회사 스크램블러
JP3872626B2 (ja) 2000-02-14 2007-01-24 シャープ株式会社 メモリ装置
JP4052895B2 (ja) * 2002-08-07 2008-02-27 シャープ株式会社 メモリセル情報の読み出し回路および半導体記憶装置
JP2004220721A (ja) * 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2007272943A (ja) * 2006-03-30 2007-10-18 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346459A (en) * 1980-06-30 1982-08-24 Inmos Corporation Redundancy scheme for an MOS memory
GB2129586B (en) * 1982-11-01 1986-04-30 Robert Andrew Mclaren Improvements in or relating to memory systems
US4583196A (en) * 1983-10-28 1986-04-15 Honeywell Inc. Secure read only memory
US4843026A (en) * 1987-09-24 1989-06-27 Intel Corporation Architecture modification for improved ROM security
US5287321A (en) * 1992-01-24 1994-02-15 Vlsi Technology, Inc. Illegal address detector for semiconductor memories
JP3310011B2 (ja) * 1992-03-30 2002-07-29 株式会社東芝 半導体メモリおよびこれを使用した半導体メモリボード
KR970000870B1 (ko) * 1992-12-02 1997-01-20 마쯔시다덴기산교 가부시기가이샤 반도체메모리장치
JPH0765139A (ja) * 1993-08-23 1995-03-10 Mitsubishi Electric Corp Ｉｃメモリカード

Also Published As

Publication number Publication date
EP0707317A2 (en) 1996-04-17
US5579279A (en) 1996-11-26
CN1054457C (zh) 2000-07-12
JPH08115265A (ja) 1996-05-07
DE69524529T2 (de) 2002-07-11
EP0707317B1 (en) 2001-12-12
EP0707317A3 (en) 1997-08-06
CN1131324A (zh) 1996-09-18
DE69524529D1 (de) 2002-01-24
KR100192632B1 (ko) 1999-06-15
TW288118B (ko) 1996-10-11

Similar Documents

Publication Publication Date Title
US6577544B2 (en) Semiconductor device having redundancy circuit
US6426911B1 (en) Area efficient method for programming electrical fuses
KR940020414A (ko) 다이나믹 램(dram) 가변 행선택회로와 그 출력제어방법
KR970012793A (ko) 불량 구제 판정 회로
KR0180265B1 (ko) 반도체 장치
EP0443775A2 (en) Signature circuit for non-volatile memory device
KR20000045916A (ko) 앤티퓨즈를 이용한 저전력 칼럼 리페어 회로
KR19980057449A (ko) 반도체 메모리 장치의 칼럼선택 제어회로
KR100399806B1 (ko) 반도체 메모리
US7075848B2 (en) Redundancy circuit in semiconductor memory device having a multiblock structure
KR960015910A (ko) 반도체 기억장치 및 그 제조방법
US5848019A (en) Pass gate decoder for a multiport memory dEvice that uses a single ported memory cell array structure
JPH0785696A (ja) 半導体記憶装置
KR960042762A (ko) 반도체 기억장치
KR970063277A (ko) 반도체 기억 장치
US6515916B2 (en) Column switch in memory device and cache memory using the same
KR100275610B1 (ko) 반도체 기억 회로(Dynamic random access memory of a plurality of banks exhibiting high speed activation operation of sense amplifier)
US6590511B2 (en) Retrievable memory capable of outputting a piece of data with respect to a plurality of results of retrieve
KR0167679B1 (ko) 듀얼 커런트패스를 구비하는 로우어드레스버퍼
JP2000215681A (ja) マスクｒｏｍ及びこれを用いたマイクロコンピュ―タ
KR19990086742A (ko) 불 휘발성 반도체 메모리 장치 및 그 장치의 무효 메모리 블록데이블 세팅 방법
JP4552266B2 (ja) 半導体集積回路装置
KR19980037951A (ko) 입출력 라인 프리차지 회로
KR0144255B1 (ko) 디램의 컬럼 스타트 제어회로
KR100266654B1 (ko) 반도체 메모리 장치의 비트 라인 선택 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee