JPH0765139A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH0765139A JPH0765139A JP5207784A JP20778493A JPH0765139A JP H0765139 A JPH0765139 A JP H0765139A JP 5207784 A JP5207784 A JP 5207784A JP 20778493 A JP20778493 A JP 20778493A JP H0765139 A JPH0765139 A JP H0765139A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- data
- card
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 他のＩＣメモリカードにコピー不可能なＩＣ
メモリカードを得る。 【構成】 アプリケーションプログラムデータが記憶さ
れるメモリＩＣ（Ｓ1 〜Ｓ8 ）と、メモリＩＣ２（Ｓ1
〜Ｓ8 ）のアドレスを示すアドレス信号が入力され、メ
モリＩＣ２（Ｓ1 〜Ｓ8 ）のなかから１つのメモリＩＣ
を選択するチップ選択信号または該当するメモリＩＣが
存在しないときはエラー信号を生成するデコーダ２３と
を備えたＩＣメモリカード。
メモリカードを得る。 【構成】 アプリケーションプログラムデータが記憶さ
れるメモリＩＣ（Ｓ1 〜Ｓ8 ）と、メモリＩＣ２（Ｓ1
〜Ｓ8 ）のアドレスを示すアドレス信号が入力され、メ
モリＩＣ２（Ｓ1 〜Ｓ8 ）のなかから１つのメモリＩＣ
を選択するチップ選択信号または該当するメモリＩＣが
存在しないときはエラー信号を生成するデコーダ２３と
を備えたＩＣメモリカード。
Description
【０００１】
【産業上の利用分野】本発明はＩＣメモリカードに関
し、特に該ＩＣメモリカードにおける記憶データの秘密
保持機能に関する。
し、特に該ＩＣメモリカードにおける記憶データの秘密
保持機能に関する。
【０００２】
【従来の技術】携帯型半導体記憶装置の１つとして、Ｉ
Ｃメモリカードがある。ＩＣメモリカードは、半導体記
憶素子をカード形状にパッケージしたもので、パソコン
等の端末機に装着され、該端末機の外部記憶装置として
幅広く利用されている。
Ｃメモリカードがある。ＩＣメモリカードは、半導体記
憶素子をカード形状にパッケージしたもので、パソコン
等の端末機に装着され、該端末機の外部記憶装置として
幅広く利用されている。
【０００３】図５は、日本電子工業振興協会（以後「Ｊ
ＥＩＤＡ」と称す）規格に準拠する従来のＩＣメモリカ
ードの斜視図である。図において、１はＩＣメモリカー
ド、３０はコネクタであり、その端面には１列あたり数
十極のソケットコンタクト３１が２列配列されている。
ソケットコンタクト３１はコネクタ３０の端面から垂直
方向に設けられた溝であり、該ソケットコンタクト３１
の内部にはＩＣメモリカード内の半導体記憶素子と電気
的に接続された端子を有する。このように構成されたＩ
Ｃメモリカード１は、コネクタ３０が端末機に装着さ
れ、端末機側のコネクタに突設された電極端子がソケッ
トコンタクト３１に１対１で嵌合し、端末機の電極端子
とＩＣメモリカードの電極端子とが電気的に接続され、
端末機とＩＣメモリカードとの間でデータを受け渡しが
可能となる。ＪＥＩＤＡ規格では、ＩＣメモリカードの
寸法が標準外形寸法が54.0mm×85.6mm× 3.3mmの場合、
コネクタ極数は、コンタクトピッチが1.27mmで６８極と
なっている。このようなＩＣカードでは、最大６４Ｍバ
イトのメモリ容量を得ることができる。
ＥＩＤＡ」と称す）規格に準拠する従来のＩＣメモリカ
ードの斜視図である。図において、１はＩＣメモリカー
ド、３０はコネクタであり、その端面には１列あたり数
十極のソケットコンタクト３１が２列配列されている。
ソケットコンタクト３１はコネクタ３０の端面から垂直
方向に設けられた溝であり、該ソケットコンタクト３１
の内部にはＩＣメモリカード内の半導体記憶素子と電気
的に接続された端子を有する。このように構成されたＩ
Ｃメモリカード１は、コネクタ３０が端末機に装着さ
れ、端末機側のコネクタに突設された電極端子がソケッ
トコンタクト３１に１対１で嵌合し、端末機の電極端子
とＩＣメモリカードの電極端子とが電気的に接続され、
端末機とＩＣメモリカードとの間でデータを受け渡しが
可能となる。ＪＥＩＤＡ規格では、ＩＣメモリカードの
寸法が標準外形寸法が54.0mm×85.6mm× 3.3mmの場合、
コネクタ極数は、コンタクトピッチが1.27mmで６８極と
なっている。このようなＩＣカードでは、最大６４Ｍバ
イトのメモリ容量を得ることができる。
【０００４】図６は例えばデータビット長８ビットでメ
モリ容量１ＭバイトのＩＣメモリカード１の内部構成を
示すブロック図である。ＩＣメモリカード１において、
２は１個１２８ｋバイトの８個のメモリＩＣ（Ｓ1 〜Ｓ
8 ）で構成されているコモンメモリであり、アプリケー
ションプログラムデータを記憶する。３は例えば８ｋバ
イトのメモリＩＣで構成されているアトリビュートメモ
リであり、ＩＣメモリカード１の属性データ（例えば、
メモリの種類、構成、容量等のデータ）を記憶する。４
はアドレスバッファであり、端末機（図示せず）から２
０ビットのアドレスバス５を介して入力されたアドレス
信号のうちの１７ビットの下位アドレス信号を保持し、
所定のタイミングで１７ビットの下位アドレス信号線１
２に出力する。下位アドレス信号線１４は、コモンメモ
リ２またはアトリビュートメモリ３に接続されており、
コモンメモリ２のメモリＩＣ（Ｓ1 〜Ｓ8 ）およびアト
リビュートメモリ３のメモリＩＣの下位アドレスを示
す。６はメモリ選択信号線であり、端末機で生成された
コモンメモリ２又はアトリビュートメモリ３のどちらか
を選択する選択信号をデコーダ７に伝達する。デコーダ
７は、アドレスバス５を介して入力された上位アドレス
信号（３ビット）とメモリ選択信号線６を介して入力さ
れたメモリ選択信号に基づいて、コモンメモリ２を構成
する８個のメモリＩＣ（Ｓ1 〜Ｓ8 ）およびアトリビュ
ートメモリ３の中から所望のメモリＩＣを選択するため
のチップ選択信号をチップ選択信号線８に出力する。な
お、メモリ選択信号のモードがアトリビュートメモリ３
を選択するレベルである場合は、該デコーダ７は、アド
レス信号によらずアトリビュートメモリ３を選択する。
９は書き込み制御信号線であり、端末機で生成されたデ
ータの書き込みを制御する信号をコモンメモリ２及びア
トリビュートメモリ３に伝達する。１０は読み出し制御
信号線であり、端末機で生成されたデータの読み出しを
制御する信号をコモンメモリ２及びアトリビュートメモ
リ３に伝達する。１２はデータ入出力バッファであり、
８ビットのデータバス１１を介して端末機から入力され
るデータ及び端末機へ出力されるデータのタイミングを
制御する。また、アドレスバス５、データバス１１、メ
モリ選択信号６、書き込み制御信号線９、読み出し制御
信号線１０および図示はしないがその他の制御信号群
は、インターフェースバス１３として、コネクタ３０に
配設されたソケットコンタクト３１の内部端子にそれぞ
れ接続されており、該コネクタ３０を端末機に装着する
ことにより、ＩＣメモリカードと端末機との間で実質的
にデータの受け渡しが可能となる。
モリ容量１ＭバイトのＩＣメモリカード１の内部構成を
示すブロック図である。ＩＣメモリカード１において、
２は１個１２８ｋバイトの８個のメモリＩＣ（Ｓ1 〜Ｓ
8 ）で構成されているコモンメモリであり、アプリケー
ションプログラムデータを記憶する。３は例えば８ｋバ
イトのメモリＩＣで構成されているアトリビュートメモ
リであり、ＩＣメモリカード１の属性データ（例えば、
メモリの種類、構成、容量等のデータ）を記憶する。４
はアドレスバッファであり、端末機（図示せず）から２
０ビットのアドレスバス５を介して入力されたアドレス
信号のうちの１７ビットの下位アドレス信号を保持し、
所定のタイミングで１７ビットの下位アドレス信号線１
２に出力する。下位アドレス信号線１４は、コモンメモ
リ２またはアトリビュートメモリ３に接続されており、
コモンメモリ２のメモリＩＣ（Ｓ1 〜Ｓ8 ）およびアト
リビュートメモリ３のメモリＩＣの下位アドレスを示
す。６はメモリ選択信号線であり、端末機で生成された
コモンメモリ２又はアトリビュートメモリ３のどちらか
を選択する選択信号をデコーダ７に伝達する。デコーダ
７は、アドレスバス５を介して入力された上位アドレス
信号（３ビット）とメモリ選択信号線６を介して入力さ
れたメモリ選択信号に基づいて、コモンメモリ２を構成
する８個のメモリＩＣ（Ｓ1 〜Ｓ8 ）およびアトリビュ
ートメモリ３の中から所望のメモリＩＣを選択するため
のチップ選択信号をチップ選択信号線８に出力する。な
お、メモリ選択信号のモードがアトリビュートメモリ３
を選択するレベルである場合は、該デコーダ７は、アド
レス信号によらずアトリビュートメモリ３を選択する。
９は書き込み制御信号線であり、端末機で生成されたデ
ータの書き込みを制御する信号をコモンメモリ２及びア
トリビュートメモリ３に伝達する。１０は読み出し制御
信号線であり、端末機で生成されたデータの読み出しを
制御する信号をコモンメモリ２及びアトリビュートメモ
リ３に伝達する。１２はデータ入出力バッファであり、
８ビットのデータバス１１を介して端末機から入力され
るデータ及び端末機へ出力されるデータのタイミングを
制御する。また、アドレスバス５、データバス１１、メ
モリ選択信号６、書き込み制御信号線９、読み出し制御
信号線１０および図示はしないがその他の制御信号群
は、インターフェースバス１３として、コネクタ３０に
配設されたソケットコンタクト３１の内部端子にそれぞ
れ接続されており、該コネクタ３０を端末機に装着する
ことにより、ＩＣメモリカードと端末機との間で実質的
にデータの受け渡しが可能となる。
【０００５】次に、上記のように構成されたＩＣメモリ
カード１の読み出し及び書き込み動作について説明す
る。まず、書き込みを行う場合、端末機で生成されたメ
モリ選択信号によりメモリ選択信号線６が“Ｈ”レベル
または“Ｌ”レベルに指定され、それぞれコモンメモリ
２又はアトリビュートメモリ３が選択される。つまり、
メモリ選択信号線６が“Ｌ”レベルの時はアドレス信号
５によらず、アトリビュートメモリが選択される。ま
た、デコーダ７では、アドレスバス５を介して入力され
た３ビットの上位アドレス信号に基づいてチップ選択信
号が生成され、８ビットのチップ選択信号線８のうち所
望の１ビットが指定されて、コモンメモリ２のメモリＩ
Ｃ（Ｓ1 〜Ｓ8 ）のうち１つを選択する。このとき、ア
ドレスバス５を介して入力された下位アドレス信号がア
ドレスバッファ４から下位アドレス信号線１４に出力さ
れ、コモンメモリ２のメモリＩＣ（Ｓ1 〜Ｓ8 ）及びア
トリビュートメモリ３のメモリＩＣの下位アドレスを示
すので、前記選択されたメモリＩＣに対するアドレスが
決定される。そして、読み出し制御信号線１０を“Ｌ”
レベルにし、書き込み制御信号線９を“Ｈ”レベルにす
ると、データバス１１からデータ入出力バッファ１２を
介して入力されたデータが、選択されたメモリＩＣ（Ｓ
1 〜Ｓ8 ）の該当するアドレスにデータが保存される。
カード１の読み出し及び書き込み動作について説明す
る。まず、書き込みを行う場合、端末機で生成されたメ
モリ選択信号によりメモリ選択信号線６が“Ｈ”レベル
または“Ｌ”レベルに指定され、それぞれコモンメモリ
２又はアトリビュートメモリ３が選択される。つまり、
メモリ選択信号線６が“Ｌ”レベルの時はアドレス信号
５によらず、アトリビュートメモリが選択される。ま
た、デコーダ７では、アドレスバス５を介して入力され
た３ビットの上位アドレス信号に基づいてチップ選択信
号が生成され、８ビットのチップ選択信号線８のうち所
望の１ビットが指定されて、コモンメモリ２のメモリＩ
Ｃ（Ｓ1 〜Ｓ8 ）のうち１つを選択する。このとき、ア
ドレスバス５を介して入力された下位アドレス信号がア
ドレスバッファ４から下位アドレス信号線１４に出力さ
れ、コモンメモリ２のメモリＩＣ（Ｓ1 〜Ｓ8 ）及びア
トリビュートメモリ３のメモリＩＣの下位アドレスを示
すので、前記選択されたメモリＩＣに対するアドレスが
決定される。そして、読み出し制御信号線１０を“Ｌ”
レベルにし、書き込み制御信号線９を“Ｈ”レベルにす
ると、データバス１１からデータ入出力バッファ１２を
介して入力されたデータが、選択されたメモリＩＣ（Ｓ
1 〜Ｓ8 ）の該当するアドレスにデータが保存される。
【０００６】次にデータの読み出しを行う場合について
述べる。書き込み時同様にメモリＩＣ（Ｓ1 〜Ｓ8 ）の
内の１つが選択され、選択されたメモリＩＣに対しての
アドレス指定が行われ、読み出し制御信号線１０を
“Ｈ”レベルにし、書き込み制御信号線９を“Ｌ”レベ
ルにすると、所望のメモリＩＣ（Ｓ1 〜Ｓ8 ）の該当ア
ドレスからデータが読み出される。そして、読み出され
たデータはデータバッファ１２を介して外部端末機に出
力される。
述べる。書き込み時同様にメモリＩＣ（Ｓ1 〜Ｓ8 ）の
内の１つが選択され、選択されたメモリＩＣに対しての
アドレス指定が行われ、読み出し制御信号線１０を
“Ｈ”レベルにし、書き込み制御信号線９を“Ｌ”レベ
ルにすると、所望のメモリＩＣ（Ｓ1 〜Ｓ8 ）の該当ア
ドレスからデータが読み出される。そして、読み出され
たデータはデータバッファ１２を介して外部端末機に出
力される。
【０００７】また、コモンメモリ２であるメモリＩＣ
（Ｓ1 〜Ｓ8 ）のメモリマップの概念図を図７に示す。
上記ＩＣメモリカードはページアドレス方式をとってい
るため、上位アドレスと下位アドレスによってメモリ指
定が行われる。上位０−下位０番地から上位（２3 −
１）−下位（２17−１）番地まで連続したメモリ空間を
持つ。メモリＩＣ（Ｓ1 〜Ｓ8 ）のうち１個の容量は１
２８ｋバイトであるため、コモンメモリ２のメモリ空間
は、１Ｍバイト（１２８ｋバイト×８個）ということに
なる。次に、このようなメモリ空間上に書き込まれたア
プリケーションデータをコピーする方法について記述す
る。図８は、アプリケーションデータの書き込まれてい
るＩＣメモリカード（以後「マスターカード」と称す）
をマスターカードと同一のメモリ容量あるいはそれ以上
のメモリ容量を持つＩＣメモリカード（以後「コピーカ
ード」と称す）にコピーするための端末機を示す図であ
る。図において、１５及び１６はマスターカード及びコ
ピーカードの挿入口であるカードスロットである。
（Ｓ1 〜Ｓ8 ）のメモリマップの概念図を図７に示す。
上記ＩＣメモリカードはページアドレス方式をとってい
るため、上位アドレスと下位アドレスによってメモリ指
定が行われる。上位０−下位０番地から上位（２3 −
１）−下位（２17−１）番地まで連続したメモリ空間を
持つ。メモリＩＣ（Ｓ1 〜Ｓ8 ）のうち１個の容量は１
２８ｋバイトであるため、コモンメモリ２のメモリ空間
は、１Ｍバイト（１２８ｋバイト×８個）ということに
なる。次に、このようなメモリ空間上に書き込まれたア
プリケーションデータをコピーする方法について記述す
る。図８は、アプリケーションデータの書き込まれてい
るＩＣメモリカード（以後「マスターカード」と称す）
をマスターカードと同一のメモリ容量あるいはそれ以上
のメモリ容量を持つＩＣメモリカード（以後「コピーカ
ード」と称す）にコピーするための端末機を示す図であ
る。図において、１５及び１６はマスターカード及びコ
ピーカードの挿入口であるカードスロットである。
【０００８】まず始めに、マスターカードをカードスロ
ット１５に挿入し、コピーカードをカードスロット１６
に挿入する。そして、端末機からコピーコマンドを入力
する。そうすると、端末機では、上記読み出しあるいは
書き込みの動作に従って、マスターカードに書き込まれ
ているアプリケーションプログラムを、マスタカードの
メモリ空間の先頭番地から読み出し、コピーカードの先
頭番地に書き込む。この操作がマスターカードの最終番
地まで繰り返し行われてマスターカードと同一内容のコ
ピーカードが作成される。このようなコピー操作は、端
末機の市販のソフトのコピーコマンドにより簡単におこ
なうことが可能である。そして、コピーされたＩＣメモ
リカードのアプリケーションプログラムは、マスターカ
ードと同様に端末機から実行形コマンドを入力すること
により、ロードさせることができる。アプリケーション
プログラムを実行させると、端末機では、始めにアクセ
スするべきアドレスの内容を読みに行き、そこにかかれ
ているアプリケーションプログラムを解読し、実行す
る。そして、その解読結果に基づいて次にアクセスする
アドレスのアプリケーションプログラムを読み出し、解
読し、実行する。この操作が繰り返し行われてアプリケ
ーションプログラムの実行が行われる。
ット１５に挿入し、コピーカードをカードスロット１６
に挿入する。そして、端末機からコピーコマンドを入力
する。そうすると、端末機では、上記読み出しあるいは
書き込みの動作に従って、マスターカードに書き込まれ
ているアプリケーションプログラムを、マスタカードの
メモリ空間の先頭番地から読み出し、コピーカードの先
頭番地に書き込む。この操作がマスターカードの最終番
地まで繰り返し行われてマスターカードと同一内容のコ
ピーカードが作成される。このようなコピー操作は、端
末機の市販のソフトのコピーコマンドにより簡単におこ
なうことが可能である。そして、コピーされたＩＣメモ
リカードのアプリケーションプログラムは、マスターカ
ードと同様に端末機から実行形コマンドを入力すること
により、ロードさせることができる。アプリケーション
プログラムを実行させると、端末機では、始めにアクセ
スするべきアドレスの内容を読みに行き、そこにかかれ
ているアプリケーションプログラムを解読し、実行す
る。そして、その解読結果に基づいて次にアクセスする
アドレスのアプリケーションプログラムを読み出し、解
読し、実行する。この操作が繰り返し行われてアプリケ
ーションプログラムの実行が行われる。
【０００９】従来、マスターカードのデータを簡単に読
み出せないようにしたＩＣメモリカードが作成されてお
り、例えば、図９に示すＩＣメモリカードのように、Ｉ
Ｃメモリカード内に暗証用メモリ１７と照合回路１８を
備えたものがある。このようなＩＣメモリカードにおい
てはコピー時に端末機のカードスロットにＩＣメモリカ
ードを挿入後、ＩＣメモリカードの内容を読み出す前
に、端末機から暗証番号１９がキー入力される。この暗
証番号１９とＩＣメモリカード内の暗証用メモリ１７の
データをＩＣメモリカード内の照合回路１８で照合さ
れ、データ内容が一致した場合のみゲート回路３０が開
かれる。そして、端末機との通信経路２０が開通し、デ
ータ用メモリ２１の内容が端末機に読み出されるという
しくみになっている。
み出せないようにしたＩＣメモリカードが作成されてお
り、例えば、図９に示すＩＣメモリカードのように、Ｉ
Ｃメモリカード内に暗証用メモリ１７と照合回路１８を
備えたものがある。このようなＩＣメモリカードにおい
てはコピー時に端末機のカードスロットにＩＣメモリカ
ードを挿入後、ＩＣメモリカードの内容を読み出す前
に、端末機から暗証番号１９がキー入力される。この暗
証番号１９とＩＣメモリカード内の暗証用メモリ１７の
データをＩＣメモリカード内の照合回路１８で照合さ
れ、データ内容が一致した場合のみゲート回路３０が開
かれる。そして、端末機との通信経路２０が開通し、デ
ータ用メモリ２１の内容が端末機に読み出されるという
しくみになっている。
【００１０】
【発明が解決しようとする課題】しかし、このようなＩ
Ｃカードにおいては暗証番号が何らかの手段で漏洩され
た場合、マスターカードとＪＥＩＤＡ規格にあてはま
る、一般的に普及している１Ｍバイト以上のメモリ容量
を有するコピーカードさえあれば、実行可能なコピーカ
ードが作成されてしまう。従来のＩＣメモリカードは以
上のように構成されているので、実行可能なコピーカー
ドが簡単に作成され、ＩＣメモリカードに記憶されてい
るアプリケーションプログラムの秘密保持が難しく、著
作権が侵害されるといった問題があった。
Ｃカードにおいては暗証番号が何らかの手段で漏洩され
た場合、マスターカードとＪＥＩＤＡ規格にあてはま
る、一般的に普及している１Ｍバイト以上のメモリ容量
を有するコピーカードさえあれば、実行可能なコピーカ
ードが作成されてしまう。従来のＩＣメモリカードは以
上のように構成されているので、実行可能なコピーカー
ドが簡単に作成され、ＩＣメモリカードに記憶されてい
るアプリケーションプログラムの秘密保持が難しく、著
作権が侵害されるといった問題があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、他のＩＣメモリカードにより、
コピーが行われないＩＣメモリカードを提供することを
目的とする。
ためになされたもので、他のＩＣメモリカードにより、
コピーが行われないＩＣメモリカードを提供することを
目的とする。
【００１２】
【課題を解決するための手段】この発明に係るＩＣメモ
リカードは、データを指定するアドレス信号に基づい
て、プログラムデータの読み出しが行われるメモリ領域
を備えたメモリ空間、データを指定するアドレス信号に
基づいて、無効データの読み出しが行われるメモリ領域
を備えた仮想メモリ空間、前記アドレス信号が入力さ
れ、該アドレス信号の値が第１のアドレスから順次第２
のアドレスまでに属する値であると、該アドレス信号を
前記メモリ空間中のメモリ領域に対応させ、該アドレス
信号の値が前記第２のアドレスの次アドレスから順次第
３のアドレスまでに属する値であると、該アドレス信号
を前記仮想メモリ空間中のメモリ領域に対応させ、該ア
ドレス信号の値が前記第３のアドレスの次アドレスから
順次第４のアドレスまでに属する値であると、該アドレ
ス信号を前記メモリ空間中のメモリ領域を対応させる手
段、前記手段に基づいて対応づけられたメモリ領域から
プログラムデータあるいは無効データを読み出す読み出
し手段を持つことを特徴とする。
リカードは、データを指定するアドレス信号に基づい
て、プログラムデータの読み出しが行われるメモリ領域
を備えたメモリ空間、データを指定するアドレス信号に
基づいて、無効データの読み出しが行われるメモリ領域
を備えた仮想メモリ空間、前記アドレス信号が入力さ
れ、該アドレス信号の値が第１のアドレスから順次第２
のアドレスまでに属する値であると、該アドレス信号を
前記メモリ空間中のメモリ領域に対応させ、該アドレス
信号の値が前記第２のアドレスの次アドレスから順次第
３のアドレスまでに属する値であると、該アドレス信号
を前記仮想メモリ空間中のメモリ領域に対応させ、該ア
ドレス信号の値が前記第３のアドレスの次アドレスから
順次第４のアドレスまでに属する値であると、該アドレ
ス信号を前記メモリ空間中のメモリ領域を対応させる手
段、前記手段に基づいて対応づけられたメモリ領域から
プログラムデータあるいは無効データを読み出す読み出
し手段を持つことを特徴とする。
【００１３】また、前記メモリ空間中の第３のアドレス
の次アドレスに対応するメモリ領域から順次第４のアド
レスに対応するメモリ領域の中の、少なくとも１つのメ
モリ領域に機密データを記憶させることを特徴とする。
の次アドレスに対応するメモリ領域から順次第４のアド
レスに対応するメモリ領域の中の、少なくとも１つのメ
モリ領域に機密データを記憶させることを特徴とする。
【００１４】更に、前記メモリ空間に記憶されたプログ
ラムデータを実行する場合は、前記第３のアドレスの次
アドレスに対応するメモリ領域乃至第４のアドレスに対
応するメモリ領域のいずれか１つのメモリ領域に初めに
アクセスすることを特徴とする。
ラムデータを実行する場合は、前記第３のアドレスの次
アドレスに対応するメモリ領域乃至第４のアドレスに対
応するメモリ領域のいずれか１つのメモリ領域に初めに
アクセスすることを特徴とする。
【００１５】また、この発明に係るＩＣメモリカード
は、プログラムデータを記憶するメモリＩＣ群と、前記
メモリＩＣ群にアクセスするアドレス信号が入力され、
前記メモリＩＣ群の中に前記アドレス信号に対応するメ
モリＩＣが存在する場合は、該メモリＩＣを選択するチ
ップ選択信号を生成し、前記チップ選択信号に対応する
メモリＩＣが存在しない場合は、対応するメモリＩＣが
存在しないことを示すエラー信号を生成するデコード手
段と、前記デコード手段で生成された信号がチップ選択
信号である場合は、該チップ選択信号に基づいて選択さ
れたメモリＩＣからプログラムデータを読み出し、前記
デコーダ手段で生成された信号がチップエラー信号であ
る場合は、無効データを生成し、該無効データを出力す
る読み出し手段を備えたことを特徴とする。
は、プログラムデータを記憶するメモリＩＣ群と、前記
メモリＩＣ群にアクセスするアドレス信号が入力され、
前記メモリＩＣ群の中に前記アドレス信号に対応するメ
モリＩＣが存在する場合は、該メモリＩＣを選択するチ
ップ選択信号を生成し、前記チップ選択信号に対応する
メモリＩＣが存在しない場合は、対応するメモリＩＣが
存在しないことを示すエラー信号を生成するデコード手
段と、前記デコード手段で生成された信号がチップ選択
信号である場合は、該チップ選択信号に基づいて選択さ
れたメモリＩＣからプログラムデータを読み出し、前記
デコーダ手段で生成された信号がチップエラー信号であ
る場合は、無効データを生成し、該無効データを出力す
る読み出し手段を備えたことを特徴とする。
【００１６】
【作用】本発明のＩＣメモリカードは、ＪＥＩＤＡ規格
のアドレス信号線に割り付けられたコネクタピンを最大
限利用し、アドレス信号線で指定できるメモリ領域を実
際のメモリ領域以上にしたので、指定されたアドレス信
号に対して、実際のメモリ領域が存在しないようにで
き、不連続なメモリ空間を作ることができる。この不連
続空間をＪＥＩＤＡ規格のメモリ容量の上限に近い値に
設定してやることにより、現存するＩＣメモリカードで
は、メモリ容量が足りないためコピーが不可能となる。
のアドレス信号線に割り付けられたコネクタピンを最大
限利用し、アドレス信号線で指定できるメモリ領域を実
際のメモリ領域以上にしたので、指定されたアドレス信
号に対して、実際のメモリ領域が存在しないようにで
き、不連続なメモリ空間を作ることができる。この不連
続空間をＪＥＩＤＡ規格のメモリ容量の上限に近い値に
設定してやることにより、現存するＩＣメモリカードで
は、メモリ容量が足りないためコピーが不可能となる。
【００１７】また、ＩＣメモリカードに書かれたアプリ
ケーションプログラムを実行する場合は、実行に先立つ
データの内容を秘密メモリ領域にアクセスするようにし
たので、コピーカードでアプリケーションプログラムを
実行する場合は、プログラムは初期の段階で実行が終了
する。よって、アプリケーションプログラムの漏洩はほ
とんどおこらない。
ケーションプログラムを実行する場合は、実行に先立つ
データの内容を秘密メモリ領域にアクセスするようにし
たので、コピーカードでアプリケーションプログラムを
実行する場合は、プログラムは初期の段階で実行が終了
する。よって、アプリケーションプログラムの漏洩はほ
とんどおこらない。
【００１８】
実施例１．図１はこの発明の第１の実施例を示すＩＣメ
モリカードの構成図である。図において、１〜４、６、
９〜１３は図６に示す従来例と同一あるいは相当するも
のを示す。２２は２６ビットのアドレスバスであり、そ
のうち９ビットが上位アドレス信号を示し、１７ビット
が下位アドレス信号を示す。２３はデコーダであり、９
ビットの上位アドレス信号及びメモリ選択信号線６に入
力されるメモリ選択信号を入力データとし、コモンメモ
リ２のメモリＩＣ（Ｓ1 〜Ｓ8 ）の中から該当するメモ
リＩＣを１個選択する信号またはアトリビュートメモリ
３を選択する信号をチップセレクト信号線２４に出力す
る。また、該デコーダ２３がコモンメモリ２を選択し、
入力された上位アドレス信号に対して、該当する上位ア
ドレスのメモリＩＣが存在しない場合、チップセレクト
信号線には全て“Ｌ”が出力されるように設計されてい
る。
モリカードの構成図である。図において、１〜４、６、
９〜１３は図６に示す従来例と同一あるいは相当するも
のを示す。２２は２６ビットのアドレスバスであり、そ
のうち９ビットが上位アドレス信号を示し、１７ビット
が下位アドレス信号を示す。２３はデコーダであり、９
ビットの上位アドレス信号及びメモリ選択信号線６に入
力されるメモリ選択信号を入力データとし、コモンメモ
リ２のメモリＩＣ（Ｓ1 〜Ｓ8 ）の中から該当するメモ
リＩＣを１個選択する信号またはアトリビュートメモリ
３を選択する信号をチップセレクト信号線２４に出力す
る。また、該デコーダ２３がコモンメモリ２を選択し、
入力された上位アドレス信号に対して、該当する上位ア
ドレスのメモリＩＣが存在しない場合、チップセレクト
信号線には全て“Ｌ”が出力されるように設計されてい
る。
【００１９】ＪＥＩＤＡ規格では、６４Ｍバイトのメモ
リ容量を持つＩＣメモリカードに対して、２６ビット分
がアドレス信号線に割り当てられている。ところが、従
来から今日に至って、６４Ｍバイトのメモリ容量を持つ
ＩＣメモリカードは存在しないので、現在のＩＣメモリ
カードでは６８極のコネクタに対して空ピンが存在して
いたことになる。例えば、上記従来例では、２０ビット
のアドレス信号線しか用いていなかったので、空ピンが
６極存在していたことになる。本実施例では、この空ピ
ンを利用することによって、コモンメモリ２の見かけ上
のメモリ空間を大きくすることができる。
リ容量を持つＩＣメモリカードに対して、２６ビット分
がアドレス信号線に割り当てられている。ところが、従
来から今日に至って、６４Ｍバイトのメモリ容量を持つ
ＩＣメモリカードは存在しないので、現在のＩＣメモリ
カードでは６８極のコネクタに対して空ピンが存在して
いたことになる。例えば、上記従来例では、２０ビット
のアドレス信号線しか用いていなかったので、空ピンが
６極存在していたことになる。本実施例では、この空ピ
ンを利用することによって、コモンメモリ２の見かけ上
のメモリ空間を大きくすることができる。
【００２０】上述のことを詳しく説明する。図２は、従
来例の図６に示すＩＣメモリカードと図１に示されたＩ
Ｃメモリカードのデコーダ機能を示す図である。図２に
おいては、デコーダ２３がコモンメモリ２を選択した場
合、つまり、メモリ選択信号線６に出力されるメモリ選
択信号がコモンメモリ２に選択するレベルである場合に
ついて示されている。従来のデコーダでは、入力される
３ビットの上位アドレス信号により、０番地から７番地
までアドレス指定ができるので、８個のメモリＩＣ（Ｓ
1 〜Ｓ8 ）に対して、１対１対応の選択を行っていた。
つまり、このようなＩＣメモリカードは、アドレスの連
続したメモリ空間を持つ。それに対し、本実施例では、
入力される９ビットのアドレス信号により、０番地から
５１１番地までアドレス指定できるので、８個のメモリ
ＩＣ（Ｓ1 〜Ｓ8 ）に対して、１対１対応の選択は行わ
ない。つまり、アドレス信号が０番地から７番地まで入
力された場合はメモリＩＣ（Ｓ1 〜Ｓ7 ）に対して１対
１対応の選択を行い、８番地から５１０番地まで入力さ
れた場合はどのメモリＩＣに対しても選択されないよう
にし、５１１番地が入力された場合はメモリＩＣ
（Ｓ8 ）を選択する。つまり、本実施例のＩＣメモリカ
ードは、実質的なメモリ容量は従来のＩＣメモリカード
のメモリ容量と何ら変わりはないが、アドレスの不連続
なメモリ空間を持つので、見かけ上のメモリ空間は従来
のＩＣメモリカードのメモリ空間よりも多くみえる。
（詳細は後記述する。）
来例の図６に示すＩＣメモリカードと図１に示されたＩ
Ｃメモリカードのデコーダ機能を示す図である。図２に
おいては、デコーダ２３がコモンメモリ２を選択した場
合、つまり、メモリ選択信号線６に出力されるメモリ選
択信号がコモンメモリ２に選択するレベルである場合に
ついて示されている。従来のデコーダでは、入力される
３ビットの上位アドレス信号により、０番地から７番地
までアドレス指定ができるので、８個のメモリＩＣ（Ｓ
1 〜Ｓ8 ）に対して、１対１対応の選択を行っていた。
つまり、このようなＩＣメモリカードは、アドレスの連
続したメモリ空間を持つ。それに対し、本実施例では、
入力される９ビットのアドレス信号により、０番地から
５１１番地までアドレス指定できるので、８個のメモリ
ＩＣ（Ｓ1 〜Ｓ8 ）に対して、１対１対応の選択は行わ
ない。つまり、アドレス信号が０番地から７番地まで入
力された場合はメモリＩＣ（Ｓ1 〜Ｓ7 ）に対して１対
１対応の選択を行い、８番地から５１０番地まで入力さ
れた場合はどのメモリＩＣに対しても選択されないよう
にし、５１１番地が入力された場合はメモリＩＣ
（Ｓ8 ）を選択する。つまり、本実施例のＩＣメモリカ
ードは、実質的なメモリ容量は従来のＩＣメモリカード
のメモリ容量と何ら変わりはないが、アドレスの不連続
なメモリ空間を持つので、見かけ上のメモリ空間は従来
のＩＣメモリカードのメモリ空間よりも多くみえる。
（詳細は後記述する。）
【００２１】このように構成されたＩＣメモリカードへ
のデータの書き込み及び読み出し動作については従来と
ほぼ同じように端末機を用いて行われる。ただし、ＩＣ
メモリカードには、上位アドレス７番地から５１０番地
までは該当するメモリＩＣが存在しないので、データの
書き込み動作を行うアドレスは、上位アドレス０番地か
ら６番地及び５１１番地となる。データの読み出し動作
を行う場合も同様である。もし書き込み及び読み出しの
際に、上位アドレス７番地から５１０番地までのアドレ
スが指定された場合、つまり、チップセレクト信号線２
４の出力が全て“Ｌ”の場合、データの書き込みに対し
ては行うことができず、データの読み出しに対しては、
強制的に“１”のデータがデータバス１１に出力される
構成になっている。さらに、本実施例のＩＣメモリカー
ドは、仕様が特殊であるため、その仕様はアトリビュー
トメモリ３に書き込んでおいてもよい。端末機では、Ｉ
Ｃメモリカードのコモンメモリ２とアクセスする前に、
まずアトリビュートメモリ３にアクセスするため、端末
機にＩＣメモリカードの属性を知らせることができるの
で、効率よくデータの書き込み及び読み出しを行うこと
ができる。
のデータの書き込み及び読み出し動作については従来と
ほぼ同じように端末機を用いて行われる。ただし、ＩＣ
メモリカードには、上位アドレス７番地から５１０番地
までは該当するメモリＩＣが存在しないので、データの
書き込み動作を行うアドレスは、上位アドレス０番地か
ら６番地及び５１１番地となる。データの読み出し動作
を行う場合も同様である。もし書き込み及び読み出しの
際に、上位アドレス７番地から５１０番地までのアドレ
スが指定された場合、つまり、チップセレクト信号線２
４の出力が全て“Ｌ”の場合、データの書き込みに対し
ては行うことができず、データの読み出しに対しては、
強制的に“１”のデータがデータバス１１に出力される
構成になっている。さらに、本実施例のＩＣメモリカー
ドは、仕様が特殊であるため、その仕様はアトリビュー
トメモリ３に書き込んでおいてもよい。端末機では、Ｉ
Ｃメモリカードのコモンメモリ２とアクセスする前に、
まずアトリビュートメモリ３にアクセスするため、端末
機にＩＣメモリカードの属性を知らせることができるの
で、効率よくデータの書き込み及び読み出しを行うこと
ができる。
【００２２】次に上述のデータの書き込み操作によりＩ
Ｃメモリカード（マスターカード）内に書き込まれたア
プリケーションプログラムを従来のコピーカードにコピ
ーする操作について記述する。図３はマスターカードの
メモリマップからデータを読み取ってコピーカードのメ
モリマップへデータをコピーする動作を示した図であ
る。なお、一連の動作は従来例と同様端末機を用いて行
われる。マスターカードでは、上位アドレス最終番地が
５１１番地であるため、見かけ上のメモリ空間は、メモ
リＩＣ（Ｓ1 〜Ｓ8 ）の内の１個のメモリ容量が１２８
ｋバイトであるから、６４Ｍバイト（１２８ｋバイト×
５１２個）ということになる。したがって、コピー動作
そのものは従来と同様にマスターカードのアドレス順に
データを読み取ってコピーカードに書き写すという動作
が繰り返し行われるものの、マスターカードの上位アド
レス５１１番地に書かれているデータは、コピーカード
において５１１番地のアドレス指定が行えないため、コ
ピーカードへのコピーは不可能となる。つまり、５１１
番地のデータはマスターカードの秘密領域となる。ま
た、マスターカードに対して７番地が指定された場合
は、強制的に全てのデータが“１”として出力されるの
で、コピーカードの７番地には無効データが書き込まれ
ることになる。
Ｃメモリカード（マスターカード）内に書き込まれたア
プリケーションプログラムを従来のコピーカードにコピ
ーする操作について記述する。図３はマスターカードの
メモリマップからデータを読み取ってコピーカードのメ
モリマップへデータをコピーする動作を示した図であ
る。なお、一連の動作は従来例と同様端末機を用いて行
われる。マスターカードでは、上位アドレス最終番地が
５１１番地であるため、見かけ上のメモリ空間は、メモ
リＩＣ（Ｓ1 〜Ｓ8 ）の内の１個のメモリ容量が１２８
ｋバイトであるから、６４Ｍバイト（１２８ｋバイト×
５１２個）ということになる。したがって、コピー動作
そのものは従来と同様にマスターカードのアドレス順に
データを読み取ってコピーカードに書き写すという動作
が繰り返し行われるものの、マスターカードの上位アド
レス５１１番地に書かれているデータは、コピーカード
において５１１番地のアドレス指定が行えないため、コ
ピーカードへのコピーは不可能となる。つまり、５１１
番地のデータはマスターカードの秘密領域となる。ま
た、マスターカードに対して７番地が指定された場合
は、強制的に全てのデータが“１”として出力されるの
で、コピーカードの７番地には無効データが書き込まれ
ることになる。
【００２３】次に、コピーされたＩＣメモリカードを実
行する動作について説明する。図４は図３に示すマスタ
ーカードに書かれているアプリケーションプログラムデ
ータの実行シーケンスを示すフローチャートである。マ
スターカードでアプリケーションプログラムを実行する
場合、端末機から始めに読み出されるアドレスは決まっ
ている。例えば、この場合では、上位アドレス０番地デ
ータＡが始めに読み出される。そして、端末機でデータ
Ａを解読することにより、データＡの内容「上位アドレ
ス５１１番地データＬと上位アドレス０番地データＢが
等しいなら、上位アドレス０番地データＣにアクセスせ
よ。もし、等しくないならプログラムを終了せよ。」を
知ることができる。ここで実行に先立ち、データＡに
は、現在のＩＣメモリカードには存在しない上位アドレ
ス５１１番地を指定するようなデータを書き込んでお
く。次に、端末機では上位アドレス５１１番地データＬ
および上位アドレス０番地データＢを読み出し、データ
ＬとデータＢとを照合し、データ内容が一致した場合
は、上位アドレス０番地データＣにアクセスし、データ
内容が一致しない場合は、プログラムを終了させる。つ
まり、上位アドレス５１１番地データＬおよび上位アド
レス０番地データＢデータ内容が一致した場合のみ、ア
プリケーションプログラムは実行されていく。もし、こ
れをコピーカードで実行する場合、上位アドレス０番地
データＡにはアクセスできても、次にアクセスしなけれ
ばならない上位アドレス５１１番地データＬ（マスター
カードの秘密領域）は存在しないので、この段階でプロ
グラムは終了されてしまい、実質上、実行不可能なコピ
ーカードとなる。
行する動作について説明する。図４は図３に示すマスタ
ーカードに書かれているアプリケーションプログラムデ
ータの実行シーケンスを示すフローチャートである。マ
スターカードでアプリケーションプログラムを実行する
場合、端末機から始めに読み出されるアドレスは決まっ
ている。例えば、この場合では、上位アドレス０番地デ
ータＡが始めに読み出される。そして、端末機でデータ
Ａを解読することにより、データＡの内容「上位アドレ
ス５１１番地データＬと上位アドレス０番地データＢが
等しいなら、上位アドレス０番地データＣにアクセスせ
よ。もし、等しくないならプログラムを終了せよ。」を
知ることができる。ここで実行に先立ち、データＡに
は、現在のＩＣメモリカードには存在しない上位アドレ
ス５１１番地を指定するようなデータを書き込んでお
く。次に、端末機では上位アドレス５１１番地データＬ
および上位アドレス０番地データＢを読み出し、データ
ＬとデータＢとを照合し、データ内容が一致した場合
は、上位アドレス０番地データＣにアクセスし、データ
内容が一致しない場合は、プログラムを終了させる。つ
まり、上位アドレス５１１番地データＬおよび上位アド
レス０番地データＢデータ内容が一致した場合のみ、ア
プリケーションプログラムは実行されていく。もし、こ
れをコピーカードで実行する場合、上位アドレス０番地
データＡにはアクセスできても、次にアクセスしなけれ
ばならない上位アドレス５１１番地データＬ（マスター
カードの秘密領域）は存在しないので、この段階でプロ
グラムは終了されてしまい、実質上、実行不可能なコピ
ーカードとなる。
【００２４】アプリケーションプログラムについては、
始めにアクセスするデータが上位アドレス５１１番地を
指定するようなデータであればよく、例えば、上位アド
レス５１１番地にアプリケーションプログラムそのもの
を記述してもよい。
始めにアクセスするデータが上位アドレス５１１番地を
指定するようなデータであればよく、例えば、上位アド
レス５１１番地にアプリケーションプログラムそのもの
を記述してもよい。
【００２５】コピーカードでアプリケーションプログラ
ムを実行する方法として、次に挙げる２つの方法が考え
られるが、いずれも実施は非常に困難である。第１の方
法として、コモンメモリの容量がマスターカードの見か
け上のメモリ空間以上であるＩＣメモリカードをコピー
用カードとして使う方法がある。しかし、マスターカー
ドの秘密領域は、ＪＥＩＤＡ規格のメモリ容量の上限値
である６４Ｍバイトに近い値に設定されているため、マ
スターカードをコピーするためには現時点では存在しな
い大容量のＩＣメモリカードが必要となり、入手が不可
能である。
ムを実行する方法として、次に挙げる２つの方法が考え
られるが、いずれも実施は非常に困難である。第１の方
法として、コモンメモリの容量がマスターカードの見か
け上のメモリ空間以上であるＩＣメモリカードをコピー
用カードとして使う方法がある。しかし、マスターカー
ドの秘密領域は、ＪＥＩＤＡ規格のメモリ容量の上限値
である６４Ｍバイトに近い値に設定されているため、マ
スターカードをコピーするためには現時点では存在しな
い大容量のＩＣメモリカードが必要となり、入手が不可
能である。
【００２６】第２の方法として、アプリケーションプロ
グラムを解読する方法がある。しかし、通常アプリケー
ションプログラムは機械語で記述されているため、それ
を解読することは非常に困難である。
グラムを解読する方法がある。しかし、通常アプリケー
ションプログラムは機械語で記述されているため、それ
を解読することは非常に困難である。
【００２７】以上のように構成されたＩＣメモリカード
は、見かけ上のメモリ容量が現存するＩＣメモリカード
のメモリ容量以上のものなので、現在するＩＣメモリカ
ードには存在しない秘密メモリ領域を持つ。よって、現
在するＩＣメモリカードに本実施例によるＩＣメモリカ
ードの秘密メモリ領域をコピーすることは不可能であ
る。また、本実施例では、このようなＩＣメモリカード
を効果的に使用できるように、ＩＣメモリカードに書か
れたアプリケーションプログラムを実行する場合は、実
行に先立つデータの内容を秘密メモリ領域に記憶させ、
初めに秘密メモリ領域にアクセスするようにしたので、
コピーカードでアプリケーションプログラムを実行する
場合は、プログラムは初期の段階で実行が終了する。よ
ってアプリケーションプログラムの漏洩はほとんどおこ
らない。
は、見かけ上のメモリ容量が現存するＩＣメモリカード
のメモリ容量以上のものなので、現在するＩＣメモリカ
ードには存在しない秘密メモリ領域を持つ。よって、現
在するＩＣメモリカードに本実施例によるＩＣメモリカ
ードの秘密メモリ領域をコピーすることは不可能であ
る。また、本実施例では、このようなＩＣメモリカード
を効果的に使用できるように、ＩＣメモリカードに書か
れたアプリケーションプログラムを実行する場合は、実
行に先立つデータの内容を秘密メモリ領域に記憶させ、
初めに秘密メモリ領域にアクセスするようにしたので、
コピーカードでアプリケーションプログラムを実行する
場合は、プログラムは初期の段階で実行が終了する。よ
ってアプリケーションプログラムの漏洩はほとんどおこ
らない。
【００２８】なお、上記実施例では理解を図るために１
例を具体的に挙げ、データ長８ビットおよび８個のメモ
リＩＣで記載したが、本発明はこれに限定されるもので
はない。例えば、ＪＥＩＤＡ規格のコネクタ極数が８８
極であったり、３２ビットデータを扱ったものに対して
も本発明を適用することができる。また、秘密メモリ領
域をアトリビュートメモリに設定してもよい。さらに、
実施例１のＩＣメモリカードに従来例の照合回路を設け
てやれば、コピー防止に加えて、マスターカードの実行
も行われにくくなるので、より秘密保持機能の高いＩＣ
メモリカードとなる。
例を具体的に挙げ、データ長８ビットおよび８個のメモ
リＩＣで記載したが、本発明はこれに限定されるもので
はない。例えば、ＪＥＩＤＡ規格のコネクタ極数が８８
極であったり、３２ビットデータを扱ったものに対して
も本発明を適用することができる。また、秘密メモリ領
域をアトリビュートメモリに設定してもよい。さらに、
実施例１のＩＣメモリカードに従来例の照合回路を設け
てやれば、コピー防止に加えて、マスターカードの実行
も行われにくくなるので、より秘密保持機能の高いＩＣ
メモリカードとなる。
【００２９】
【発明の効果】この発明は、以上説明されたように構成
されているので、以下に記載されるような効果を奏す
る。
されているので、以下に記載されるような効果を奏す
る。
【００３０】この発明に係るＩＣメモリカードは、デー
タを指定するアドレス信号に基づいて、プログラムデー
タの読み出しが行われるメモリ領域を備えたメモリ空
間、データを指定するアドレス信号に基づいて、無効デ
ータの読み出しが行われるメモリ領域を備えた仮想メモ
リ空間、前記アドレス信号が入力され、該アドレス信号
の値が第１のアドレスから順次第２のアドレスまでに属
する値であると、該アドレス信号を前記メモリ空間中の
メモリ領域に対応させ、該アドレス信号の値が前記第２
のアドレスの次アドレスから順次第３のアドレスまでに
属する値であると、該アドレス信号を前記仮想メモリ空
間中のメモリ領域に対応させ、該アドレス信号の値が前
記第３のアドレスの次アドレスから順次第４のアドレス
までに属する値であると、該アドレス信号を前記メモリ
空間中のメモリ領域に対応させる手段、前記手段に基づ
いて対応づけられたメモリ領域からプログラムデータあ
るいは無効データを読み出す読み出し手段を持つので、
前記仮想メモリ空間に割り付けられるアドレスによって
前記第１のメモリ空間はアドレスの不連続なメモリ空間
となり、メモリＩＣカードのメモリ空間は見かけ上大容
量のメモリ空間を構成できる。従って、前記第３のアド
レスの次アドレスから順次第４のアドレスに対応するメ
モリ領域に記憶されているデータは現存するメモリＩＣ
カードにはコピーが不可能となり、記憶されているデー
タの秘密保持が可能となる。
タを指定するアドレス信号に基づいて、プログラムデー
タの読み出しが行われるメモリ領域を備えたメモリ空
間、データを指定するアドレス信号に基づいて、無効デ
ータの読み出しが行われるメモリ領域を備えた仮想メモ
リ空間、前記アドレス信号が入力され、該アドレス信号
の値が第１のアドレスから順次第２のアドレスまでに属
する値であると、該アドレス信号を前記メモリ空間中の
メモリ領域に対応させ、該アドレス信号の値が前記第２
のアドレスの次アドレスから順次第３のアドレスまでに
属する値であると、該アドレス信号を前記仮想メモリ空
間中のメモリ領域に対応させ、該アドレス信号の値が前
記第３のアドレスの次アドレスから順次第４のアドレス
までに属する値であると、該アドレス信号を前記メモリ
空間中のメモリ領域に対応させる手段、前記手段に基づ
いて対応づけられたメモリ領域からプログラムデータあ
るいは無効データを読み出す読み出し手段を持つので、
前記仮想メモリ空間に割り付けられるアドレスによって
前記第１のメモリ空間はアドレスの不連続なメモリ空間
となり、メモリＩＣカードのメモリ空間は見かけ上大容
量のメモリ空間を構成できる。従って、前記第３のアド
レスの次アドレスから順次第４のアドレスに対応するメ
モリ領域に記憶されているデータは現存するメモリＩＣ
カードにはコピーが不可能となり、記憶されているデー
タの秘密保持が可能となる。
【００３１】また、前記メモリ空間に記憶されたプログ
ラムデータを実行する場合は、前記第３のアドレスの次
アドレスに対応するメモリ領域乃至第４のアドレスに対
応するメモリ領域のいずれか１つのメモリ領域に初めに
アクセスするのて、データが一部コピーされたとして
も、実行自体が不可能となり、記憶されているデータの
秘密保持が可能となる。
ラムデータを実行する場合は、前記第３のアドレスの次
アドレスに対応するメモリ領域乃至第４のアドレスに対
応するメモリ領域のいずれか１つのメモリ領域に初めに
アクセスするのて、データが一部コピーされたとして
も、実行自体が不可能となり、記憶されているデータの
秘密保持が可能となる。
【図１】この発明の実施例によるＩＣメモリカードの構
成図である。
成図である。
【図２】この発明の一実施例によるデコーダと従来例に
よるデコーダの機能を示す図である。
よるデコーダの機能を示す図である。
【図３】この発明の一実施例によるＩＣメモリカードの
メモリ空間を示す図である。
メモリ空間を示す図である。
【図４】この発明の一実施例によるＩＣメモリカードを
実行した場合のフローチャートである。
実行した場合のフローチャートである。
【図５】ＩＣメモリカードの外観図である。
【図６】従来例によるＩＣメモリカードの構成図であ
る。
る。
【図７】従来例によるＩＣメモリカードのメモリ空間を
示す図である。
示す図である。
【図８】ＩＣメモリカードの挿入される端末機の外観図
である。
である。
【図９】従来例によるＩＣメモリカードの構成図であ
る。
る。
２ コモンメモリ ３ アトリビュートメモリ ２２ アドレスバス ２３ デコーダ ２４ メモリ選択信号線
Claims (4)
- 【請求項１】 データを指定するアドレス信号に基づい
て、プログラムデータの読み出しが行われるメモリ領域
を備えたメモリ空間、 データを指定するアドレス信号に基づいて、無効データ
の読み出しが行われるメモリ領域を備えた仮想メモリ空
間、 前記アドレス信号に入力され、該アドレス信号の値が第
１のアドレスから順次第２のアドレスまでに属する値で
あると、該アドレス信号を前記メモリ空間中のメモリ領
域に対応させ、該アドレス信号の値が前記第２のアドレ
スの次アドレスから順次第３のアドレスまでに属する値
があると、該アドレス信号を前記仮想メモリ空間中のメ
モリ領域に対応させ、該アドレス信号の値が前記第３の
アドレスの次アドレスから順次第４のアドレスまでに属
する値であると、該アドレス信号を前記メモリ空間中の
メモリ領域に対応させる手段、 前記手段に基づいて対応づけられたメモリ領域からプロ
グラムデータあるいは無効データを読み出す読み出し手
段を持つことを特徴とするＩＣメモリカード。 - 【請求項２】 前記メモリ空間中の第３のアドレスの次
アドレスに対応するメモリ領域から順次第４のアドレス
に対応するメモリ領域の中の、少なくとも１つのメモリ
領域に機密データを記憶させることを特徴とする請求項
第１項記載のＩＣメモリカード。 - 【請求項３】 前記メモリ空間に記憶されたプログラム
データを実行する場合は、前記第３のアドレスの次アド
レスに対応するメモリ領域乃至第４のアドレスに対応す
るメモリ領域のいずれか一つのメモリ領域に初めにアク
セスすることを特徴とする請求項第１項又は請求項第２
項記載のＩＣメモリカード。 - 【請求項４】 プログラムデータを記憶するメモリＩＣ
群と、 前記メモリＩＣ群にアクセスするアドレス信号が入力さ
れ、前記メモリＩＣ群の中に前記アドレス信号に対応す
るメモリＩＣが存在する場合は、該メモリＩＣを選択す
るチップ選択信号を生成し、前記チップ選択信号に対応
するメモリＩＣが存在しない場合は、対応するメモリＩ
Ｃが存在しないことを示すエラー信号を生成するデコー
ド手段と、 前記デコード手段で生成された信号がチップ選択信号で
ある場合は、該チップ選択信号に基づいて選択されたメ
モリＩＣからプログラムデータを読み出し、前記デコー
ダ手段で生成された信号がチップエラー信号である場合
は、無効データを生成し、該無効データを出力する読み
出し手段を備えたことを特徴とするＩＣメモリカード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5207784A JPH0765139A (ja) | 1993-08-23 | 1993-08-23 | Ｉｃメモリカード |
| US08/289,549 US5450366A (en) | 1993-08-23 | 1994-08-12 | IC memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5207784A JPH0765139A (ja) | 1993-08-23 | 1993-08-23 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0765139A true JPH0765139A (ja) | 1995-03-10 |
Family
ID=16545453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5207784A Pending JPH0765139A (ja) | 1993-08-23 | 1993-08-23 | Ｉｃメモリカード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5450366A (ja) |
| JP (1) | JPH0765139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179468A (ja) * | 2005-12-28 | 2007-07-12 | Sharp Corp | 記録方法、記録装置及びｉｃカード |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115265A (ja) * | 1994-10-15 | 1996-05-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US5699315A (en) * | 1995-03-24 | 1997-12-16 | Texas Instruments Incorporated | Data processing with energy-efficient, multi-divided module memory architectures |
| KR0179824B1 (ko) * | 1995-05-17 | 1999-05-15 | 문정환 | 아이씨 메모리 카드 |
| US6060773A (en) * | 1997-05-15 | 2000-05-09 | Nippon Telegraph And Telephone Corporation | Semiconductor chip and method of manufacturing the same |
| JP4470242B2 (ja) * | 1999-04-23 | 2010-06-02 | ソニー株式会社 | 半導体メモリカード |
| US6609169B1 (en) | 1999-06-14 | 2003-08-19 | Jay Powell | Solid-state audio-video playback system |
| JP4621314B2 (ja) * | 1999-06-16 | 2011-01-26 | 株式会社東芝 | 記憶媒体 |
| US6850914B1 (en) * | 1999-11-08 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | Revocation information updating method, revocation informaton updating apparatus and storage medium |
| JP4713878B2 (ja) * | 2004-12-14 | 2011-06-29 | 株式会社東芝 | 携帯可能電子装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229963A (en) * | 1988-09-21 | 1993-07-20 | Kabushiki Kaisha Toshiba | Semiconductor nonvolatile memory device for controlling the potentials on bit lines |
-
1993
- 1993-08-23 JP JP5207784A patent/JPH0765139A/ja active Pending
-
1994
- 1994-08-12 US US08/289,549 patent/US5450366A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179468A (ja) * | 2005-12-28 | 2007-07-12 | Sharp Corp | 記録方法、記録装置及びｉｃカード |
| JP4583305B2 (ja) * | 2005-12-28 | 2010-11-17 | シャープ株式会社 | 記録方法、記録装置及びｉｃカード |
| US8245941B2 (en) | 2005-12-28 | 2012-08-21 | Sharp Kabushiki Kaisha | Recording method, recorder and IC card |
Also Published As
| Publication number | Publication date |
|---|---|
| US5450366A (en) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940002754B1 (ko) | 반도체 집적회로 장치의 제어방법 | |
| US7617352B2 (en) | Memory controller, flash memory system having memory controller and method for controlling flash memory device | |
| US5093785A (en) | Portable electronic device with memory having data pointers and circuitry for determining whether a next unwritten memory location exist | |
| US7020739B2 (en) | Memory controller, flash memory system having memory controller and method for controlling flash memory device | |
| US20020194451A1 (en) | Memory controller, flash memory system employing memory controller and method for controlling flash memory device | |
| US20020083262A1 (en) | Memory device operable with a small-capacity buffer memory and having a flash memory | |
| US7827370B2 (en) | Partial permanent write protection of a memory card and partially permanently write protected memory card | |
| US20060026340A1 (en) | Memory card, card controller mounted on the memory card, and device for processing the memory card | |
| US20070233956A1 (en) | Memory card and data rewriting method | |
| JP2001243110A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリへのアクセス方法 | |
| JPH0765139A (ja) | Ｉｃメモリカード | |
| CA1209715A (en) | High speed memory management system and method | |
| JPS62190584A (ja) | 携帯可能電子装置 | |
| JPH04141794A (ja) | Ｉｃカード | |
| EP0160033A4 (en) | MICRO COMPUTER HAVING A CIRCUIT ESTABLISHING CORRESPONDENCES BETWEEN INTERNAL ADDRESSES. | |
| JP2002196977A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| WO1993022726A1 (en) | Single map data destination facility | |
| JPH11154209A (ja) | Ｉｃメモリカード | |
| JP2677342B2 (ja) | 携帯形半導体記憶装置システム | |
| JP2889479B2 (ja) | ヒストグラム構築回路 | |
| JPS63787A (ja) | 携帯可能電子装置 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JP2522148B2 (ja) | メモリ周辺回路 | |
| JPS58184656A (ja) | プログラム格納方式 | |
| JPS6382533A (ja) | 携帯可能電子装置のメモリアクセス方法 |