KR960012334A - 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 - Google Patents
반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 Download PDFInfo
- Publication number
- KR960012334A KR960012334A KR1019950028943A KR19950028943A KR960012334A KR 960012334 A KR960012334 A KR 960012334A KR 1019950028943 A KR1019950028943 A KR 1019950028943A KR 19950028943 A KR19950028943 A KR 19950028943A KR 960012334 A KR960012334 A KR 960012334A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- metal layer
- chips
- metal
- transfer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 28
- 239000004065 semiconductor Substances 0.000 title abstract 4
- 229910052751 metal Inorganic materials 0.000 claims abstract 68
- 239000002184 metal Substances 0.000 claims abstract 68
- 239000000758 substrate Substances 0.000 claims 8
- 238000005530 etching Methods 0.000 claims 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract 3
- 238000000206 photolithography Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 칩 커프 소거 공정을 포함하는 제조 방법과 그에 따른 반도체 칩 및 그에 의해 형성된 전자 모듈이 개시되었다. 제조 방법은 칩들 사이에 커프 영역을 가진 다수의 집적 회로 칩을 포함하는 웨이퍼를 제공하는 단계를 포함한다. 칩 금속 배선은 커프 영역 내에 존재한다. 포토리소그라피 공정은 웨이퍼를 보호하고 커프 영역만을 노출시키는데 사용된다. 다음으로, 웨이퍼는 에칭되고, 칩 금속 배선은 커프 영역으로부터 소거된다. 그 후 웨이퍼는 다이싱되고, 칩으 ㄴ모놀리식 전자 모듈을 형성하기 위하여 적층된다. 전자 모듈의 측면표면은 그곳까지 연장된 전달 금속을 노출시키기 위해 처리됨으로써, 전자 모듈 내에서 칩의 전기적 접속을 가능하게 한다. 제조 방법, 그에 따른 집적 회로 및 모놀리식 전자 모듈이 상세히 설명되어 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 커프 영역을 부분적으로 소거하고 남아있는 모든 포토레지스트를 제거한 후의 제3도의 웨이퍼를 부분적으로 도시하고 있는 단면도.
Claims (30)
- 다수의 집적 회로("IC") 칩을 형성하기 위한 방법에 있어서, (a) 웨이퍼를 제공하는 단계, (b) 상기 웨이퍼가 다수의 커프 영역(kerf regions)을 가지도록 상기 웨이퍼와 일체로 다수의 IC 칩을 형성하는 단계로서, 상기 다수의 커프 영역 중 각각의 커프 영역은 상기 다수의 IC 칩 중 인접한 IC 칩들 사이에 배치되고, 상기 다수의 커프 영역은 그 내부에 포함된 제1칩 금속층을 가지는 단계, (c) 상기 다수의 커프 영역으로부터 상기 제1칩 금속층을 제거하는 단계, 및 (d) 단계(c)에 이어서, 상기 다수의 IC 칩 위에 전달 금속층(transfer metal layer)을 형성하는 단계로서, 상기 전달 금속층이 상기 다수의 IC 칩과 기계적으로 결합되는 단계를 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 형성 단계(b)는 상기 다수의 커프 영역 내에 제2칩 금속층을 가지는 상기 다수의 IC 칩을 형성하는 단계를 더 포함하고, 상기 제2칩 금속층은 상기 웨이퍼와 상기 제1칩 금속층 사이에 배치되고 이들과 기계적으로 결합되어 있는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 제거 단계(c)는 상기 다수의 커프 영역으로부터 상기 제2칩 금속층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 제거 단계(c)는 상기 다수의 IC 칩을 상기 웨이퍼로부터 분리하기 위하여 상기 다수의 커프 영역 내에 포함되어 있는 상기 웨이퍼의 일부를 에칭하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 단계(d)에 앞서 상기 전달 금속층을 실질적으로 평면으로 형성하기 위하여 상기 다수의 IC 칩 위에 절연층을 증착하는 단계와 상기 절연층을 평탄화하는 (planariazing) 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 형성 단계(b)는 제1금속의 칩 금속층을 형성하는 단계를 포함하고, 상기 형성 단계(d)는 상기 제1금속으로부터 전달 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 단계(a) 및 (b)는 단계(c) 및 (d)로부터 멀리 떨어진 위치에서(at a remote lpcation) 수행되는 것을 특징으로 하는 방법.
- 다수의 집적 회로("IC") 칩을 형성하기 위한 방법에 있어서, (a) 웨이퍼를 제공하는 단계, (b) 상기 웨이퍼가 다수의 커프 영역을 가지도록 상기 웨이퍼와 일체로 다수의 IC 칩을 형성하는 단계로서, 상기 다수의 커프 영역 중 각각의 커프 영역은 상기 다수의 IC 칩 중 인접한 IC 칩들 사이에 배치되고, 상기 다수의 커프 영역은 그 내부에 포함되어 있는 칩 금속층과 전달 금속층을 가지는 단계, 및 (c) 상기 다수의 커프 영역으로부터 상기 칩 금속층을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제8항에 있어서, 상기 제거 단계(c)는 상기 다수의 IC 칩을 상기 웨이퍼로부터 분리하기 위하여 상기 커프 영역 내에 포함되어 있는 상기 웨이퍼의 일부를 에칭하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제8항에 있어서, 상기 형성 단계(b)는 제1금속의 칩 금속층 및 상기 제1금속의 상기 전달 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제8항에 있어서, 상기 형성 단계(b)는 상기 칩 금속층을 상기 전달 금속층과 동일 평면 상에 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
- 지지층, 제1형 금속(first type of metal)으로 구성되고 상기 지지층과 기계적으로 결합되어 있는 칩 금속층, 및 상기 제1형 금속으로 구성되고 상기 지지층과 기계적으로 결합되어 있는 전달 금속층을 포함하는 것을 특징으로 하는 집적 회로(IC) 칩.
- 제12항에 있어서, 상기 지지층은 기판을 포함하고, 상기 칩 금속층은 상기 전달 금속층과 상기 기판 사이에 배치되며 이들과 기계적으로 결합되어 있는 것을 특징으로 하는 IC 칩.
- 제12항에 있어서, 상기 칩 금속층은 상기 전달 금속층과 동일 평면 상에 있는 것을 특징으로 하는 IC 칩.
- 제12항에 있어서, 상기 제1형 금속은 티타늄/알루미늄-구리 합금인 것을 특징으로 하는 IC 칩.
- 전자 모듈(electronic module)을 형성하기 위한 방법에 있어서, (a) 다수의 집적 회로("IC") 칩을 제공하는 단계로서, 상기 다수의 IC 칩 중 각각의 IC 칩은 연부 표면(edge surface), 제1칩 금속층 및 전달 금속 리드(transfer metal lead)를 가지며, 상기 IC 칩은 액티브 영역(active region) 및 커프 영역(kerf region)을 더 포함하고, 상기 커프 영역은 상기 연부 표면과 인접하고, 상기 액티브 영역은 상기 커프 영역에 인접하며, 상기 제1칩 금속층은 상기 액티브 영역 내에만 포함되어 있고 상기 전달 금속 리드는 상기 액티브 영역 및 상기 커프 영역 내에 포함되어 있는 단계, 및 (b) 전자 모듈을 형성하기 위하여 상기 다수의 IC 칩을 적층(stacking)시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 제16항에 있어서, 상기 제공 단계(a)는 각각의 IC 칩에 기판을 제공하는 단계를 포함하며, 상기 제1칩 금속층은 상기 기판과 상기 전달 금속 리드 사이에 배치되고 이들과 기계적으로 결합되어 있는 것을 특징으로 하는 방법.
- 제17항에 있어서, 상기 다수의 IC 칩의 상기 연부 표면은 적어도 부분적으로 상기 전자 모듈의 측면 표면을 형성하고, 상기 측면 표면은 상기 다수의 IC 칩 중 제1IC 칩의 상기 측면 표면쪽으로 연장되어 있는 제1전달 금속 리드를 가지며, 상기 방법은 상기 제1전달 금속 리드를 노출시키기 위하여 상기 모듈의 상기 측면 표면을 평탄화하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제18항에 있어서, 상기 방법은 상기 전자 모듈의 상기 측면 표면 상에 그 내부에 개구를 가지는 패턴 형성된(patterned) 절연층을 형성하는 단계를 더 포함하여, 상기 다수의 IC 칩 중 상기 제1IC 칩의 상기 제1전달 금속 리드가 상기 패턴 형성된 절연층의 상기 개구, 내부 부분적으로 노출되도록 하는 것을 특징으로 하는 방법.
- 제19항에 있어서, 상기 제1IC칩은 상기 커프 영역 내에 상기 제1전달 금속 리드와 상기 기판 사이에 배치되고 이들과 기계적으로 결합되어 있는 제2칩 금속층을 포함하고, 패턴 형성된 절연층을 형성하는 상기 단계는 상기 제2칩 금속층과 상기 패턴 형성된 절연층을 절연시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 제18항에 있어서, 상기 방법은 상기 다수의 IC 칩의 각각의 기판의 일부를 제거하기 위하여 상기 모듈의 측면 표면을 선택적으로 에칭하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제21항에 있어서, 상기 방법은 상기 다수의 IC 칩의 각각의 전달 금속 리드를 노출시키기 위하여 상기 선택적으로 에칭된 측면 표면 상에 절연층을 증착하는 단계와 상기 절연층을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 다수의 적층된(stacked) 직접 회로(IC) 칩을 포함하며, 상기 다수의 적층된 IC 칩 중 각각의 IC 칩은 지지층, 제1금속으로 구성된 제1칩 금속층 및 상기 제1금속으로 구성된 전달 금속 리드를 가지고, 상기 제1칩 금속층 및 상기 전달 금속 리드는 상기 지지층과 기계적으로 결합되어 있는 것을 특징으로 하는 전자 모듈.
- 제23항에 있어서, 상기 다수의 IC 칩 중 각각의 IC 칩은 연부 표면을 가지며, 상기 연부 표면은 적어도 부분적으로 상기 전달 모듈의 측면 표면을 형성하고, 상기 다수의 IC 칩 중 제1IC 칩의 상기 제1칩 금속 전달 금속 리드가 상기 측면 표면쪽으로 연장되어 있는 것을 특징으로 전자 모듈.
- 제24항에 있어서, 상기 전자 모듈은 상기 측면 표면에 개구를 가지고, 상기 개구는 그 내부에 노출된 상기 다수의 IC 칩 중 상기 제1IC 칩의 상기 제1전달 금속 리드를 가지며, 상기 제1IC 칩의 상기 제1칩 금속층은 상기 개구와 전기적으로 절연되는 것을 특징으로 하는 전자 모듈.
- 제24항에 있어서, 상기 제1전달 금속 리드는 상기 측면 표면상에서 노출되고, 상기 제1칩 금속층은 상기측면 표면과 절연되는 것을 특징으로 하는 전자 모듈
- 제23항에 있어서, 상기 다수의 IC 칩 중 제1IC 칩은 상기 제1칩 금속층의 위에 배치되고 상기 제1칩 금속층과 기계적으로 결합되어 제2칩 금속층을 포함하는 것을 특징으로 하는 전자 모듈.
- 제23항에 있어서, 상기 제1금속은 티타늄/알루미늄-구리 금속인 것을 특징으로 하는 전자 모듈.
- 제23항에 있어서, 상기 제1칩 금속층은 상기 전달 금속 리드와 동일 평면상에 있는 것을 특징으로 하는 전자 모듈.
- 제23항에 있어서, 각각의 IC 칩의 상기 지지층은 기판을 포함하고, 각각의 IC 칩의 각각의 제1칩 금속층은 상기 기판과 상기 전달 금속 리드 사이에 배치되고 이들과 기계적으로 결합되어 있는 것을 특징으로 하는 전자 모듈.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8/301,290 | 1994-09-06 | ||
US08/301,290 | 1994-09-06 | ||
US08/301,290 US5596226A (en) | 1994-09-06 | 1994-09-06 | Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960012334A true KR960012334A (ko) | 1996-04-20 |
KR100187872B1 KR100187872B1 (ko) | 1999-06-01 |
Family
ID=23162741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950028943A KR100187872B1 (ko) | 1994-09-06 | 1995-09-05 | 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 |
Country Status (5)
Country | Link |
---|---|
US (4) | US5596226A (ko) |
EP (1) | EP0701284A1 (ko) |
JP (1) | JP3137565B2 (ko) |
KR (1) | KR100187872B1 (ko) |
TW (1) | TW290729B (ko) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2270845A3 (en) | 1996-10-29 | 2013-04-03 | Invensas Corporation | Integrated circuits and methods for their fabrication |
US6882030B2 (en) * | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
US6498074B2 (en) | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
US5793103A (en) * | 1997-05-08 | 1998-08-11 | International Business Machines Corporation | Insulated cube with exposed wire lead |
US6188062B1 (en) * | 1998-04-08 | 2001-02-13 | Hoetron, Inc. | Laser/detector hybrid with integrated mirror and diffracted returned beam |
US6211050B1 (en) * | 1999-03-03 | 2001-04-03 | Chartered Semiconductor Manufacturing Ltd. | Fill pattern in kerf areas to prevent localized non-uniformities of insulating layers at die corners on semiconductor substrates |
US6419554B2 (en) * | 1999-06-24 | 2002-07-16 | Micron Technology, Inc. | Fixed abrasive chemical-mechanical planarization of titanium nitride |
US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
US6350625B1 (en) * | 2000-12-28 | 2002-02-26 | International Business Machines Corporation | Optoelectronic packaging submount arrangement providing 90 degree electrical conductor turns and method of forming thereof |
US6717254B2 (en) | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
US20030183943A1 (en) * | 2002-03-28 | 2003-10-02 | Swan Johanna M. | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US6848177B2 (en) | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US6908845B2 (en) * | 2002-03-28 | 2005-06-21 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US6951801B2 (en) * | 2003-01-27 | 2005-10-04 | Freescale Semiconductor, Inc. | Metal reduction in wafer scribe area |
DE10324502B3 (de) * | 2003-05-26 | 2005-04-21 | Infineon Technologies Ag | Photomaske, sowie Verfahren zur Herstellung von Halbleiter-Bauelementen |
US7115997B2 (en) * | 2003-11-19 | 2006-10-03 | International Business Machines Corporation | Seedless wirebond pad plating |
JP2008507852A (ja) * | 2004-07-26 | 2008-03-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 改良されたソーイングループを備えたウェハ |
DE102004058411B3 (de) * | 2004-12-03 | 2006-08-17 | Infineon Technologies Ag | Halbleiterwafer mit einer Teststruktur und Verfahren |
JP4934053B2 (ja) * | 2005-12-09 | 2012-05-16 | スパンション エルエルシー | 半導体装置およびその製造方法 |
NZ580375A (en) * | 2007-04-04 | 2012-02-24 | Netbio Inc | Integrated nucleic acid analysis |
JP4815623B2 (ja) * | 2007-09-07 | 2011-11-16 | 三菱電機株式会社 | 高周波受動素子およびその製造方法 |
US7964976B2 (en) * | 2008-08-20 | 2011-06-21 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
EP2443254A2 (en) | 2009-06-15 | 2012-04-25 | NetBio, Inc. | Improved methods for forensic dna quantitation |
US8457920B2 (en) * | 2010-05-28 | 2013-06-04 | International Business Machines Corporation | Performance improvement for a multi-chip system via kerf area interconnect |
US9484316B2 (en) | 2013-11-01 | 2016-11-01 | Infineon Technologies Ag | Semiconductor devices and methods of forming thereof |
US9583410B2 (en) | 2014-03-21 | 2017-02-28 | International Business Machines Corporation | Volumetric integrated circuit and volumetric integrated circuit manufacturing method |
US11183765B2 (en) | 2020-02-05 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | Chip radio frequency package and radio frequency module |
US11101840B1 (en) | 2020-02-05 | 2021-08-24 | Samsung Electro-Mechanics Co., Ltd. | Chip radio frequency package and radio frequency module |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1212279B (de) * | 1961-05-19 | 1966-03-10 | Terrapin Overseas Ltd | Gebaeude mit Platten, die zwischen Stuetzen verlaufende Waende bilden |
DE1591105A1 (de) * | 1967-12-06 | 1970-09-24 | Itt Ind Gmbh Deutsche | Verfahren zum Herstellen von Festkoerperschaltungen |
US3859127A (en) * | 1972-01-24 | 1975-01-07 | Motorola Inc | Method and material for passivating the junctions of mesa type semiconductor devices |
JPS57154838A (en) * | 1981-03-20 | 1982-09-24 | Internatl Rectifier Corp Japan Ltd | Chemical etching liquid for semiconductor silicon wafer |
US4500905A (en) * | 1981-09-30 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Stacked semiconductor device with sloping sides |
JPS61288455A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 多層半導体装置の製造方法 |
US5196378A (en) * | 1987-12-17 | 1993-03-23 | Texas Instruments Incorporated | Method of fabricating an integrated circuit having active regions near a die edge |
DE69031357T2 (de) * | 1989-04-21 | 1998-04-02 | Nippon Electric Co | Halbleiteranordnung mit Mehrschichtleiter |
US5104820A (en) * | 1989-07-07 | 1992-04-14 | Irvine Sensors Corporation | Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting |
JP2515408B2 (ja) * | 1989-10-31 | 1996-07-10 | 株式会社東芝 | バイポ−ラ型半導体装置 |
US5126231A (en) * | 1990-02-26 | 1992-06-30 | Applied Materials, Inc. | Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch |
JP2978533B2 (ja) * | 1990-06-15 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置 |
US5397916A (en) * | 1991-12-10 | 1995-03-14 | Normington; Peter J. C. | Semiconductor device including stacked die |
US5266833A (en) * | 1992-03-30 | 1993-11-30 | Capps David F | Integrated circuit bus structure |
US5259925A (en) * | 1992-06-05 | 1993-11-09 | Mcdonnell Douglas Corporation | Method of cleaning a plurality of semiconductor devices |
US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
US5249728A (en) * | 1993-03-10 | 1993-10-05 | Atmel Corporation | Bumpless bonding process having multilayer metallization |
US5532174A (en) * | 1994-04-22 | 1996-07-02 | Lsi Logic Corporation | Wafer level integrated circuit testing with a sacrificial metal layer |
-
1994
- 1994-09-06 US US08/301,290 patent/US5596226A/en not_active Expired - Fee Related
-
1995
- 1995-04-13 US US08/422,029 patent/US5670428A/en not_active Expired - Fee Related
- 1995-07-10 TW TW084107112A patent/TW290729B/zh active
- 1995-08-08 EP EP95480110A patent/EP0701284A1/en not_active Withdrawn
- 1995-08-14 JP JP07206881A patent/JP3137565B2/ja not_active Expired - Fee Related
- 1995-09-05 KR KR1019950028943A patent/KR100187872B1/ko not_active IP Right Cessation
-
1996
- 1996-06-10 US US08/660,556 patent/US5644162A/en not_active Expired - Fee Related
-
1997
- 1997-05-01 US US08/847,081 patent/US5804464A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5644162A (en) | 1997-07-01 |
EP0701284A1 (en) | 1996-03-13 |
JPH0883888A (ja) | 1996-03-26 |
KR100187872B1 (ko) | 1999-06-01 |
JP3137565B2 (ja) | 2001-02-26 |
TW290729B (ko) | 1996-11-11 |
US5670428A (en) | 1997-09-23 |
US5804464A (en) | 1998-09-08 |
US5596226A (en) | 1997-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960012334A (ko) | 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 | |
US6566736B1 (en) | Die seal for semiconductor device moisture protection | |
US6624505B2 (en) | Packaged integrated circuits and methods of producing thereof | |
JP2006093367A (ja) | 半導体装置の製造方法 | |
CN100392817C (zh) | 半导体装置的制造方法 | |
US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
US7838394B2 (en) | Method of manufacturing semiconductor device | |
US7511320B2 (en) | Semiconductor device and manufacturing method of the same | |
CN108155155B (zh) | 半导体结构及其形成方法 | |
US6248657B1 (en) | Semiconductor device and method for manufacturing the same | |
US7193297B2 (en) | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device | |
JP2005101144A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH0677315A (ja) | 半導体装置 | |
JP3032692B2 (ja) | 三次元実装モジュール及びその製造方法 | |
US11581289B2 (en) | Multi-chip package | |
US6707117B1 (en) | Method of providing semiconductor interconnects using silicide exclusion | |
TW571419B (en) | Semiconductor device and manufacturing method thereof | |
JP2004342922A (ja) | 半導体装置および半導体装置の製造方法 | |
KR100591128B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US6864582B1 (en) | Semiconductor interconnect and method of providing interconnect using a contact region | |
KR970003633A (ko) | 반도체 소자의 금속 층간 절연막 형성방법 | |
JPH0287526A (ja) | 半導体装置の製造方法 | |
KR100219412B1 (ko) | 이중패드 구조를 갖는 반도체 장치 및 그 제조방법 | |
KR20000076811A (ko) | 반도체 장치 및 그 제조 방법 | |
JPH04162652A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011107 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |