KR20000076811A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20000076811A
KR20000076811A KR1020000011997A KR20000011997A KR20000076811A KR 20000076811 A KR20000076811 A KR 20000076811A KR 1020000011997 A KR1020000011997 A KR 1020000011997A KR 20000011997 A KR20000011997 A KR 20000011997A KR 20000076811 A KR20000076811 A KR 20000076811A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
layer
forming
wiring
semiconductor device
Prior art date
Application number
KR1020000011997A
Other languages
English (en)
Inventor
이토시게야스
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20000076811A publication Critical patent/KR20000076811A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B—MAKING CONTAINERS OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B50/00—Making rigid or semi-rigid containers, e.g. boxes or cartons
    • B31B50/26—Folding sheets, blanks or webs
    • B31B50/52—Folding sheets, blanks or webs by reciprocating or oscillating members, e.g. fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B—MAKING CONTAINERS OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B2100/00—Rigid or semi-rigid containers made by folding single-piece sheets, blanks or webs
    • B31B2100/002—Rigid or semi-rigid containers made by folding single-piece sheets, blanks or webs characterised by the shape of the blank from which they are formed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B—MAKING CONTAINERS OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B2110/00—Shape of rigid or semi-rigid containers
    • B31B2110/30—Shape of rigid or semi-rigid containers having a polygonal cross section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 장치의 제조 공정을 단순화시키는 동시에 반도체 칩의 고밀도화 및 박형화(薄型化)를 실현할 수 있는 반도체 장치 및 제조 방법을 제공한다.
반도체 장치는 기판과, 집적 회로를 가지는 반도체 칩으로 이루어진다. 반도체 칩은 제1 표면이 상기 기판에 접합되고 다른 표면에 외부와 접속되는 전극부를 가진다. 밀봉층은 상기 반도체 칩의 측벽 및 다른 표면 상에 형성되며 상기 반도체 칩의 상기 전극부가 형성되어 있는 부위에 개구를 가진다. 배선 패턴은 상기 반도체 칩의 상기 전극부와 접속하기 위해 상기 개구 내 및 상기 밀봉층 상에 형성된다. 이로 인해, 상기 반도체 장치의 제조 방법도 설명된다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR}
본 발명은 반도체 장치 및 그 제조 방법, 특히 기판에 내장된 칩 사이즈 패키지에 관한 것이다.
근래 휴대 전화나 이른 바 모바일 기기(mobile apparatus) 등의 PHS(Personal Handyphone System；PHS)나 PDA(Personal Digital Assistant；PDA)라는 정보 기기가 개발되어 있다. 이러한 전자 기기는 사용자가 휴대하기 편리하도록 소형화, 경량화가 진행되고 있다.
따라서, 이 전자 기기를 구성하는 LSI(large scale integrated circuit；LSI) 칩에서도 소형화, 고밀도화 및 경량화가 요구되게 되어, LSI가 형성된 반도체 칩과 대략 동등한 크기로 마더 보드(mother board) 등에 실장(實裝)할 수 있는 칩 사이즈 패키지(chip-size package；CSP)가 제안되어 있다.
도 9는 종래의 반도체 장치의 일례를 도시한 단면도이며 도 9를 참조하여 반도체 장치(1)에 대해 설명한다.
도 9의 반도체 장치(1)는 기판(2), 반도체 칩(다이(die))(3), 배선(4), 밀봉층(encapsulating layer)(5) 등을 가지고 있다. 기판(2)에는 전극부(2a)가 형성되어 있고 이 전극부(2a)에 의해 기판(2)과 반도체 칩(3) 및 기판(2)과 외부의 전기적 접속이 이루어진다. 반도체 칩(3)은 수동 소자(passive element)나 능동 소자(active element)로 이루어지는 집적 회로가 형성되어 있고, 기판(2) 상에 예를 들면 접착제를 사용하여 접착되어 있다. 반도체 칩(3)과 기판(2)은 배선(4)을 통하여 전기적으로 접속되어 있다.
다음에, 도 9에 도시한 반도체 장치(1)의 제조 방법의 일례에 대해 설명한다.
먼저 웨이퍼 상에 집적 회로가 형성되고 이 웨이퍼가 소정 크기로 다이싱(절단)되어 반도체 칩(3)이 형성된다(반도체 칩 제조 공정).
한편, 이 반도체 칩(3)을 탑재하는 기판(2)이 미세 관통공 구성(fine through-hole fabrication), 플레이팅(plating), 에칭(ethching) 등을 실시함으로써 제작된다(기판 제조 공정).
그리고 이 반도체 칩(3)이 기판(2) 상에 접착제에 의해 접착되고, 반도체 칩(3)과 기판(2)의 전극부(2a)에 배선(4)이 접속된다. 그후 반도체 칩(3) 상에 수지 등을 충전하고 밀봉하여 기판(2)을 소정 크기로 절단함으로써, 반도체 장치(1)가 완성된다(본딩 공정).
전술한 방법에서는, 반도체 칩 제조 공정과 기판 제조 공정이 각각 별도로 존재하고 있다. 이로 인해, 반도체 칩 제조 공정의 작업 시간 및 제조 코스트와 기판 제조 공정의 작업 시간 및 제조 코스트가 별도로 필요하게 되어, 반도체 장치의 제조 코스트가 높아지고 작업 시간이 길어진다는 문제가 있다.
한편, 최근 웨이퍼 레벨 CSP(wafer level CSP)로 불리는 새로운 반도체 장치의 제조 방법이 제안되어 있다. 이것은 웨이퍼 프로세스의 최종 공정으로서 밀봉층의 형성 및 전극 형성이 이루어지고, 그후 웨이퍼를 다이싱하여 CSP로서의 반도체 장치(1)가 완성되는 방법이다. 이 방법에 의하면, 제조 코스트나 작업 시간의 감소를 도모할 수 있다.
그러나, 웨이퍼 상에서 전극을 형성하기 때문에, 반도체 칩(3)의 크기에 의해 배치할 수 있는 전극의 수가 제한된다는 문제가 있다. 즉, 반도체 칩(3)의 크기에 비해 전극의 수가 많은 경우에는 전극을 배치할 수 없어 고집적화된 CSP로서는 사용할 수 없다는 문제가 있다.
따라서 본 발명은 상기 과제를 해소하여, 반도체 장치의 제조를 효율화시키는 동시에 반도체 칩의 고밀도화 및 박형화를 실현할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 반도체 장치의 바람직한 실시예를 도시한 단면도.
도 2 (A) 내지 2 (D)는 본 발명의 반도체 장치의 제조 방법의 바람직한 실시예를 도시한 공정도.
도 3 (A) 및 3 (B)는 본 발명의 반도체 장치의 제조 방법의 바람직한 실시예를 도시한 공정도.
도 4 (A) 내지 4 (C)는 본 발명의 반도체 장치의 제조 방법의 바람직한 실시예를 도시한 공정도.
도 5 (A) 및 5 (B)는 본 발명의 반도체 장치의 제조 방법의 바람직한 실시예를 도시한 공정도.
도 6 (A) 및 6 (B)는 본 발명의 반도체 장치의 제조 방법의 바람직한 실시예를 도시한 공정도.
도 7 (A) 내지 7 (D)는 본 발명의 반도체 장치의 제조 방법의 다른 실시예를 도시한 공정도.
도 8 (A) 내지 8 (E)는 본 발명의 반도체 장치의 제조 방법의 또 다른 실시예를 도시한 공정도.
도 9는 종래의 반도체 장치의 일례를 도시한 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
10：반도체 장치(CSP), 11：기판, 12：반도체 칩, 12c：전극부, 13：밀봉층, 13a：절연층, 13b：방열층, 14：배선층, 15：외부 단자, 16：접착 부재, 17：배선 보호층, 18：개구, 20：도전체
이 때문에, 본 발명의 일 양상에 의하면, 기판,
집적 회로를 가지며 반도체 칩의 제1 표면에서 상기 기판에 접합되고 상기 제1 표면과 대향하는 반도체 칩의 제2 표면 상에 외부와 전기적으로 접속하기 위한 전극부를 가지는 반도체 칩,
상기 반도체 칩을 밀봉(encapsulating)하기 위해 상기 반도체 칩의 측벽 및 제2 표면 상에 형성되며 상기 반도체 칩의 전극부가 형성되어 있는 부위에 개구(opening)를 가지는 밀봉층(encapsulating layer), 및
상기 반도체 칩의 전극부와 전기적으로 접속하기 위해 상기 개구 내 및 상기 밀봉층 상에 형성되는 배선 패턴(wiring pattern)
을 포함하는 반도체 장치가 제공된다.
상기 본 발명의 일 양상에 의하면, 반도체 칩의 전극부의 배열이 배선 패턴에 의해 소정 패턴으로 재배치되게 된다. 즉, 반도체 칩의 전극 패턴이 외부와 배선되기 쉽도록 형성되게 된다. 또 기판은 반도체 칩이 내장된 상태에서 제조되고 있으므로, 반도체 칩에서의 온도 사이클에 의한 스트레스가 경감된다.
전술한 반도체 장치의 구성에서, 상기 반도체 장치는 상기 반도체 칩의 측벽에 형성되어 있으며 상기 반도체 칩으로부터 발생하는 열을 외부로 방출하기 위한 방열층(heat dissipation layer)을 포함하는 밀봉층이 형성된 반도체 칩을 가질 수도 있다..
상기 구성에 따르면, 반도체 칩이 동작함으로써 발생하는 열을 방열층이 효과적으로 외부로 방출함으로써 반도체 칩의 성능 저하를 방지한다.
또, 상기 배선 패턴 상에는 상기 배선 패턴을 보호하기 위한 배선 보호층(wire-protection layer)이 형성될 수도 있다.
상기 구성에 따르면, 배선 보호층이 배선 패턴을 덮도록 형성되어 있어 배선 파손(wire-breakage) 등에 의한 반도체 장치의 불량 발생을 방지할 수도 있다.
본 발명의 다른 양상에서, 내부에 집적 회로를 가지는 반도체 칩을 반도체 칩의 제1 표면에서 기판에 접합하는 단계,
상기 반도체 칩의 측벽 및 상기 반도체 칩의 제1 표면과 대향하는 제2 표면 상에 상기 반도체 칩을 밀봉하기 위한 밀봉층을 형성하는 단계,
상기 밀봉층에서 상기 반도체 칩의 제2 표면 상에 형성되어 있는 전극부 부위에 개구를 형성하는 단계, 및
상기 개구 내 및 상기 밀봉층 상에 도전 물질로 이루어지는 배선층을 소정 패턴으로 형성하는 단계
를 포함하는 반도체 장치의 제조 방법이 제공된다.
상기 반도체 장치의 제조 방법에서, 반도체 장치는 극소 가공 기술(micro-fabrication technique), 플레이팅 및 에칭 등의 기판 제조 기술을 이용하여 반도체 칩을 밀봉하는 밀봉층 및 반도체 칩과 외부 단자를 전기적으로 접속하는 배선층을 형성한다. 또 반도체 칩의 전극부는 배선층에 의해 소정 패턴으로 형성된다.
이에 따라서, 기판을 제조하는 공정과 반도체 칩을 밀봉(내장)하는 공정을 동시에 행하면서 반도체 장치를 제조할 수 있다.
상기 반도체 장치의 제조 방법은 상기 배선층 상에는 상기 배선층을 보호하기 위해 배선 보호층을 형성하는 단계를 추가로 포함할 수도 있다.
상기 반도체 장치의 제조 방법에서, 상기 배선층을 형성하는 단계는 상기 개구에 수지(resin)로 이루어지는 도전 물질 또는 수지로 이루어지며 탄력성을 가지는 도전 물질을 충전시키는 단계와, 상기 밀봉층 상에 상기 배선층을 형성하는 단계를 포함할 수도 있다.
상기 반도체 장치의 제조 방법에서, 상기 밀봉층을 형성하는 단계는 상기 반도체 칩의 측벽에 상기 반도체 칩으로부터 발생하는 열을 외부로 방출하기 위한 방열층을 형성하는 단계와, 상기 반도체 칩 및 상기 방열층 상에 절연층을 형성하는 단계를 포함할 수도 있다.
본 발명의 또 다른 양상에서, 내부에 집적 회로를 가지는 반도체 칩을 반도체 칩의 제1 표면에서 기판에 접합하는 단계,
상기 반도체 칩의 측벽 및 상기 반도체 칩의 제1 표면과 대향하는 제2 표면 상에 상기 반도체 칩을 밀봉하기 위한 밀봉층을 형성하는 단계,
상기 반도체 칩을 외부와 전기적으로 접속시키기 위해 상기 절연층 상에 도전 물질로 이루어지는 배선층을 형성하는 단계,
상기 밀봉층 및 상기 배선층에서 상기 반도체 칩의 제2 표면 상에 형성되어 있는 전극부 부위에 개구를 형성하는 단계, 및
상기 배선층으로부터 상기 개구 내에 형성된 도전 물질을 포함하는 소정 배선 패턴을 형성하는 단계
를 포함하는 반도체 장치의 제조 방법이 제공된다.
[실시예]
이하, 본 발명의 바람직한 실시예를 첨부 도면에 따라 상세하게 설명한다.
그리고 이하에 설명하는 실시예는 본 발명의 바람직한 구체예이기 때문에, 기술적으로 바람직한 여러 한정이 부가되어 있지만, 본 발명의 범위는 이하의 설명에서 특별히 본 발명을 한정하는 취지의 기재가 없는 한 이러한 형태로 한정되지 않는다.
도 1은 본 발명의 반도체 장치의 바람직한 실시예를 도시한 단면도이며 도 1을 참조하여 반도체 장치(10)에 대해 설명한다.
도 1의 반도체 장치(10)는 기판(11), 반도체 칩(다이)(12), 밀봉층(13), 배선 패턴(14a), 외부 단자(15) 등을 가지고 있다. 기판(11)은 예를 들면 동박(銅箔) 등으로 이루어지는 방열층(11a)과, 예를 들면 수지 판(resin sheet)으로 이루어지는 절연층(11b)으로 이루어져 있다. 방열층(11a)은 반도체 칩(12)으로부터 발생하는 열을 외부로 방출하는 것이며, 절연층(11b)은 반도체 칩(12)과 기판(11)을 전기적으로 절연시키는 것이다.
절연층(11b) 상에는 접착 부재(16)가 설치되어 있고 접착 부재(16)는 반도체 칩(12)을 기판(11)에 접합시킨다. 반도체 칩(12)은 웨이퍼 상에 능동소자나 수동 소자 등의 집적 회로가 형성된 것이며, 다른 표면(another surface)(12b)에 외부와 전기적 접속을 행하기 위한 전극부(12c)가 형성되어 있다.
반도체 칩(12)의 측벽 및 다른 표면(12b)을 덮도록 밀봉층(13)이 형성되어 있고, 밀봉층(13)은 예를 들면 방열층(13a)과 절연층(13b)으로 이루어져 있다. 방열층(13a)은 반도체 칩(12)의 측벽 측에 동박 등의 열 도전성이 우수한 재료로 형성되어 있다. 이에 따라서, 반도체 칩(12)에서 발생한 열을 외부로 효과적으로 방출할 수 있다.
절연층(13b)은 반도체 칩(12)의 다른 표면(12b)을 덮도록 형성되어 있고, 반도체 칩(12)의 각 전극부(12c)가 쇼트(short circuit)되는 것을 방지하고 있다. 절연층(13b)에서 반도체 칩(12)의 전극부(12c)가 형성되어 있는 부위에는 개구(18)가 에칭 등에 의해 형성되어 있다.
개구(18) 및 절연층(13b) 상에는 배선 패턴(14a)이 적층되어 있다. 배선 패턴(14a)은 반도체 칩(12)과 외부 단자(15)를 전기적으로 접속하는 것이다.
배선 패턴은 반도체 칩(12)에서의 전극부(12c)의 배열을 재배치하는 것이다. 이에 따라서, 종래의 반도체 칩과 비교하여 반도체 칩(12)의 크기에 의해 배치될 전극부(12c)의 수에 대한 제한이 완화되게 된다. 즉, 예를 들면 반도체 칩(12)의 크기에 비해 배치될 전극부(12c)의 수가 많은 경우에는 배선 패턴(14a)에 의해 반도체 칩(12)의 전극부(12c)를 배열을 재배치시킴으로써, 반도체 칩(12)의 핀 피치(pin pitch)가 실질적으로 넓어지게 되어 각 전극부(12c)와 각 외부 단자(15)를 각각 확실하게 전기적으로 접속할 수 있다.
또 배선 패턴(14a)은 절연 재료로 이루어지는 배선 보호층(17)에 의해 보호되어 있고 이 배선 보호층(17) 상에 외부 단자(15)가 형성되어 있다.
도 2 (A) 내지 2 (D)는 본 발명의 반도체 장치의 제조 방법의 바람직한 실시예를 도시한 공정도이며 도 2 (A) 내지 2 (D)를 참조하여 반도체 장치의 제조 방법의 일례에 대해 설명한다.
먼저 방열층(11a)과 절연층(11b)을 가지는 기판(11)이 제작된다.
그리고 도 2 (A)에 도시한 바와 같이, 기판(11) 상에 접착 부재(16) 및 방열층(13a)이 형성된다. 이때, 방열층(13a)은 탑재될 반도체 칩(12)과 대략 동일한 폭을 가지는 개구가 형성되어 있고 이 개구에 접착 부재(16)가 충전된다.
그후, 도 2 (B)에 도시한 바와 같이, 접착 부재(16) 상에 반도체 칩(12)의 표면(12a)이 소정 위치에 배치된다. 그리고 기판(11)이 가열되면 접착 부재(16)가 고화(固化)되어 반도체 칩(12)이 기판(11) 상에 접합된다.
다음에 도 2 (C)에 도시한 바와 같이, 반도체 칩(12) 상에 절연층(13b)이 형성된다. 이때 절연층(13b)의 두께는 반도체 칩(12)의 전극부(12c)의 피치, 반도체 칩(12)의 특성 및 후술하는 절연층(13b)의 개구 방법을 고려하여 최적화된다.
그리고, 도 2 (D)에 도시한 바와 같이, 반도체 칩(12)에 형성되어 있는 전극부(12c) 상의 절연층(13b)에 개구(18)가 형성된다. 개구(18)를 형성하는 방법으로는 예를 들면 절연층(13b)이 감광성 수지(photosensitive resin)에 의해 형성된 후 포토레지스트층(photoresist layer)을 에칭하는 방법 또는 레이저광을 조사(照射)하는 방법 등을 들 수 있다.
도 3 (A)에 도시한 바와 같이, 개구(18)를 가지는 절연층(13b) 상으로부터 예를 들면 동박 등의 도전막이 플레이팅이나 진공 증착(vacuum evaporation) 등의 박막 형성 기술에 의해 성층(成層)되어 배선층(14)이 형성된다. 그리고 도 3 (B)에 도시한 바와 같이 이 배선층(14)이 예를 들면 포토리소그래피 및 에칭에 의해 소정 패턴으로 형성된다.
그후 도 4 (A)에 도시한 바와 같이, 배선층(14) 상으로부터 배선 보호층(17) 및 외부 단자용 층(15)이 형성된다. 구체적으로는 배선 보호층(17)과 외부 단자용 층(15)이 적층되어 형성되어 있고, 외부 단자용 층(15)에는 배선 보호층(17)을 관통하고 있는 돌기부(15a)가 형성되어 있다. 그리고, 도 4 (B)에 도시한 바와 같이, 이 돌기부(15a)가 배선층(14)에 관통됨으로써 외부 단자용 층(15)과 배선층(14)이 전기적으로 접속되는 동시에, 배선층(14) 상에 배선 보호층(17)이 형성된다(Buriet Bump Interconnection Technology；B2it 공법).
마지막으로 도 4 (C)에 도시한 바와 같이, 외부 단자용 층(15)이 포토리소그래피 및 에칭 등에 의해 소정 패턴으로 형성되는 동시에, 개개의 반도체 칩(12)으로 절단되면 반도체 장치(CSP)(10)가 완성된다.
그리고, 도 3 (A)의 배선층(14)의 형성 및 배선층(14)과 반도체 칩(12)의 전기적 접속은 도 5 (A) 및 5 (B)에 도시한 바와 같은 방법을 이용할 수도 있다.
도 5 (A)에서 절연층(13b)에 형성된 개구(18)에 대해 도전성 볼(conductive ball)(20)이 배치된다. 여기에서 도전성 볼(20)은 예를 들면 탄력성을 가지는 수지 볼에 금도금 피막이 형성된 것이나 금속 볼 등으로 형성되어 있다. 그후 도 5 (B)에 도시한 바와 같이, 도전성 볼(20) 상으로부터 배선층(14)이 압착(壓着)된다. 이렇게 하면, 도전성 볼(20)의 압착에 의해 개구(18) 내에는 도전체가 충전되게 되어 반도체 칩(12)과 배선층(14)이 전기적으로 접속되게 된다. 그후 도 3 (B)에 도시한 바와 같이, 배선층(14)이 소정 패턴으로 되도록 에칭 등이 실시된다.
도 5 (A) 및 5 (B)에서는 개구(18)에 도전성 볼(20)이 배치되어 있지만, 도 6 (A) 및 (B)에 도시한 바와 같이 예를 들면 수지나 동박 등으로 이루어지는 도전성 부재가 개구(18)에 충전됨으로써 배선층(14)과 반도체 칩(12)을 전기적으로 접속시키도록 할 수도 있다.
도 7 (A) 내지 7 (D)와 도 8 (A) 내지 8 (E)는 본 발명의 반도체 장치의 제조 방법의 다른 실시예를 도시한 공정도이며 도 7 (A) 내지 7 (D)와 도 8 (A) 내지 8 (E)를 참조하여 반도체 장치의 제조 방법에 대해 설명한다.
먼저 도 7 (A)에 도시한 바와 같이, 기판(11) 상에 접착 부재(16) 및 방열층(13a)이 형성된다. 이때, 방열층(13a)은 탑재될 반도체 칩(12)과 대략 동일한 폭을 가지는 개구가 형성되어 있고 이 개구에 접착 부재(16)가 충전된다.
그후 도 7 (B)에 도시한 바와 같이, 접착 부재(16) 상에 반도체 칩(12)이 소정 위치에 배치된다. 그리고 기판(11)이 가열되면 접착 부재(16)가 고화되어 반도체 칩(12)이 기판(11) 상에 접합된다.
다음에 도 7 (C)에 도시한 바와 같이, 반도체 칩(12) 상에 절연층(13b)이 형성된다. 이때 절연층(13b)의 두께는 반도체 칩(12)의 전극부(12c)의 피치, 반도체 칩(12)의 특성 및 후술하는 절연층(13b)의 개구 방법을 고려하여 최적화된다. 또 절연층(13b) 상으로부터 예를 들면 동박 등의 도전체가 스퍼터링(sputtering)이나 진공 증착 등의 박막 형성 기술에 의해 성층되어 배선층(14)이 형성된다.
그리고 도 7 (D)에 도시한 바와 같이, 반도체 칩(12)에 형성되어 있는 전극부(12c) 상의 절연층(13b) 및 배선층(14)에 개구(30)가 형성된다. 개구(30)를 형성하는 방법으로는 포토리소그래피, 에칭 등의 기술을 들 수 있다.
도 8 (A)에 도시한 바와 같이, 개구(30)에 예를 들면 동박 등으로 이루어지는 도전 물질(31)이 충전된다. 그후 도 8 (B)에 도시한 바와 같이, 이 배선층(14)이 에칭 등에 의해 소정 패턴으로 형성된다.
그리고 도 8 (C)에 도시한 바와 같이, 배선층(14) 상으로부터 배선 보호층(17) 및 외부 단자용 층(15)이 형성된다. 구체적으로는, 절연 물질로 이루어지는 배선 보호층(17)과 도전 물질로 이루어지는 외부 단자용 층(15)이 적층되어 형성되어 있고, 외부 단자용 층(15)에는 배선 보호층(17)을 관통하는 돌기부(15a)가 형성되어 있다.
그리고 도 8 (D)에 도시한 바와 같이, 이 돌기부(15a)가 배선층(14)에 관통됨으로써, 외부 단자용 층(15)과 배선층(14)이 전기적으로 접속되는 동시에, 배선층(14) 상에는 배선 보호층(17)이 형성된다(B2it 공법).
그리고 도 8 (E)에 도시한 바와 같이, 외부 단자용 층(15)이 에칭 등에 의해 소정 패턴으로 형성되는 동시에, 기판(11)이 개개의 반도체 칩(12)으로 절단되면 반도체 장치(CSP)(10)가 완성된다.
상기 각 실시예에 의하면, 반도체 장치(10)를 제조할 때 종래의 기판 제조 공정과 본딩 공정이 동시에 행해지기 때문에 제조 코스트의 삭감 및 작업의 효율화를 도모할 수 있다.
또 반도체 장치(10)의 반도체 칩(12)의 핀 수가 증가한 경우에도, 배선 패턴(14a)을 이용함으로써 개개의 전극부(12c)에 대해 확실하게 외부와 전기적 접속을 도모할 수 있어 반도체 칩의 고집적화를 실현할 수 있다.
또한, 반도체 칩(12)의 주변(측벽, 상면 또는 하면)에 방열층(13a)을 설치함으로써, 반도체 칩(12)으로부터 발생하는 열량을 효과적으로 외부로 방출하여 방열 특성이 우수한 쉴드 효과(shielding effect)가 높은 반도체 장치(10)를 제조할 수 있다.
또 반도체 칩(12)이 100㎛ 정도의 두께를 가지는 극박(極薄) 칩(ultra-thin chip)일 때 기판(11)에 내장시킴으로써, 온도 사이클(thermal cycling)에 의해 발생하는 스트레스가 경감되고, 마더 보드에 실장할 때의 접속 신뢰성이 높은 반도체 장치(10)를 공급할 수 있다. 그리고, 기판(11)에 반도체 칩(12)을 내장시킴으로써, 매우 얇은 반도체 장치(10)를 제작할 수 있다.
본 발명의 실시예는 상기 실시예에 한정되지 않는다.
도 1에서 밀봉층(13)은 예를 들면 수지 판으로 이루어지는 절연층(13b)과 예를 들면 동박 등으로 이루어지는 방열층(13a)으로 이루어져 있지만, 절연층만으로 형성되도록 할 수도 있다. 또 기판(11)도 절연층(11b)과 방열층(11a)의 2층으로 이루어져 있지만, 절연층만 또는 방열층만으로 형성되도록 할 수도 있다. 또한 도 2 (A) 내지 도 8 (E)에서 배선층(14)을 패턴 형성할 때, 이른 바 패널 도금의 서브트랙션 방법(subtraction method for panel plating)이 사용되고 있지만, 본 발명은 이에 한정되지 않고 일반적인 기판 제조에서 사용되는 다양한 공법과 조합함으로써 형성할 수 있다.
또 도 1 내지 도 8 (E)에서 배선층(14) 상에 배선 보호층(17)이 적층되어 있지만, 배선층(14)에 직접 솔더 레지스트(solder resist)를 형성함으로써 전극을 형성할 수도 있다.
이상 설명한 바와 같이 본 발명에 의하면, 반도체 장치의 제조를 효율화시키는 동시에 반도체 칩의 고밀도화 및 박형화를 실현할 수 있다.

Claims (8)

  1. 기판,
    집적 회로를 가지며 반도체 칩의 제1 표면에서 상기 기판에 접합되고 상기 제1 표면과 대향하는 반도체 칩의 제2 표면 상에 외부와 전기적으로 접속하기 위한 전극부를 가지는 반도체 칩,
    상기 반도체 칩을 밀봉(encapsulating)하기 위해 상기 반도체 칩의 측벽 및 제2 표면 상에 형성되며 상기 반도체 칩의 전극부가 형성되어 있는 부위에 개구(opening)를 가지는 밀봉층(encapsulating layer), 및
    상기 반도체 칩의 전극부와 전기적으로 접속하기 위해 상기 개구 내 및 상기 밀봉층 상에 형성되는 배선 패턴(wiring pattern)
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 밀봉층은 상기 반도체 칩의 측벽에 형성되어 있으며 상기 반도체 칩으로부터 발생되는 열을 외부로 방출하기 위한 방열층(heat dissipation layer)을 가지는 반도체 장치.
  3. 제1항에 있어서,
    상기 배선 패턴에는 배선 패턴을 보호하기 위한 배선 보호층(wire-protection layer)이 적층되는 반도체 장치.
  4. 내부에 집적 회로를 가지는 반도체 칩을 반도체 칩의 제1 표면에서 기판에 접합하는 단계,
    상기 반도체 칩의 측벽 및 상기 반도체 칩의 제1 표면과 대향하는 제2 표면 상에 상기 반도체 칩을 밀봉하기 위한 밀봉층을 형성하는 단계,
    상기 밀봉층에서 상기 반도체 칩의 제2 표면 상에 형성되어 있는 전극부 부위에 개구를 형성하는 단계, 및
    상기 개구 내 및 상기 밀봉층 상에 도전 물질로 이루어지는 배선층을 소정 패턴으로 형성하는 단계
    를 포함하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 배선층 상에 상기 배선층을 보호하기 위해 배선 보호층을 형성하는 단계를 추가로 포함하는 반도체 장치의 제조 방법.
  6. 제4항에 있어서,
    상기 배선층을 형성하는 단계는 상기 개구에 수지(resin)로 이루어지는 도전 물질 또는 수지로 이루어지며 탄력성을 가지는 도전 물질 중 하나를 충전(充塡)시키는 단계와, 상기 밀봉층 상에 상기 배선층을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  7. 제4항에 있어서,
    상기 밀봉층을 형성하는 단계는 상기 반도체 칩의 측벽에 상기 반도체 칩으로부터 발생하는 열을 외부로 방출하기 위한 방열층을 형성하는 단계와, 상기 반도체 칩 및 상기 방열층 상에 절연층을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  8. 내부에 집적 회로를 가지는 반도체 칩을 반도체 칩의 제1 표면에서 기판에 접합하는 단계,
    상기 반도체 칩의 측벽 및 상기 반도체 칩의 제1 표면과 대향하는 제2 표면 상에 상기 반도체 칩을 밀봉하기 위한 밀봉층을 형성하는 단계,
    상기 반도체 칩을 외부와 전기적으로 접속시키기 위해 상기 절연층 상에 도전 물질로 이루어지는 배선층을 형성하는 단계,
    상기 밀봉층 및 상기 배선층에서 상기 반도체 칩의 제2 표면 상에 형성되어 있는 전극부 부위에 개구를 형성하는 단계, 및
    상기 배선층으로부터 상기 개구 내에 형성된 도전 물질을 포함하는 소정 배선 패턴을 형성하는 단계
    를 포함하는 반도체 장치의 제조 방법.
KR1020000011997A 1999-03-12 2000-03-10 반도체 장치 및 그 제조 방법 KR20000076811A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6689799 1999-03-12
JP99-66897 1999-03-12

Publications (1)

Publication Number Publication Date
KR20000076811A true KR20000076811A (ko) 2000-12-26

Family

ID=13329192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011997A KR20000076811A (ko) 1999-03-12 2000-03-10 반도체 장치 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20000076811A (ko)
CN (1) CN1267087A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595891B1 (ko) * 2004-01-27 2006-06-30 가시오게산키 가부시키가이샤 반도체장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171645B2 (en) * 2002-08-06 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device of generating pattern used for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595891B1 (ko) * 2004-01-27 2006-06-30 가시오게산키 가부시키가이샤 반도체장치

Also Published As

Publication number Publication date
CN1267087A (zh) 2000-09-20

Similar Documents

Publication Publication Date Title
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
JP4934053B2 (ja) 半導体装置およびその製造方法
US7413931B2 (en) Semiconductor device manufacturing method
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
EP0907204A2 (en) Chip size package semiconductor device and method of forming the same
JP2008091714A (ja) 半導体装置
KR20050023538A (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
US20040227251A1 (en) Semiconductor device and method for fabricating semiconductor device
KR102493465B1 (ko) 인쇄회로기판 및 이를 가지는 반도체 패키지
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
JP2004158595A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
JP4084737B2 (ja) 半導体装置
US6689637B2 (en) Method of manufacturing a multi-chip semiconductor package
US6911721B2 (en) Semiconductor device, method for manufacturing semiconductor device and electronic equipment
KR20000076811A (ko) 반도체 장치 및 그 제조 방법
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JP2005033105A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000332155A (ja) 半導体装置及びその製造方法
KR100997792B1 (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination