KR960006975B1 - 반도체 소자의 필드 산화막 형성 방법 - Google Patents

반도체 소자의 필드 산화막 형성 방법 Download PDF

Info

Publication number
KR960006975B1
KR960006975B1 KR1019930008717A KR930008717A KR960006975B1 KR 960006975 B1 KR960006975 B1 KR 960006975B1 KR 1019930008717 A KR1019930008717 A KR 1019930008717A KR 930008717 A KR930008717 A KR 930008717A KR 960006975 B1 KR960006975 B1 KR 960006975B1
Authority
KR
South Korea
Prior art keywords
oxide film
buffer
nitride film
field oxide
film
Prior art date
Application number
KR1019930008717A
Other languages
English (en)
Other versions
KR940027129A (ko
Inventor
육형선
이영철
박상호
백현철
김상익
백동원
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930008717A priority Critical patent/KR960006975B1/ko
Priority to JP6103662A priority patent/JP2741166B2/ja
Priority to US08/247,153 priority patent/US5445990A/en
Publication of KR940027129A publication Critical patent/KR940027129A/ko
Application granted granted Critical
Publication of KR960006975B1 publication Critical patent/KR960006975B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

반도체 소자의 필드 산화막 형성 방법
제1a 내지 1e도는 종래의 반도체 소자의 필드 산화막 형성 단계를 나타내는 단면도.
제2a 내지 2m도는 본 발명에 따른 반도체 소자의 필드 산화막 형성 단계를 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 패드 산화막
3 : 질화막 4 : 분리 마스크
5 : 제 1 분리 마스크 6 : 버퍼 산화막
7 : 버퍼 질화막 8 : 제 2 분리 마스크
9 : 필드 산화막 10 : 버즈 비크 제거용 마스크
본 발명은 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, 특히 3층 버퍼(질화막/산화막/질화막)를 사용하여 필드 산화막 성장시 발생하는 버즈 비크(Bird's Beak)를 최소화 하기 위한 반도체 소자의 필드 산화막 형성 방법에 관한 것이다.
반도체 소자 제조 분야에서 단위 셀의 형성은 소자의 다이 면적(Die Size)을 결정하는 가장 기초적인 작업이다. 그러므로 반도체 소자의 집적도가 향상됨에 따라 단위셀의 면적을 줄이기 위한 기술이 요구되며 향후 반도체 개발의 관건으로 작용하고 있다. 반도체 소자의 제조에 있어서 집적도 향상을 이루기 위해서는 단위셀을 많이 형성시켜야 하나 제한된 칩 면적 때문에 소자의 집적도는 제약을 받게 된다. 특히, 반도체 제조시 단위셀간의 분리를 위한 필드 산화막 형성시 동작 영역(Active Region)으로 침투되는 버즈 비크는 제한된 동작 영역을 삭감시키므로 집적도에 악영향을 미친다.
제1a 내지 제1e도는 종래의 반도체 소자의 필드 산화막 형성 단계를 나타내는 단면도인데, 제1a도는 실리콘 기판(1)상에 패드 산화막(2)이 형성된 상태의 단면도이고, 제1b도는 제1a도 상태에서 상기 패드 산화막(2) 상부에 질화막(3)이 형성된 상태의 단면도이다.
제1c도는 제1b도는 상태에서 상기 질화막(3) 상부에 분리 마스크(4)를 배열한 상태의 단면도이고, 제1d도는 제1c도 상태에서 노출된 상기 질화막(2)을 식각한 다음 상기 분리 마스크(4)를 제거한 상태의 단면도이다.
제1e도는 제1d도 상태에서 상기 패드 산화막(2)을 성장시켜 필드 산화막(9)이 형성된 상태의 단면도인데, 도면에 도시된 바와 같이 상기 패드 산화막(2)이 성장되면서 좌 및 우측의 동작영역에 침투되어 버즈 비크(A 및 B부분)가 형성된 상태의 단면도이다.
이와같이 종래 기술에 의하면 버즈 버크의 발생에 의해 반도체 소자의 동작영역이 축소되어 반도체 소자의 집적도가 저하된다.
따라서 본 발명은 필드 산화막 형성시 3중 버퍼(질화막/산화막/질화막)를 사용하여 버즈 비크의 발생을 최소화할 수 있는 반도체 소자의 필드 산화막 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체 소자의 필드 산화막 형성방법에 있어서, 실리콘 기판(1) 상에 패드 산화막 및 질화막(2 및 3)을 순차적으로 형성하고, 질화막(3)의 상부에 제 1 분리 마스크(5)를 배열하는 단계와, 상기 단계로부터 노출된 질화막(3)을 식각하고 상기 제 1 분리 마스크(5)를 제거한 상태에서 버퍼 산화막(6)을 형성하는 단계와, 상기 단계로부터 상기 버퍼 질화막(7)을 형성하고, 버퍼 질화막(7)의 상부에 제 2 분리 마스크(8)를 배열하고 노출된 버퍼 질화막(7)을 식각하는 단계와, 상기 단계로부터 제 2 분리 마스크(8)를 제거하고 버퍼 산화막(6)을 성장시켜 필드 산화막(9)을 형성한 상태에서 잔여 버퍼 질화막(7)을 제거하는 단계와, 상기 단계로부터 상기 필드 산화막(9) 상부에 버즈 비크 제거용 마스크(10)를 배열하여 버즈 버크를 제거하는 단계로 이루어지는 것을 특징한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a 내지 2m도는 본 발명에 따른 반도체 소자의 필드 산화막 형성 단계를 나타내는 단면도로서, 제2a도는 실리콘 기판(1)상에 패드 산화막(2)을 형성한 상태의 단면도이고, 제2b도는 제2a도 상태에서 상기 패드 산화막(2) 상부에 질화막(3)을 형성한 상태의 단면도이다.
제2c도는 제2a도 상태에서 질화막(3) 상부에 제 1 분리 마스크(5)를 배열한 상태의 단면도이고, 제2d도는 제2c도 상태에서 노출된 질화막(3)을 식각하고, 상기 제 1분리 마스크(5)를 제거한 상태의 단면도이다.
제2e도는 제2d도 상태에서 노출된 패드 산화막(2) 및 질화막(3) 상부에 버퍼 산화막(6)을 형성한 상태의 단면도이고, 제2f도는 제2e도의 버퍼 산화막(6) 상부에 버퍼 질화막(7)을 형성한 상태의 단면도이다.
제2g도는 제2f도의 버퍼 질화막(7) 상부에 제2분리 마스크(8)를 배열한 상태의 단면도이고, 제2h도는 제2g도 상태에서 노출된 버퍼 질화막(7)을 식각한 상태의 단면도이다.
제2i도는 제2h도의 제2분리 마스크(8)를 제거하고 버퍼 산화막(6)을 성장시켜 필드 산화막(9)을 상태의 단면도이고, 제2j도는 제2i도의 잔여 버퍼 질화막(7)을 제거한 상태의 단면도이다.
제2k도는 제2j도 상태에서 필드 산화막(9)의 예정된 위치에 버즈 비크 제거용 마스크(10)를 배열한 상태의 단면도인데, C 및 D 영역이 버즈 비크이다.
제2l도는 제2k도 상태에서 버즈 비크(C 및 D)를 제거한 상태의 단면도이고, 제2m도는 제2l도 상태에서 버즈 비크 제거용 마스크(10)를 제거하고 버퍼 질화막(7)을 식각한 상태의 단면도이다.
도면에 도시된 바와 같이 본 발명에 의하면 버즈 비크가 최소화되어 동일한 면적내에서 메모리 셀 동작 영역을 증가시킬 수 있으므로 상대적으로 기존의 단위 셀의 면적을 줄일 수 있으며 또한 상기 면적 감소 및 네트 다이(NET DIE) 증가로 생산성을 높일 수 있으며 트랜지스터 관련 특성도 개선시킬 수 있을 뿐만 아니라 디자인 마진(Design Margin)의 증가로 공정 마진을 높일 수 있어 생산성 향상에 기여할 수 있는 탁월한 효과가 있다.

Claims (1)

  1. 반도체 소자의 필드 산화막 형성방법에 있어서, 실리콘 기판(1)상에 패드 산화막 및 질화막(2 및 3)을 순차적으로 형성하고, 질화막(3)의 상부에 제 1 분리 마스크(5)를 배열하는 단계와, 상기 단계로부터 노출된 질화막(3)를 식각하고 상기 제 1 분리 마스크(5)를 제거한 상태에서 버퍼 산화막(6)을 형성하는 단계와, 상기 단계로부터 상기 버퍼 질화막을(7)을 형성하고, 버퍼 질화막(7)의 상부에 제 2 분리 마스크(8)를 배열하고노출된 버퍼 질화막(7)을 식각하는 단계와, 상기 단계로부터 제2분리 마스크(8)를 제거하고 버퍼 산화막(6)을 성장시켜 필드 산화막(9)을 형성한 상태에서 잔여 버퍼 질화막(7)을 제거하는 단계와, 상기 단계로부터 상기 필드 산화막(9) 상부에 버즈 비크 제거용 마스크(10)를 배열하여 버즈 비크를 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
KR1019930008717A 1993-05-21 1993-05-21 반도체 소자의 필드 산화막 형성 방법 KR960006975B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930008717A KR960006975B1 (ko) 1993-05-21 1993-05-21 반도체 소자의 필드 산화막 형성 방법
JP6103662A JP2741166B2 (ja) 1993-05-21 1994-05-18 半導体素子のフィールド酸化膜形成方法
US08/247,153 US5445990A (en) 1993-05-21 1994-05-19 Method for forming a field oxide film in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008717A KR960006975B1 (ko) 1993-05-21 1993-05-21 반도체 소자의 필드 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR940027129A KR940027129A (ko) 1994-12-10
KR960006975B1 true KR960006975B1 (ko) 1996-05-25

Family

ID=19355728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008717A KR960006975B1 (ko) 1993-05-21 1993-05-21 반도체 소자의 필드 산화막 형성 방법

Country Status (3)

Country Link
US (1) US5445990A (ko)
JP (1) JP2741166B2 (ko)
KR (1) KR960006975B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5690668A (en) 1994-06-29 1997-11-25 General Surgical Innovations, Inc. Extraluminal balloon dissection
US5601581A (en) * 1995-05-19 1997-02-11 General Surgical Innovations, Inc. Methods and devices for blood vessel harvesting
US5593418A (en) * 1995-05-19 1997-01-14 General Surgical Innovations, Inc. Methods and devices for harvesting blood vessels with balloons
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US5861104A (en) * 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US6097072A (en) * 1996-03-28 2000-08-01 Advanced Micro Devices Trench isolation with suppressed parasitic edge transistors
US5904543A (en) * 1996-03-28 1999-05-18 Advanced Micro Devices, Inc Method for formation of offset trench isolation by the use of disposable spacer and trench oxidation
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits
US5777370A (en) 1996-06-12 1998-07-07 Advanced Micro Devices, Inc. Trench isolation of field effect transistors
US5874317A (en) * 1996-06-12 1999-02-23 Advanced Micro Devices, Inc. Trench isolation for integrated circuits
US6184105B1 (en) 1997-05-22 2001-02-06 Advanced Micro Devices Method for post transistor isolation
US5894059A (en) * 1997-05-30 1999-04-13 Chartered Semiconductor Manufacturing Company Ltd. Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
TW583724B (en) * 2003-03-13 2004-04-11 Promos Technologies Inc Method to form nitride layer with different thicknesses
US7967835B2 (en) * 2003-05-05 2011-06-28 Tyco Healthcare Group Lp Apparatus for use in fascial cleft surgery for opening an anatomic space
US7700469B2 (en) * 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586431B2 (ja) * 1986-07-24 1997-02-26 日本電装株式会社 半導体装置の製造方法
JPS63136548A (ja) * 1986-11-27 1988-06-08 Toshiba Corp 半導体装置の製造方法
JP3090669B2 (ja) * 1989-10-27 2000-09-25 ソニー株式会社 半導体装置の製造方法
KR930010987B1 (ko) * 1990-12-22 1993-11-18 삼성전자 주식회사 반도체 장치의 소자분리방법

Also Published As

Publication number Publication date
JP2741166B2 (ja) 1998-04-15
KR940027129A (ko) 1994-12-10
US5445990A (en) 1995-08-29
JPH07221086A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
KR960006975B1 (ko) 반도체 소자의 필드 산화막 형성 방법
JP2566380B2 (ja) 半導体デバイスを分離する方法およびメモリー集積回路アレイ
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
WO1999056314A1 (en) Method of forming side dielectrically isolated semiconductor devices and mos semiconductor devices fabricated by this method
JPH0992800A (ja) 微細コンタクトホールを有する半導体メモリ装置及びその製造方法
KR970000649B1 (ko) 반도체 장치의 필드 산화막 형성방법
KR20000045456A (ko) 반도체소자의 제조방법
KR100208449B1 (ko) 반도체 소자의 제조방법
KR0124482B1 (ko) 반도체소자의 소자분리 산화막 제조방법
KR100198600B1 (ko) 반도체 장치의 플레이너 격리영역 형성방법
KR100521790B1 (ko) 반도체기판에좁은열적산화실리콘측면분리영역을형성하는방법및이방법에의해제조된mos반도체소자
JPS6150398B2 (ko)
JPS6244862B2 (ko)
KR0155827B1 (ko) 불휘발성 반도체 장치의 소자분리방법
JP2602142B2 (ja) 半導体装置の製造方法
KR100240096B1 (ko) 반도체장치의 소자 제조방법
KR100329750B1 (ko) 반도체소자제조방법
KR100304973B1 (ko) 반도체 소자의 제조 방법
KR0123842B1 (ko) 반도체 집적회로의 분리영역 제조방법
KR0154140B1 (ko) 반도체소자의 소자분리막 제조방법
JP2780711B2 (ja) 半導体装置の製造方法
KR0151226B1 (ko) 반도체 소자의 소자분리막 형성방법
KR960010735B1 (ko) 롬의 구조 및 제조방법
KR100227189B1 (ko) 반도체장치의 소자분리방법
KR940001254B1 (ko) 폴리실리콘을 이용한 반도체 소자의 분리(isolation) 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee