KR960006049A - 반도체 이피롬 셀 및 그 제조방법 - Google Patents

반도체 이피롬 셀 및 그 제조방법 Download PDF

Info

Publication number
KR960006049A
KR960006049A KR1019940015818A KR19940015818A KR960006049A KR 960006049 A KR960006049 A KR 960006049A KR 1019940015818 A KR1019940015818 A KR 1019940015818A KR 19940015818 A KR19940015818 A KR 19940015818A KR 960006049 A KR960006049 A KR 960006049A
Authority
KR
South Korea
Prior art keywords
floating gate
gate
source
drain
gate electrode
Prior art date
Application number
KR1019940015818A
Other languages
English (en)
Other versions
KR0144078B1 (ko
Inventor
박홍식
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940015818A priority Critical patent/KR0144078B1/ko
Publication of KR960006049A publication Critical patent/KR960006049A/ko
Application granted granted Critical
Publication of KR0144078B1 publication Critical patent/KR0144078B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체기판에 소오스와 드레인영역이 소정의 간격을 두고 형성되고, 이 소오스와 드레인 위에 형성된 절연층을 사이에 두고 소정의 넓이로 플로팅 게이트가 형성되며, 이 플로팅게이트를 절연층으로 둘러싸고 그 상부에 콘트롤게이트가 형성되어서, 플로팅게이트의 전위상태와 콘트롤게이트의 전위상태에 따라 소오스 드레인간의 전기통로가 제어되도록 구성된 EPROM 셀 및 그 제조방법으로서, 플로팅게이트의 상부 모서리 부분을 둥글게 형성하고, 그리고 플로팅게이트와 상기 콘트롤게이트가 레이아웃 상으로 서로 직교하지 아니하고 비스듬히 예각을 이루면서 교차하여 더욱 효과를 높인 것이다.

Description

반도체 이피롬 셀 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (가)-(나)는 본 발명의 방법을 설명하기 위한 단면도로서 제2도의 (아)에서 Ⅱ-Ⅱ선 단면도이고, 제2도의 (아)는 본 발명의 이피롬 셀의 레이아웃도이다.

Claims (5)

  1. 반도체기판에 소오스와 드레인영역이 소정의 간격을 두고 형성되고, 이 소오스와 드레인 위에 형성된 절연층을 사이에 두고 소정의 넓이로 플로팅게이트가 형성되며, 이 플로팅게이트를 절연층으로 둘러싸고 그 상부에 콘트롤게이트가 형성되어서, 플로팅게이트의 전위상태와 콘트롤게이트의 전위상태에 따라 소오스 드레인간의 전기통로가 제어되도록 구성된 EPROM셀에 있어서, 상기 플로팅게이트의 상부 모서리 부분을 둥글게 형성하여서 된 것을 특징으로 하는 EPROM셀.
  2. 제1항에 있어서, 상기 플로팅게이트와 상기 콘트롤게이트가 레이아웃 상으로 서로 직교하지 아니하고 비스듬히 예각을 이루면서 교차하도록 구성한 것을 특징으로 하는 EPROM셀.
  3. 반도체기판에 소오스와 드레인영역이 소정의 간격을 두고 형성되고, 이 소오스와 드레인 위에 형성된 절연층을 사이에 두고 소정의 넓이로 플로팅게이트가 형성되며, 이 플로팅게이트를 절연층으로 둘러싸고 그 상부에 콘트롤게이트가 형성되어서, 플로팅게이트의 전위상태와 콘트롤게이트의 전위상태에 따라 소오스 드레인간의 전기통로가 제어되도록 구성된 EPROM셀을 제조하는 방법에 있어서, (가)반도체기판(18)에 필드영역과 액티브영역(15)을 구분한 후, 게이트절연막(19)을 형성하고, 플로팅게이트용 폴리실리콘을 데포지션하고, 사진식각공정으로 일차프로팅게이트(20)을 형성하고, 전면에 폴리실리콘층(21)을 데포지션하고, 이 폴리실리콘층 (21)을 에치백하여 일차프로팅게이트(20)의 측면에 폴리실리콘의 사이드윌(22)을 형성형하여 프로팅게이트전극(20´,17)을 형성하는 단계, (나) 산화공정을 실시하여 플로팅게이트전극(20´)의 표면에 산화막(23)을 형성하고, 전면에 다시 폴리실리콘층(24)을 증착하고, 사진식각공정으로 폴리실리콘층(24)을 패터닝하여 콘트로게이트전극(25)를 형성하는 단계, (다)산화공정을 실시하여 콘트롤게이트전극(25)의 측면에 측면산화(26)을 성장시키는 단계, (라)이온주입공정을 실시하여 소오스 및 드레인 전극(28)을 형성하는 단계를 포함하여 이루어지는 이피롬제조방법.
  4. 제3항에 있어서, (가)단계에서 게이트절연막(19)을 250A정도로 형성하고, 폴리실리콘층(21)을 2500A정도 두께로 데포지션하고, (나)단계에서 산화막(23)을 400A 정도의 두께로 형성하고, 폴리실리콘층(24)을 4000A 두께정도로 증착하며, (다)단계에서 측면산화막(26)은 Wet O2가 사용하여 850℃에서 산화시키는 것이 특징인 이피롬제조방법.
  5. 제3항에 있어서, 플로팅게이트전극(17)이 콘트롤게이트전극(16)과 그 가장자리가 비스듬히 서로 만나도록 플로팅게이트전극(17)은 팔자형 모양으로 패터닝하고 콘트롤게이트전극(16)은 띄 모양으로 길게 형성하여 액티브영역(15)은 콘트롤게이트전극(16)과 서로 직각으로 교차되게 하는 것이 특징인 이피롬 제조방법.
    ※참고사항:최초출원 내용에 의하여 공개되는 것임.
KR1019940015818A 1994-07-02 1994-07-02 반도체 이피롬 셀 및 그 제조방법 KR0144078B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015818A KR0144078B1 (ko) 1994-07-02 1994-07-02 반도체 이피롬 셀 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015818A KR0144078B1 (ko) 1994-07-02 1994-07-02 반도체 이피롬 셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960006049A true KR960006049A (ko) 1996-02-23
KR0144078B1 KR0144078B1 (ko) 1998-07-01

Family

ID=66688852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015818A KR0144078B1 (ko) 1994-07-02 1994-07-02 반도체 이피롬 셀 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0144078B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040038503A (ko) * 2002-11-01 2004-05-08 주식회사 포스코 표면품질 특성이 우수한 합금화 용융아연도금욕 및 이를이용한 합금화 용융아연도금 강판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040038503A (ko) * 2002-11-01 2004-05-08 주식회사 포스코 표면품질 특성이 우수한 합금화 용융아연도금욕 및 이를이용한 합금화 용융아연도금 강판의 제조방법

Also Published As

Publication number Publication date
KR0144078B1 (ko) 1998-07-01

Similar Documents

Publication Publication Date Title
KR0139573B1 (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR970054231A (ko) 비휘발성 메모리 셀 및 그 제조방법
KR960036090A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
JPH04268767A (ja) 半導体装置
KR100395879B1 (ko) 얕은 트렌치 소자분리를 갖는 반도체 장치 및 그 제조방법
KR920008938A (ko) 스택캐패시터 및 그제조방법
KR920022546A (ko) 모오스 트랜지스터의 구조 및 그 제조방법
JPH01108777A (ja) 不揮発性半導体記憶装置
KR960006049A (ko) 반도체 이피롬 셀 및 그 제조방법
JPS62136877A (ja) 絶縁ゲ−ト型電界効果トランジスタ
KR970004079A (ko) 반도체소자 및 그 제조방법
KR20040098106A (ko) 비휘발성 메모리 장치 및 그 제조 방법
US20060145259A1 (en) Fin field-effect transistor and method for fabricating the same
KR20090042585A (ko) 반도체 소자 및 그 제조방법
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
KR100209743B1 (ko) 박막 트랜지스터의 구조 및 제조방법
KR940003090A (ko) 수직형 mosfet의 구조 및 제조방법
JPH03177075A (ja) 不揮発性半導体記憶装置
KR940022796A (ko) 트랜지스터 격리방법
KR100196503B1 (ko) 박막트랜지스터 제조 방법
KR940006683B1 (ko) Nand형 rom셀의 제조방법 및 그 구조
KR100232172B1 (ko) 박막 트랜지스터의 제조방법
JPH02109369A (ja) 半導体装置
KR100281037B1 (ko) 이이피롬셀 제조방법
KR960014470B1 (ko) 이피롬(eprom)의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080317

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee